[go: up one dir, main page]

SU1221650A1 - Device for determining function extrema - Google Patents

Device for determining function extrema Download PDF

Info

Publication number
SU1221650A1
SU1221650A1 SU833712211A SU3712211A SU1221650A1 SU 1221650 A1 SU1221650 A1 SU 1221650A1 SU 833712211 A SU833712211 A SU 833712211A SU 3712211 A SU3712211 A SU 3712211A SU 1221650 A1 SU1221650 A1 SU 1221650A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
register
shift register
input
inputs
Prior art date
Application number
SU833712211A
Other languages
Russian (ru)
Inventor
Владислав Витольдович Богданов
Владимир Ильич Дупин
Михаил Валентинович Строганов
Original Assignee
Войсковая Часть 27177-М
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 27177-М filed Critical Войсковая Часть 27177-М
Priority to SU833712211A priority Critical patent/SU1221650A1/en
Application granted granted Critical
Publication of SU1221650A1 publication Critical patent/SU1221650A1/en

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники, может быть использовано в системах управлени  технологическими процессами и позвол ет производить опреде-., ление локальных экстремумов функции. Цель изобретени  - расширение области применени  за счет определени  знака экстремума. Устройство содержит регистр , комбинационный сумматор, сдвиговый регистр и два элемента И.Знак экстремума формируетс  сдвиговым регистром и двум  введенными элементами И. Код анализируемой функции поступает на первую группу входов сумматора , на вторую группу входов которого поступает число с инверсных выходов регистра, записанное в предыдущем такте. В случае переполнени  сумматора сигнал переполнени  запоминаетс  в младшем разр де-сдвигового регистра. В результате сдвигов при записи последующих кодов функции во втором разр де сдвигового регистра записываетс  значение переполнени  сумматора в текущем такте, а в третьем разр де - значение переполнени  в предьщущем такте, анализ которых позвол ет судить об экстремуме функции . 1 ил., 1 табл. с S ел Од СПThe invention relates to the field of automation and computer technology, can be used in process control systems and allows the determination of local extremums of a function. The purpose of the invention is to expand the scope by determining the sign of the extremum. The device contains a register, a combinational adder, a shift register and two elements I. The extremum sign is formed by a shift register and two entered elements I. The code of the function being analyzed goes to the first group of inputs of the adder, the second group of inputs of which is written in the previous one tact In the event of an accumulator overflow, the overflow signal is stored in the lower order of the de-shift register. As a result of shifts when writing subsequent function codes, the overflow value of the adder in the current cycle is recorded in the second register shift register, and the overflow value in the previous cycle is recorded in the third discharge, the analysis of which makes it possible to judge the extremum of the function. 1 ill., 1 tab. with S ate od sp

Description

Изобретение относитс  к автоматик и вычислительной технике и может быт использовано в системах управлени  технологическими процессами.The invention relates to automation and computing and can be used in process control systems.

Цель изобретени  - расширение области применени  устройства путем определени  знака экстремума.The purpose of the invention is to expand the field of application of the device by determining the sign of the extremum.

На чертеже представлена схема устройства дл  определени  экстремумов функции.The drawing shows a diagram of a device for determining the extrema of a function.

Устройство содержит регистр 1, комбинационный сумматор 2, трехразр дный сдвиговый регистр 3, два элемента И 4 и 5, информационные входы 6, тактовьй вход 7, информационные входы 8 и выходы максимума 9 и минимума 10 устройства.The device contains a register 1, a combinational adder 2, a three-bit shift register 3, two elements AND 4 and 5, information inputs 6, clock input 7, information inputs 8 and outputs maximum 9 and minimum 10 devices.

Устройство работает следующим образом.The device works as follows.

Исходное состо ние устройства определ етс  пор дком выполнени  подготовительной операции.The initial state of the device is determined by the order of the preparatory operation.

Разр ды регистра 3 установлены в нулевое состо ние. В регистре 1 находитс  некоторое число. Значение функции поступает по входам 6 на первую группу входов сумматора 2. На вторую группу входов сумматора поступает в инверсном коде число, записанное в регистр 1. На вход переноса младшего разр да сумматора поступает сигнал с пр мого выхода второго разр да сдвигового регистра 3. В случае переполнени  сумматора 2 при сложении, сигнал переполнени  (перенос из старшего разр да сумматора ) запоминаетс  в первом (младшем разр де сдвигового регистра 3. После сложени  на управл ющий вход 7 поступает сигнал, по которому из регистра 1 вьщаетс  пр мой код числа на группу выходов 8 устройства. Этот же сигнал осуществл ет сдвиг информации в сдвиговом регистре 3 на один разр д в сторону старших разр дов. В результате сдвига во втором разр д сдвигового регистра 3 записываетс  значение переполнени  сумматора 2, а в третьем разр де значение переполнени  в предыдущем такте.Анализ этих значений приведен в таблице и позвол ет судить об экстремуме функции.Register bits 3 are set to zero. There is a number in register 1. The value of the function enters the inputs 6 to the first group of inputs of the adder 2. The second group of inputs of the adder receives in the inverse code the number recorded in register 1. The input of the transfer of the lower digit of the adder receives a signal from the direct output of the second discharge of the shift register 3. V in the case of addition of the adder 2 when added, the overflow signal (transfer from the senior order of the adder) is stored in the first (lower order of the shift register 3.) After adding, the control input 7 receives a signal from which register 1 The number code is divided into a group of device outputs 8. The same signal shifts the information in shift register 3 by one bit towards the higher bits. As a result of the shift in the second bit of shift register 3, the overflow value of adder 2 is written, and in the third discharge the overflow value in the previous cycle. The analysis of these values is given in the table and allows you to judge the extremum of the function.

Продолжение таблицы Table continuation

10ten

растаниеspread

На входы  чейки И 4 подаютс  сигналы с пр мого выхода второго разр да и с инверсного выхода третьего разр да сдвигового регистра 3. На входы  чейки И 5 подаютс  сигналы с инверсного выхода второго разр да и с пр мого выхода третьего разр да сдвигового регистра 2.The inputs of cell 4 are supplied with signals from the direct output of the second discharge and from the inverse output of the third discharge of the shift register 3. Signals from the inverted output of the second discharge and from the direct output of the third discharge of the shift register 2 are fed to the inputs of the cell I 5.

Таким образом, после прохождени  управл нщего сигнала по шине 7 на выходе 9 устройства по вл етс  сигнал в случае минимума и на выходе 10 в случае максимума функции, при этом на группу выходов 8 устройства подаетс  значение экстремума.Thus, after passing the control signal over bus 7 at the output 9 of the device, a signal appears in the case of a minimum and at output 10 in the case of a maximum function, and an extremum value is applied to the group of outputs 8 of the device.

Claims (1)

Формула изобретени Invention Formula Устройство дл  определени  экстремумов функций, содержащее регистр и комбинационный сумматор, причем информационные входы устройства соединены с первой группой входов комбинационного сумматора и соответствующими информационными входами регистра, инверсные выходы разр дов которого соединены с второй группой входов комбинационного сумматора, а пр мые выходы разр дов регистра  вл ютс  информационными выходами устройства, отличающеес  тем, что, с целью расширени  области применени  за счет определени  знака экстремума, в него введены сдвиговой регистр и два элемента И, причем тактовый вход устройства соединен с входом управлени  записью регистра и входом управлени  сдвигом сдвигового регистра, информационный вход первого разр да которого подключен к выходу переполнени  комбинационного сумматора,вход переноса младшего разр да которого соединен с первым входом первого элемента И и пр мым выходом второго разр да сдвигового регистра, инверсный выход второго разр да которого подключей к первому входу второго элемента И, выход которого  вл етс  выходом максимума устройства, а второй вход подключен к пр мому выходу треть его разр да сдвигового регистра, инВA device for determining extremums of functions containing a register and a combinational adder, the information inputs of the device connected to the first group of inputs of the combinational adder and the corresponding information inputs of the register, the inverse outputs of the bits of which are connected to the second group of inputs of the combinational adder, and the direct outputs of the register bits information outputs of the device, characterized in that, in order to expand the scope of application by determining the sign of the extremum, A shift register and two I elements are provided, the device clock input is connected to the register recording control input and the shift register shift input, the first bit information input of which is connected to the overflow output of the combinational adder, the lower order transfer input of which is connected to the first input of the first element Both and the direct output of the second bit of the shift register, the inverse output of the second bit of which is plugged into the first input of the second element I, the output of which is the output of the maximum ma devices, and a second input connected to the output of the forward third of the discharge shift register inv версный выход третьего разр да которого подсоединен к второму входу первого элемента И, выход которого  вл етс  выходом минимума устройства .The third output of which the third bit is connected to the second input of the first element AND, the output of which is the output of the device minimum. оabout LM.Lm 10ten -about
SU833712211A 1983-12-15 1983-12-15 Device for determining function extrema SU1221650A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833712211A SU1221650A1 (en) 1983-12-15 1983-12-15 Device for determining function extrema

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833712211A SU1221650A1 (en) 1983-12-15 1983-12-15 Device for determining function extrema

Publications (1)

Publication Number Publication Date
SU1221650A1 true SU1221650A1 (en) 1986-03-30

Family

ID=21107948

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833712211A SU1221650A1 (en) 1983-12-15 1983-12-15 Device for determining function extrema

Country Status (1)

Country Link
SU (1) SU1221650A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 824193, кл. G 06 F 7/04, 1979. Авторское свидетельство СССР :№ 993249, кл. G 06 F 7/04, 1981. *

Similar Documents

Publication Publication Date Title
SU1221650A1 (en) Device for determining function extrema
US2970292A (en) Binary scale reading system
SU1425674A1 (en) Controlled arithmetic device
SU686027A1 (en) Device for determining extremum numbers
SU1594515A1 (en) Digital function converter
SU1387004A2 (en) N-sensors-to-computer interface
SU970368A1 (en) Control device
ES8401272A1 (en) A processing register for use in digital signal processing systems.
SU1368978A2 (en) Threshold element
SU1309028A1 (en) Device for detecting errors in "k-out-of-n" code
SU1619410A1 (en) Code converter
SU1176322A1 (en) Computing device
SU1201855A1 (en) Device for comparing binary numbers
SU1439565A1 (en) Function generator
SU1695307A2 (en) Device for multiplication in additional codes
SU1417007A1 (en) Squaring device
SU1205142A1 (en) Device for controlling access to scratch-pad memory
SU1259246A1 (en) Device for ordering data
SU1293730A1 (en) Microprogram control device
SU630625A1 (en) Information input arrangement
SU491946A1 (en) Root degree extractor
SU999140A1 (en) Code converter
SU698017A1 (en) Digital integrator
SU1302320A1 (en) Shift register
SU802963A1 (en) Microprogramme-control device