второго и третьего, четвертого диодов катоды первого и третьего диодов подключены соответственно к первому и второму информационным входам, катоды второго и четвертого диодов - к базам соответственно дев того и восьмого транзисторов, эмиттеры двадцатого и двадцать первого транзисторов подключены соответственно к базам дев тнадцатого и восемнадцатого транзисторов и через соответственно вось11 3 мой и дев тый источники тока - к шине питани , дополнительные эмиттеры четырнадцатого, п тнадцатого и эмиттеры восемнадцатого, дев тнадцатого транзисторов соединены с коллектором четвертого транзистора, вторые выводы первого и второго резисторов через-дев тый резистор, а вторые выводы п того и шестого резисторов через дес тый резистор соединены с общей шиной.The second and third, fourth diodes of the first and third diodes are connected to the first and second information inputs, the cathodes of the second and fourth diodes to the bases of the ninth and eighth transistors, respectively; the emitters of the twentieth and twenty-first transistors are connected to the bases of the nineteenth and eighteenth, respectively and, respectively, the eighth, third, and ninth current sources — to the power bus, additional emitters of the fourteenth, fifteenth, and emitters of the eighteenth, nineteen Moreover, the transistors are connected to the collector of the fourth transistor, the second terminals of the first and second resistors are through the ninth resistor, and the second terminals of the fifth and sixth resistors are connected to the common bus through the tenth resistor.
Изобретение относитс к импульсной технике, а именно к устройствам с двум устойчивыми состо ни ми, и может быть использовано в цифровых микросхемах на переключателйх тока. Известен триггер, построенный в базисе низкоуровневой эмиттерносв занной логики с обратной св зью р . Недостатком известного триггера вл етс малое быстродействие и низка помехоустойчивость. Наиболее близким к изобретению вл етс триггер, содержапщй двадцать три транзистора. Дев ть резисторов , три диода и семь источников тока, база первого транзистора подключена к тактовому входу, коллектор к общей шине, эмиттер через первый д од и седьмой резистор - к базам второго и третьего транзисторов и через первый источник тока к шине питани , эмиттеры второго и третьего транзис торов соединены соответственно с . эмиттерами четвертого ri п того транзисторов и соответственно через второй и третий источники тока с шиной питани , базы четвертого и п того транзисторов соединены с входом опор ного напр жени , коллекторы третьего и п того транзисторов соединены соответственно с эмиттерами шестого, седьмого и восьмого, дев того транзисторов , коллектор шестого транзистора соединен с первым выводом пер-, вого резистора, коллектором восьмого транзистора и базами дес того и один «адцатого транзисторов, коллекторы которых подключены к общей шине, коллектор седьмого транзистора соединен с первым выводом второго резис тора, коллектором дев того транзистора и базами двенадцатого и тринадцатого транзисторов, коллекторы которых подключены к общей шине, эмиттеры одиннадцатого и тринадцатого транзисторов .подключены соответственно к первому и второму выходам триггера , эмиттеры дес того и двенадцатого транзисторов соединены соответственно через второй диод, восьмой резистор и через третий диод и дев тый резистор с базами дев того и восьмого транзисторов и соотвеуственно через четвертый и п тый источники тока с шиной питани , базы шестого и седьмого транзисторов соединены соответственно с базами четырнадцатого и п тнадцатого тр,анзисторов , соответственно через шестой и седьмой источники тоКа - с шиной питани , соответственно через третий и четвертый резисторы - с эмиттерами шестнадцатого и семнадцатого транзисторов , коллекторы которых соедйненй с общей шиной, а базы - соответственно с первыми выводами п того и шестого резисторов и соответственно с коллекторами п тнадцатого, восемнадцатого и четырнадцатого, дев тнадцатого транзисторов, эмиттеры четырнадцатого и п тнадцатого транзисторов соединены с коллектороь второго транзистора, вторые выводы первого, второго, п того, шестого резисторов, соединены с общей шиной, базы восем- надцатого и дев тнадцатого транзисторов соединены соответственно с перв.ым и вторым информационными входами, эмиттеры - соответственно с эмиттерами двадцатого и двадцать первого транзисторов и соответственно с коллекторами двадцать второго и двадцать третьего транзисторов, эмиттеры которых подключены к коллектору.четвертого транзистора. Недостатком известного триггера вл етс больша потребл ема мощность из-за повьшенного напр жени питани , св занного с применением в триггере трех русньк переключателей тока. Цель изобретени - уменьшение потребл емой мощности. Дл достижени поставленной цели в триггер, содержащий двадцать один транзистор, дев ть резисторов, три диода и семь источников тока, база первого транзистора подключена к тактовому входу, коллектор - к общей шине, эмиттер - к базам второго и третьего транзисторов и через первый источник тока - к шине питани , эмиттеры второго и третьего транзисторов соединены соответственно с эмиттерами четвертого и п того транзисторов и соответственно через второй и третий источники тока с шиной питани , базы четвертого и п того транзисторов соединены с входом опорного напр жени , коллекторы третьего и п того транзисторов соединены соответственно с эмиттерами шестого, седьмого и восьмого, дев того транзисторов, коллектор шестого транзистора соединен с первым выводом первого резистора, .коллектором восьмого транзистора и базами д с того и одиннадцатого транзисторов коллекторы которых подключены к обще шине, коллектор седьмого транзисто- ра соединен с первым выводом второг резистора, коллектором дев того тран зистора и базами двенадцатого и тринадцатого транзисторов, коллекторы которых подключены к общей шине, эмиттеры одиннадцатого и тринадцатого транзисторов подключены соответственно к первому и второму выходам триг ;;ера, эмиттеры дес того и двенадцатого транзисторов соединены со ответственно с базами дев того и во мого транзисторов и соответственно через четвертый и п тый источники т ка - с шиной питани , базы шестого и седьмого транзисторов, соединены соответственно с базами четырнадцатого и п тнадцатого транзисторов, с ответственно через шестой и седьмой источники тока - с шиной питани , соответственно через третий и четвёртый резисторы - с эмиттерами шестнадца- того и семнадцатого транзисторов, коллекторы которых соединены с общей шиной, а базысоответственно - с первыми выводами шестого и п того резисторов и соответственно с коллекторами п тнадцатого, восемнадцатого и четырнадцатого, дев тнадцатого транзисторов, эмиттеры четырнадцатого и п тнадцатого транзисторов соединены с коллектором второго транзистора , введены дес тый резистор, четвертый диод, восьмой и дев тый источники тока, коллекторы двадцато-. го и двадцать первого транзисторов подключены к общей шине, базы соответственно через седьмой и восьмой резисторы - к общей шине и к анодам соответственно первого, второго и третьего, четвертого диодов, катоды первого и третьего диодов подключены соответственно к первому и второму информационным входам, катоды второго и четвертого диодов - к базам соответственно дев того и восы мого транзисторов, э иттepы двадцатого и двадцать первого транзисторов подключены соответственно к базам дев тнадцатого и восемнадцатого транзисторов и через соответственно восьмой и дев тый источники тока к шине питани , дополнительные эмиттеры четырнадцатого,-п тнадцатого и эмиттеры восемнадцатого, дев тнадцатого транзисторов соединены с коллектором -четвертого транзистора, вторые выводы первого и второго резисторов через дев тый резистор, а вторые выводы п того и шестого резисторов через дес тый резистор соединены с общей шинойС27. На чертеже представлена принципиальна схема предложенного триггера; Триггер содержит двадцать один транзистор 1-21, дес ть резисторов 22-31, четыре диода 32-35 и дев ть источников тока 36-44, база первого транзистора 1 подключены к тактовому входу 45, коллектор - к общей шине 46, эмиттер - к базам второго и третьего транзисторов 2 и 3 и через первый источник тока 36 - к шине питани 47, эмиттеры второго и третьего транзисторов 2 и 3 соединены соответственно с эмиттерами четвертого и п того транзисторов 4 и 5 и соот11 ветственно через второй и третий источники тока 37 и 38 с шиной питани 47, базы четвертого-и п того транзис торов 4 н 5 соединены с входом опорнбго напр жени 48, коллекторы треть его и п того тра,н:зисторов 3 и 5 соединены соот ветственно с эмиттерами шестого, седьмого тн. восьмого, дев того траизисторов 6, 7 и 8, 9, кол лектор шестого транзистора.6 соеди;Нен с первым выводом первого резистр ра 22, коллекторам восьмого транзис;тора 8 и базами дес того и одиннад|цатого транзисторов 10 и 11, коллекторы которых подключены к общей шине 46, коллектор седьмого транзистора 7 соединен с первым вьгаодом второго резистора 23, коллектором дев того транзистора 9 и баэаг и двенадцатого и тринадцатого транзисторов 12 и l3, коллекторы которых псадключены к общей вине 46, эмиттеры одиннадцатого н тринадцатого транзисторов- 11 и 13 подклхгаены соответствен о к первому и второму выходам 49 и 50 триггера, эмиттеры дес того и двенадцатого транзисторов 10 и 12 соединены соответственно с базами дев того и восьмого транзисторов 9 и 8 и срответ- , ственно через четвертый и источники тока 39 и 40 с шиной питани , базы шестого и седьмого транзисторов 6 и 7 соединены соответственно с базами четырнадцатого и п тнадцатого транзисторов 14 и 15, соответственно через шестой и седьмой источники тока 41 и 42 - с вшной питанин 47, соответственно через трети и четвертый резисторы 24 и 25 - с эмиттерами шестнадцатого и семнадцатого транзисторов 16 и 17, коллекторы которых соединены с общей шиной 46, а базы - соответственно с первыми выводами п того и шестого резисторов 26 и 27 и соответственно с коллекторами п тнадцатого, восемнадцатого и четырнадцатого, дев т-. I надцатого транзисторов 15, 18 и 14, 19, эмиттеры четьфнадцатого и п тнад цатого.транзисторов 14 и 15 соединены с коллектором второго транзистора 2 коллекторы двадцатого и двадцать первого транзисторов 20 и.21 подключены к общей шине 46, базы соответственно через седьмой и восьмой ре-зисторы 28 и 29 - к общей шине 46 и к анодам соответственно первого, , второго и третьего, четвертого диот 36 дов 32, 33 и 34, 35, катоды первого и третьего диодов 32 и 34 подключены соответственно к первому и второму информационным входам 51 и 52, катоды второго и четвертого диодов 33 и 35 - к базам соответственно дев того и восьмого транзисторов 9 и 8, эмиттеры двадцатого и двадцать первого транзисторов 20 и 21 подключены, соответственно к базам дев тнадцатого и восемнадцатого транзисторов 19 и 18 .и через соответственно восьМОЙ и дев тый источники тока 43 и 44 к шине питани 47, дополнительные эмиттеры четырнадцатого, п тнадцатого и эмиттеры восемнадцатого, дев тнадцатого транзисторов 14, 15, 18 и 19 соединены с коллектором четвертого транзистора 4, вторые выводы первого и второго резисторов 22 и 23 через дев тый резистор 30, а вторые выводы п того и шестого резисторов 26 и 27 через дес тый резистор 31 соединены с общей шиной. , Триггер работает следующим образом . Логические уровни положим совместим1 в 1и с уровн ми малосигнальной змиттерно св занной логики (МЭСЛ), совместимой по порогу переключени . с ЭСЛ, Высокий логический уровень 1, низкий логический уровень - О. Положим , О 1, где К -вход 51, С1 -вход 52. Диоды 32, 33 и 34, 35 в положительной логике реализуют логическую функцию конъюнкции . При подаче на катоды диодов 32-35 высоких потенциалов на базах транзисторов 20 и 21, соединенньк с анодами диодов 32-35, формируетс высокий потенциал. Если к диодам 3235 .подключены хот бы один низкий потенциал, то низкий потенциал формируетс и на их соединенных анодах . Пусть Q Г, Q 0, где Q-выход 49, Q -выход 50. Тогда на базе транзистора 20 будет формироватьс высокий потенциал, а на базе транзистора 21 - низкий. Высокий потенциал будет через транзистор 20 передаватьс на базу транзистора 19, а низкий потенциал через транзистор 21 будет подаватьс на базу транзистора 18. Вследствие использовани резисторов 24 и 25 потенциалы, подаваемые на базы транзисторов 15 и 14, смещены вниз относительно потенциалов , подаваемых на базы траНзисторов 18 и 19. Поэтому последние управл ют переключением тока. При С 0, где С -вход 45, ток источника тока (ИТ) 37 будет протекать через транзистор 4 и транзистор 19. На базе транзистора 17 формируетс низкий, а на базе транзистора 16 высокий потенциалы. Соответственно на промежуточном выходе (Q ), соединенном с базойтранзистора 14, фор- мируетс 1,, а на промежуточном выходе (Q), соединенном с базой транзистора 15 О. При С 1 состо ние выходов Q и Q не измен етс , Ппи С 0 состо ние выходов Q и Q не измен етс , поскольку ток ИТ-38 управл етс сигналами Q иО поданными на базы транзисторов 8 и 9 Поэтому состо ние выходов Q и Q мо жёт измен тьс лишь при С 1. При С 1 ток ИТ-38 протекает через транзистор 3. На базу транзистора 6 подан высокий потенциал (Q 1 а на базу транзистора 7 - низкий (). Поэтому ток протекает через транзистор 6. На базе транзисторов 12 и 13 устанавливаетс высокий потенциал, а на базе транзисторов 19 и 11- низкий, т.е. 0, . Пусть q 0, Q 1, тогда на базе транзистора 21 будет поддерживатьс высокий, а на базе транзистора 20 - низкий потенциал. При С 0 ток ИТ-37 будет протекать через транзистор 18, поэтому . При С 1 ток ИТ-38 будет протекать через транзисторы 3 и 7, поэтому устанавливаетс Q i и . Таким образом, при К 1,, 3 1 состо ние выходов измен етс на противоположное при поступлении с,инхросигналов 0-1. Положим k 1 j 0, пусть Q 1, Q 0. Тогда на базе транзистора 21 будет уста навливатьс низкий, а на базе транг зистора 20 - высокий потенциалы. При С 0 ток ИТ-37 будет протекат через транзистор 19, тогда 1, . При С 1 ток ИТ-38 будет протекать через транзистор 16 и устанавл иваетс Q 0 Q 1. Пусть Q 0, Q 1. Тогда на базах транзисторов 20 и 21 будут формироватьс низкие потеницалы. Состо ние выходов Q и Q не измен ет с . При переключении С состо ние выходов Q 0 и Q 1 возможно лишь при Q 1,Q 0, поскольку при q 0, Q 1, состо ние выходов при с 1 устанавливаетс Q 1, q 0. Итак, при Q 0, Q 1 и К 1, У 0 устройство сохран ет информацию на выходах. Та-. КИМ образом, при К 1, О (У устанавливаетс состо ние О 0,Q 1 при поступлении синхросигналов 0-1. Положим К 0, j 1. Пусть ,q 0. Тогда на базах транзисторов 20 и 21 будут поддерживат-ьс низкие потеницалы. Состо ние выходов Q и Q не измен етс . При переключении С состо ние Q 1, б 0 возможно лишь при , q 1,поскольку при 0, 1, рК 0, состо ние выходов при С 1 устанавливаетс Q 0, Q 1. Таким образом, при Q 1, Q 0, , 3 1, устройство сохран ет состо ние выходов. Пусть Q 0, q 1, Тогда на базе транзистора 41 устанавливаетс низкий, а на базе транзистора 21 - высокий потенциалы. При С 0 ток ЙТ-37 протекает через транзисторы 4 и 18, поэтомуQ 0, . При С 1 ток ИТ-38 будет протекать через транзисторы 3 и 7, . поэтому Q 1, Q 0. Следовательно при К 0, 3 1, Q 1, Q 0 при переключении синхросигналов 0-1. Положим К 0, 3 0. При таких сигналах на базах транзисторов 20 и 21 формируютс низкие потенциалы, которые передаютс на базы транзисторов 18 и 19. Состо ние выходов Q и Q , как было показано, не измен етс при q 0, Q 1 и и Q 0 и переключении синхросигнала , т.е. при К 0, j 0 устройство сранит информацию на выходах Q и Q . Итак .описанное устройство реализует функции О К -триггеру, причем .переключение выходов Q, и Q,. осхщ ствл етс при переключении из О и-- -- - . Таким образом, уменьшаетс потребл ема мощность и уменьшаетс напр жение питани . Дополнительное снижение потребл емой мощности возможно при подаче на вход опорного напр жени сигнала, парофазного относительно сигнала синхронизации.The invention relates to a pulse technique, namely to devices with two stable states, and can be used in digital circuits on a switching current. A trigger is known, built in the basis of a low-level emitter-related logic with feedback p. A disadvantage of the known trigger is the low speed and low noise immunity. Closest to the invention is a trigger containing twenty-three transistors. Nine resistors, three diodes and seven current sources, the base of the first transistor is connected to the clock input, the collector to the common bus, the emitter through the first one and the seventh resistor to the bases of the second and third transistors and through the first current source to the power bus, the second emitters and the third transistor are connected to, respectively, c. the emitters of the fourth ri of the fifth transistors and, respectively, through the second and third current sources to the power bus, the bases of the fourth and fifth transistors are connected to the input voltage, the collectors of the third and fifth transistors are connected respectively to the emitters of the sixth, seventh and eighth, ninth transistors, the collector of the sixth transistor is connected to the first output of the first resistor, the collector of the eighth transistor and the bases of the tenth one and one "of the eleventh transistors whose collectors are connected to a common bus, The seventh transistor is connected to the first output of the second resistor, the collector of the ninth transistor and the bases of the twelfth and thirteenth transistors, whose collectors are connected to the common bus, the emitters of the eleventh and thirteenth transistors are connected to the first and second outputs of the trigger, the tenth and twelfth emitters respectively connected, respectively, through the second diode, the eighth resistor and through the third diode and the ninth resistor with the bases of the ninth and eighth transistors and respectively through the fourth The fifth and fifth current sources with the power bus, the bases of the sixth and seventh transistors are connected respectively to the bases of the fourteenth and fifteenth tr, the anzistors, respectively to the sixth and seventh sources of ToKa - to the power bus, respectively to the third and fourth resistors - to the emitters of the sixteenth and seventeenth transistors, the collectors of which are connected to the common bus, and the bases, respectively, with the first terminals of the fifth and sixth resistors and respectively with the fifth, eighteenth, and fourteenth collectors The nineteen transistors, the emitters of the fourteenth and fifteenth transistors are connected to the collector of the second transistor, the second terminals of the first, second, fifth, sixth resistors are connected to the common bus, the bases of the eighteenth and nineteenth transistors are connected respectively to the first and second information inputs, emitters - respectively with the emitters of the twentieth and twenty-first transistors and respectively with collectors of the twenty-second and twenty-third transistors, the emitters of which are connected to the one of the fourth transistor. The disadvantage of the known trigger is the large power consumption due to the increased supply voltage associated with the use of three Russian current switches in the trigger. The purpose of the invention is to reduce power consumption. To achieve this goal, a trigger containing twenty-one transistors, nine resistors, three diodes and seven current sources, the base of the first transistor is connected to the clock input, the collector is connected to the common bus, the emitter is connected to the bases of the second and third transistors and through the first current source - to the power bus, the emitters of the second and third transistors are connected respectively with the emitters of the fourth and fifth transistors and respectively through the second and third current sources to the power bus, the base of the fourth and fifth transistors are connected The voltages of the third and fifth transistors are connected respectively to the emitters of the sixth, seventh and eighth, ninth transistors, the collector of the sixth transistor is connected to the first terminal of the first resistor, the collector of the eighth transistor and the bases of the second and eleventh transistors collectors which are connected to the common bus, the collector of the seventh transistor is connected to the first pin of the second resistor, collector of the ninth transistor and bases of the twelfth and thirteenth transistors, collector Which are connected to the common bus, the emitters of the eleventh and thirteenth transistors are connected respectively to the first and second outputs of the trig ;; era, the emitters of the tenth and twelfth transistors are connected respectively to the bases of the ninth and fifth transistors and respectively through the fourth and fifth sources m ka - with the power bus, base of the sixth and seventh transistors, connected respectively with the bases of the fourteenth and fifteenth transistors, with responsibly through the sixth and seventh current sources - with the power bus, corresponding but through the third and fourth resistors - with the emitters of the sixteenth and seventeenth transistors, the collectors of which are connected to the common bus, and the base, respectively, with the first terminals of the sixth and fifth resistors and respectively the collectors of the fifteenth, eighteenth and fourteenth, nineteenth transistors, emitters the fourteenth and fifteenth transistors are connected to the collector of the second transistor, the tenth resistor, the fourth diode, the eighth and ninth current sources, and the collectors of the twentieth are introduced. The first and twenty-first transistors are connected to the common bus, the bases through the seventh and eighth resistors respectively - to the common bus and to the anodes of the first, second and third, fourth diodes, respectively; the cathodes of the first and third diodes are connected to the first and second information inputs, respectively; and the fourth diode - to the bases of the ninth and eighth transistors, respectively, and the emitters of the twentieth and twenty-first transistors are connected respectively to the bases of the nineteenth and eighteenth transistors and through Respectively, the eighth and ninth current sources to the power bus, the additional emitters of the fourteenth, and the tenth, and emitters of the eighteenth, nineteenth, transistors are connected to the collector of the fourth transistor, the second terminals of the first and second resistors are through the ninth resistor, and the second terminals of the fifth and sixth resistors through the tenth resistor connected to the common bus S27. The drawing shows a schematic diagram of the proposed trigger; The trigger contains twenty-one transistors 1-21, ten resistors 22-31, four diodes 32-35 and nine current sources 36-44, the base of the first transistor 1 is connected to clock input 45, the collector to common bus 46, emitter to The bases of the second and third transistors 2 and 3 and through the first current source 36 to the power bus 47, the emitters of the second and third transistors 2 and 3 are connected respectively to the emitters of the fourth and fifth transistors 4 and 5 and respectively through the second and third current sources 37 and 38 with the bus power 47, the base of the fourth and the second transistor 4 n 5 are connected to the input of the reference voltage 48, the collectors are one third of it and the fifth transistor, and n: resistors 3 and 5 are connected respectively to the emitters of the sixth and seventh tons. the eighth, ninth traizistors 6, 7 and 8, 9, the collector of the sixth transistor.6 connect; Nen with the first output of the first resistor 22, the collectors of the eighth transistor; torus 8 and the bases of the tenth and eleventh transistors 10 and 11, collectors which are connected to common bus 46, the collector of the seventh transistor 7 is connected to the first of the second resistor 23, the collector of the ninth transistor 9 and baeag and the twelfth and thirteenth transistors 12 and l3, the collectors of which are connected to the common fault 46, the emitters of the eleventh and thirteenth transistors are 11 and 13 podkl Haena, respectively, to the first and second outputs 49 and 50 of the trigger; the emitters of the tenth and twelfth transistors 10 and 12 are connected respectively to the bases of the ninth and eighth transistors 9 and 8 and directly through the fourth and current sources 39 and 40 with the power bus , the bases of the sixth and seventh transistors 6 and 7 are connected respectively to the bases of the fourteenth and fifteenth transistors 14 and 15, respectively through the sixth and seventh current sources 41 and 42 - to the lush pitin 47, respectively to the third and fourth resistors 24 and 25 - to emitters over fifteenth and seventeenth transistors 16 and 17 collectors of which are connected to the common bus 46, and the base - respectively to first terminals of said fifth and sixth resistors 26 and 27 and respectively to the collectors of the fifteenth, eighteenth and fourteenth, m- nine. I of the eleventh transistor 15, 18 and 14, 19, the emitters of the fourteenth and fifth of the transistors 14 and 15 are connected to the collector of the second transistor 2 and the collectors of the twentieth and twenty-first transistors 20 and 21 are connected to the common bus 46, the bases respectively through the seventh and eighth Resistors 28 and 29 - to common bus 46 and to the anodes of the first, second and third, fourth diodes 36, 32, 33 and 34, 35, respectively; the cathodes of the first and third diodes 32 and 34 are connected respectively to the first and second information inputs 51 and 52, the cathodes of the second and fourth diodes 33 and 35 - to the bases of the ninth and eighth transistors 9 and 8, respectively; emitters of the twentieth and twenty-first transistors 20 and 21 are connected, respectively, to the bases of the nineteenth and eighteenth transistors 19 and 18. And respectively, the eighth and ninth current sources 43 and 44 to power bus 47, additional emitters of the fourteenth, fifteenth and emitters of the eighteenth, nineteenth, transistors 14, 15, 18 and 19 are connected to the collector of the fourth transistor 4, the second terminals of the first and second resistors 22 and 23 through the ninth resistor 30, and the second e conclusions of the fifth and sixth resistors 26 and 27 via the tenth resistor 31 are connected to a common bus. The trigger works as follows. Logical levels are set compatible1 with 1s of small signal sump-related logic (MESL) compatible with a switching threshold. with ECL, High logic level 1, low logic level - O. Suppose O 1, where K is input 51, C1 input 52. Diodes 32, 33 and 34, 35 in a positive logic implement the logical function of conjunction. When high potentials are applied to the cathodes of diodes 32-35 at the bases of transistors 20 and 21, connected to the anodes of diodes 32-35, a high potential is formed. If at least one low potential is connected to the diodes 3235, then a low potential is formed on their connected anodes. Let QG, Q0, where Q is the output 49, Q is the output 50. Then a high potential will form at the base of the transistor 20, and a low potential at the base of the transistor 21. The high potential will be transmitted through the transistor 20 to the base of the transistor 19, and the low potential through the transistor 21 will be fed to the base of the transistor 18. Due to the use of resistors 24 and 25, the potentials applied to the bases of the transistors 15 and 14 are shifted downwards relative to the potentials supplied to the bases of the transistors 18 and 19. Therefore, the latter control the switching current. At C 0, where C is the input 45, the current of the current source (IT) 37 will flow through the transistor 4 and the transistor 19. On the base of the transistor 17, a low potential is formed, and on the base of the transistor 16 a high potential. Accordingly, at the intermediate output (Q) connected to the base of the transistor 14, 1, is formed, and at the intermediate output (Q) connected to the base of the 15 O transistor. At C 1, the output of Q and Q does not change, Phi C 0 the state of the Q and Q outputs does not change, since the IT-38 current is controlled by Q and O signals applied to the bases of transistors 8 and 9. Therefore, the Q and Q output state can change only at C 1. At C 1, the IT-38 current flows through transistor 3. A high potential is applied to the base of transistor 6 (Q 1 and a low () to base of transistor 7). Therefore, the current flows through transistor 6. A high potential is established on the base of transistors 12 and 13. On the base of transistors 19 and 11, low, i.e., let q 0, Q 1, then on the base of transistor 21 it will be maintained high, and on the base of transistor 20. Low potential. At C 0, the IT-37 current will flow through the transistor 18. Therefore, at C 1, the IT-38 current will flow through the transistors 3 and 7. Therefore, Q i is set. Thus, at K 1 ,, 3 1, the state of the outputs is reversed when the input signals are received from 0-1. Let k 1 j 0, let Q 1, Q 0. Then, at the base of the transistor 21, a low will be set, and at the base of the transistor 20, a high potential. When C 0, the current IT-37 will flow through the transistor 19, then 1,. When C 1, IT-38 current will flow through transistor 16 and Q 0 Q 1 is set. Let Q 0, Q 1. Then low potentials will be formed on the bases of transistors 20 and 21. The output state of Q and Q does not change with. When switching from C, the state of the outputs Q 0 and Q 1 is possible only when Q 1, Q 0, because when q 0, Q 1, the state of the outputs when C 1 is set to Q 1, q 0. Thus, when Q 0, Q 1 and K 1, Y 0 The device stores information at the outputs. Ta- KIM way, when K 1, O (Y is set to the state O 0, Q 1 when the clock signals are 0-1. Put K 0, j 1. Let q 0. Then on the bases of the transistors 20 and 21 will be low potential The state of the outputs Q and Q does not change. When switching from C, the state Q 1, b 0 is possible only at, q 1, because at 0, 1, pK 0, the state of the outputs at C 1 is set to Q 0, Q 1. Thus, when Q 1, Q 0,, 3 1, the device maintains the output state, let Q 0, q 1, Then low potentials are established on the base of transistor 41, and high potentials on the base of transistor 21. At С 0 the current is CT -37 It flows through transistors 4 and 18, therefore Q 0,. When C 1, the IT-38 current will flow through transistors 3 and 7, therefore Q 1, Q 0. Therefore, when K 0, 3 1, Q 1, Q 0 when switching clock signals 0-1. Put K 0, 3 0. With such signals on the bases of transistors 20 and 21, low potentials are generated, which are transmitted to the bases of transistors 18 and 19. The output state Q and Q, as shown, does not change when q 0 Q 1 and Q 0 and the switching of the clock signal, i.e. with K 0, j 0, the device will cut information at the outputs Q and Q. So, the described device realizes the functions of the On-Trigger, and the switching of the outputs Q, and Q ,. Fails when switching from O and-- - -. Thus, the power consumption is reduced and the power supply voltage is reduced. A further reduction in power consumption is possible when a reference voltage signal is applied to the input, which is vapor-phase with respect to the synchronization signal.