SU1121675A1 - Устройство дл контрол последовательности периодических сигналов - Google Patents

Abstract

УСТРОЙСТВО ЛЩЯ КОНТРОЛЯ ПОСЛЕЛОВАТЕЛЬНОСТИ ПЕРИОДИЧЕСКИХ СИГНАЛОВ, содержащее первый элемент задержки, кольцевой счетчик и элемент ИЛИ, причем вход первого элемента задержки  вл етс  входом устройства , выходы разр дов кольцевого счетчика с третьего по ц-и соединены соответственно с входами элемента ИЛИ, выход которого  вл етс  выходом устройства, отличающеес  тем, что,.с целью повышени  достоверности контрол , в него введены элемент И, элемент ИЛИ-НЕ, элемент И-НЕ, второй элемент задержки, первый и второй триггеры, причем выход первого э-пемента задержки соединен .с первым входом элемента И и с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с вторьм входом элемента И и с входом первого элемента задержки, выход элемента И соединен с синхровходом первого триггера , нулевой вход которого соединен с выходом элемента И-НЕ, первый вход которого соединен с выходом элемента ИЛИ-НЕ и с синхровходом второго триггера , информационный вход которого соединен с инверсным выходом первого % триггера, пр мой выход которого соединен ,с вторым входом элемента И-НЕ, (Л нулевой вход второго триггера соединен с выходом второго элемента задержки, вход которого соединен с инверсным выходом второго триггера, пр мой выход которого соединен со счетным входом кольцевого счетчика, информационный вход первого триггера соединен с шиной логической единицы устройства.

Description

Изобретение относитс  к вычислительной технике и- может быть использовано в цифровых устройствах и устройствах передачи информации.

Известно устройство дл  контрол  последовательности импульсов, содержащее два элемента ИЛИ, триггер со счетным входом, элемент И и элемент задержки lj .

Недостатком этого устройства  вл етс  невозможность обнаружени  лишних импульсов в контролируемой последовательности .

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  контрол  последовательности импульсов, содержащее кольцевой счетчик, элемент ИСКЛВМАЮЩЕЕ ИЛИ, элемент ИЛИ и элемент задержки, причем вход элемента задержки. Явл ющийс  входом устройства, соединен с вторьгм входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а- выход - с первым входом элемента ИСЮдаЧЛЮЩЕЕ ИЛИ, выход которого соединен с входом кольцевого счетчика, выходы старших разр дов которого соединены с входами элемента ИЛИ, выход которого  вл етс  выходом устройства . Данное устройство обнаруживает как пропадание импульсов, так и по вление лишних импульсов в контролируемой последовательности .

Однако правильна  работа известного устройства возможна только в том случае, если импульсы, сравниваемые на элементе ИСКЛЮЧАЩЕЕ ИЛИ, совпадают как по переднему, так и по заднему фронтам (полностью совпадают по времени импульс контролируемой последовательности на входе устройства с предыдущим импульсом контролируемой последовательности, задержанным элементом задержки),, т.е. разность между значением задержки и значением периода контролируемой последовательности равна нулю на прот жении всей последовательности, что обеспечить в реальных услови х эксплуатации устройства чрезвычайно сложно. В противном случае импульсы, принадлежащие контролируемой последовательности , будут восприниматьс  устройством как ошибки. Таким образом , устройство обеспечивает низкую достоверность контрол  из-за наличи  возможности выдачи ложного сигнала ошибки вследствие некоторого (не более длительности имупльса) смещени  соседних импульсов или искажени  их формы.

Цель изобретени  - повышение достоверности контрол .

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  последовательности периодических сигналов, содержащее первый элемент задержки, кольцевой счетчик и элемен ИЛИ, причем вход первого элемента задержки  вл етс  входом устройства, выходы разр дов кольцевого счетчика третьего по Ц -и соединены соответственно с входами элемента ИЛИ, выход которого  вл етс  выходом устройства , введены элемент И, элемент ИЛИ-НЕ, элемент И-НЕ, второй элемент задержки, первый и второй триггеры, причем выход первого элемента задержки соединен с первым входом элемента И и с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с вторым входом элемента И и с входом первого элемента задержки, выход элемента И соединен с синхровходом первого триггера, нулевой вход которого соединен с выходом элемента И-НЕ, первый вход которого соединен с выходом элемента ИЛИ-НЕ и с синхровходом второго триггера, информационный вход которого соединен с инверсным выходом первого триггера, пр мой выход которого соединен с вторым входом элемента И-НЕ, нулевой вход второго триггера соединен с выходом второго элемента задержки, вход которого соединен с инверсным выходом второго триггера, пр мой выход которого соединен со счетным входом кольцевого счетчика, информационный вход первого триггера соединен с шиной логической единицы

устройства.

На чертеже изображена функциональна  схема предлагаемого устройства дл  контрол  последовательности периодических сигналов.

Устройство содержит первый элемензадержки , элемент И 2, первый триггер 3, элемент ИЛИ-НЕ 4, элемент И-НЕ 5, второй триггер 6, второй элемент 7 задержки, кольцевой счетчик 8, элемент ИЛИ 9.

/Длительность задержки элемента 1 задержки подбираетс  равной сумме длительностей импульса и паузы контролируемой последовательности. Длительность задержки элемента 7 задержки подбираетс  минимально возможной дл  формировани  на -входе счетчика 8 импульса, длительность которого достаточна дл  переключени  счетчика 8. В качестве элементов 1 и 7 задержки могут быть использованы любые извест ные элементы задержки, например стан дартна  лини  задержки МКПЗ-ОЮВ.084. 000-02, или цепи задержки на основе счетчика импульсов. В качестве кольцевого счетчика 8 может быть использован- регистр сдвига, например универсальный регистр сдвига 133ИР13 из номенклатуры микросхем серии 133. Устройство работает следующим образом. В исходное состо нии первый и второй триггеры обнулены (цепи исходного обнулени  на фиг. 1 не показаны), все разр ды счетчика 8 кроме нулевого, наход тс  в состо нии ноль. В нулевом разр де счетчика 8 записана единица. При поступлении на вход устройств первого импульса контролируемой последовательности он попадает на вход первого элемента 1 задержки, на вход элемента И 2 и на вход элемента ИЛИ-НЕ 4. С выхода элемента 4 инвертированный импульс поступает на синхровход триггера 6 и задним фронтом переключает его в единичное состо ние . Сигнал с нулевого выхода триггера 6, задержанный элементом 7 задержки, поступает нан.уле.вой вход триггера 6 и переключает его в нулевое состо ние. Таким образом, на вхо де счетчика 8 формируетс  импульс, в результате чего единичный сигнал переписываетс  из нулевого разр да счетчика в первый. К моменту по влени  на входе устройства второго импульса на выходе элемента 1 по вл  етс  задержанный первый импульс. В случае полного совп-рдени  по времени данных импульсов .(импульса на входе устройства и импульса на выходе элемента 1) или смещени  их один относительно другого на величину не более длительности импульса контролируемой последовательности, устройство рабЬтает следующим образом. При совпадении на первом и втором входах элемента И 2 сигнала 1 на синхровходе т)иггера 3 потенциал мен етс  с низкого на высокий, в результате чего триггер 3 переключаетс  в единичное состо ние и с его нулевого выхода на информационный вхол триггера 6 поступает нулевой сигнал. После этого задний фронт импульса, сформированного на выхопе элемента 4 уже не переключает триггер 6 в единичное состо ние и состо ние счетчика 8 не измен етс . По окончании импульса на выходе элемента 4 на первом входе элемента 5 устанавливаетс  1, на его выходе по вл етс  О, который устанавливает триггер 3 снова в состо ние О, т.е. схема устанавливаетс  в состо ние готовности к анализу следующих импуль сов. Описанна  ситуаци  повтор етс  при каждом следующем импульсе. В счетчике 8 последующих переключений нет и на выходе элемента 9 сохран етс  О. По окончании контролируемой последовательности ее последний импульс , задержанный элементом 1, вызывает по вление на выходе триггера 6 импульса, в результате чего сигнал 1 переписываетс  из нулевого р лр дл счетчика во второй. Таким образом, при отсутствии искажении в контролируемой последовательности импульспв нл выходе элемента 9 сохран етс  О. При ио риюнии в контролируемой 1гогпедопательности лишнего импульса или оме1цсм1ии импульса на входе устpoiicTii; ) относительно импульса на выходе элемента 1 на величину, большую длительности импульса (так как в этом случае оба импульса носпринимлютс  как лишние), происходит следующее . Пусть дл  определенности посторонний импульс включаетс  между первым и вторым импульсами контролируемой последовательности. Тогда первый импульс описанным образом переписывает 1 из нулевого разр да кольцевого счетчика 8 в первий разр д и поступает в элемент 1 задержки, посторонний импульс поступает на вто- рой вход элемента 4, что вызывает по вление импульса на синхровходе триггера 6 и на входе счетчика 8, в результате чего значение 1 переписываетс  во второй разр д счетчика. По вление второго импульса контролируемой последовательности не вызывает переключени  счетчика 8, так ,как совпадение высоких потенциалов второго импульса на втором входе элемента 2 и первого импульса на первом входе элемента 2 приводит к переключению триггера 3 и блокирование триггера 6 Однако )посторонний импульс, задержанный элементом 1, вызывает срабатывание триггера 6 и перепись 1 из второго разр да счетчика 8 в третий. Значение третьего разр да счетчика 8 поступает через элемент ИЛИ 9 на выход устройства, что соответствует наличию искажени  в контролируемой последовательности. Каждое следующее искажение приводит к переключению счетчика 8 на два разр да, В случае пропадани  импульса в последовательности происходит следую Например, пропал второй импульс, тогда первый импульс описанным образом переписывает сигнал -1 в первый разр д счетчика 8, а затем после задержки элементом 1 во второй разр д, так как вследствие пропадани  второго импульса на входах элемента 2 нет совпапени  высоких потенциалов, переключени  триггера 3 не происходит и триггер 6 не заблокирован.. Третий импульс контролируемой последовательности переписывает 1 в третий разр д счетчика. Это происходит из-за отсутстви  на выходе элемента 1 задержанного второго импульса , С выхода третьего разр да счетчика 8 через элемент ИЛИ 9 1 посту пает на выход устройства что соответствует наличию искажени  в контро лируемой последовательности. Каждое последующее искажение и в этом случа приводит к переключению счетчика 8 на два разр да. Предлагаемое устройство позвол ет, как и прототип, вы вить исчезновение любого иои по вление дополнительного импульса в периодической последовательности . При этом при использовании изобретени  некоторое (не более дл1 тельности импульса) временное смещение соседних импульсов последовательности не вызывает ложного срабатывани  устройства, причем вы вл етс  по вление помехи в интервалах времени , не превьшающих длительности импульса до и после его прихода. Кроме того, искажение формы импульсов (полное совпадение двух импульсов последовательности по форме маловеро тно ) не вызывает ложное срабатывание устройства и вьщачу сигнала ошибки. Процесс передачи сигналов в реальных услови х подвержен вли нию целого р да факторов (изменени  температуры, воздействи  электромагнитного пол  и др.). Предлагаемое устройство обеспечивает высокую достоверность контрол  последовательности периодических сигналов с учетом данных факторов. Устройство позвол ет исключить выполнение программы анализа неисправностей при нарушении синхронизирующей импульсной последовательности, так как автоматически выдает информацию о типе неисправности. Сокращение времени поиска неисправностей ведет к сокращению времени отладки специализированной системы.

Р

Claims (1)

1. УСТРОЙСТВО Щ1Я КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ПЕРИОДИЧЕСКИХ СИГНАЛОВ, содержащее первый элемент задержки, кольцевой счетчик и элемент ИЛИ, причем вход первого элемента задержки является входом устройства, выходы разрядов кольцевого счетчика с третьего по η-й соединены соответственно с входами элемента ИЛИ, выход которого является выходом устройства, отличающееся тем, что,.с целью повышения достоверности контроля, в него введены элемент И, элемент ИЛИ-HE, элемент

   И-НЕ, второй элемент задержки, первый и второй триггеры, причем выход первого элемента задержки соединен с первым входом элемента И и с первым входом элемента ИЛИ-HE,' второй вход которого соединен с вторым входом элемента И и с входом первого элемента задержки, выход элемента И соединен с синхровходом первого триггера, нулевой вход которого соединен с выходом элемента И-НЕ, первый вход которого соединен с выходом элемента ИЛИ-HE и с синхровходом второго триггера, информационный вход которого соединен с инверсным выходом первого триггера, прямой выход которого сое- § динен , р вторым входом элемента И-НЕ, нулевой вход второго триггера соединен с выходом второго элемента задержки, вход которого соединен с инверсным выходом второго триггера, прямой выход которого соединен со счетным входом кольцевого счетчика, информационный вход первого триггера соединен с шиной логической единицы устройства.

   t