SU1121668A1

SU1121668A1 - Устройство дл сопр жени датчика с вычислительной машиной

Info

Publication number: SU1121668A1
Application number: SU833599151A
Authority: SU
Inventors: Альбертас Казио Ярмала; Антанас Юстино Микуцкас; Адольфас-Аполинарас Стяпоно Шюша; Римуальдас Пятро Эрингис
Original assignee: Каунасский Политехнический Институт Им.Антанаса Снечкуса
Priority date: 1983-06-14
Filing date: 1983-06-14
Publication date: 1984-10-30

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДАТЧИКА С ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ, содержащее генератор, первьи счетчик , выход которого через дешифратор соединен с входом коммутатора, схему сравнени , отличающеес тем, что, с целью повышени достоверности , в него введены группа источников эталонных сигналов, интегратор , формирователь импульсов и второй счетчик, причем выход генератора соединен с входами схемы сравнени и второго счетчика, управл ющий вход устройства соединен с входами интегратора, первого и второго счетчиков, выходы источников эталонных сигналов группы через последовательно соединенные коммутатор , интегратор, схему сравнени и формирователь импульсов соединены с входом первого счетчика, г выходы дешифратора непосредственно и через второй счетчик соединены с (Л выходами устройства, информащюнный вход которого соединен с входом схемы сравнени .

Description

Изобретение относитс к вычислительной технике и может быть использовано в информационно-измерительных системах дл св зи объектов с ЭВМ.

Известно устройство, содержащее счетчик, дешифратор и схему сравнени . l J .

Недостатком известного устройства вл етс его невысокое быстродействне .

Наиболее близким к предлагаемому вл етс устройство, содержащее генератор, первый счётчик, выход которого через дешифратор соединен с входом коммутатора, схему сравнени 2 .

Однако достоверность работы известного устройства недостаточна .Цель изобретени - повьшение достоверности устройства.

Поставленна цепь достигаетс тем, что в устройство дл сопр жени датчика с вычислительной машиной , содержащее генератор, первый счетчик, выход которого через дешифртор соединен с входом коммутатора, схему сравнени , введены группа источников эталонных сигналов, ингегратор , формирователь импульсов и второй счетчик, причем выход генератора соединен с входами схемы сравнени и второго счетчика, управл ющий вход устройства соединен с входами интегратора, первого и второго .счетчиков, выходы источников эталонных сигналов группы через последовательно соединенные коммутатор, интегратор , схему сравнени и формирователь импульсов соединены с входом первого счетчика, выходы дешифратора непосредственно и через второй счетчик соединены с вбкодами устройства информационньй вход которого соедине с входом блока сравнени .

На чертеже приведена блок-схема устройства.

Устройство содержит генератор 1, интегратор 2, источники 3 эталонных сигналов группы, коммутатор 4, схему 5 сравнени , формирователь 6 импульсов , счетчики 7 и 8, дешифратор

Устройство работает следующим образом .

В начальный момент времени приходит импульс запуска, устанавливающий нулевое напр жение на интеграторе 2 и нулевое состо ние счетчиков 7 и 8 Нулевое состо ние счетчика 7 управл ет дешифратором 9, который через коммутатор 4 подключает к входу интегратора 2 один из источников 3 и устанавливает режим пр мого счета первой декаде счетчика 8.

Когда напр жение на интеграторе 2 превьшает заданное, по приходе импульса от генератора 1 на выходе схемы 5 сравнени мен етс значение логического уровн . Формирователь 6 вырабатывает импульс счетчику 7, со держание которого увеличиваетс на единицу. Дешифратор 9 подключает к интегратору 2 через коммутатор 4 другой из источников 3 и разрешает обратный счет в счетчике 8.

Как только напр жение на выходе интегратора 2 становитс меньше заданного в момент прихода тактового импульса из генератора 1 на схему 5 сравнени , его значение мен етс и формирователь вырабатьгоает второй импульс счетчику 7.

Новое содержание счетчика 7 вл етс условием, по которому дешифратор подключает к интегратору 2 следующий источник 3 и разрешает ПРЯМОЙ счет счетчику 8.

При превьш1ении напр жени на интеграторе 2.заданного, следует импульс на счетчик 7, содержание которого служит признаком окончани преобразовани . Дешифратор 9 останавливает счетчик 8, отключает источники 3 и сигнализирует о конце измерени .

Таким образом, измерение производитс за достаточно малое число измерений, что приводит к повышению достоверности работы устройства.

Claims

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДАТЧИКА С ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ, содержащее генератор, первый счетчик, выход которого через дешифратор соединен с входом коммутатора, схему сравнения, отличающее- с я тем, что, с целью повышения достоверности, в него введены группа источников эталонных сигналов, интегратор, формирователь импульсов и второй счетчик, причем выход генератора соединен с входами схемы сравнения и второго счетчика, управляющий вход устройства соединен с входами интегратора, первого и второго счетчиков, выходы источников эталонных сигналов группы через последовательно соединенные коммутатор, интегратор, схему сравнения и формирователь импульсов соединены с входом первого счетчика, выходы дешифратора непосредственно и через второй счетчик соединены с выходами устройства, информационный вход которого соединен с входом схемы сравнения.

WHZlI