SU1119023A1 - Устройство дл моделировани веро тностного графа - Google Patents

Abstract

УСТРОПСТВО ДЛЯ МОДЕЛИРОВАНИЯ ВЕРОЯТНОСТНОГО ГРАФА, содержащее генератор случайных чисел, коммутатор , первую, вторую и третью группы элементов И, первую и вторую группы счетчиков, первые входы и выходы элементов И первой группы  вл ютс  .соответственно группой информационных входов и группой информационных выходов устройства, первый выход коммутатора  вл етс  управл ющим выходом устройства, выходы элементов И .второй группы соединены с входами счетчиков первой группы о тличающеес  тем, что, с целью сокращени  аппаратурных затрат; в устройство введены m-разр дный регистр сдвига (т - максимальное число ребер моделируемых граф), (т+1)-разр дный регистр сдвига, триггер, три элемента И, элемент задержки и элемент НЕ, причем второй .выход коммутатора соединен с единичными входами первых разр дов, нулевыми вхбдами 2,3,... ,к разр дов п разр дного регистра сдвига, 2,3,..., ..., (т+1) разр дов () -разр дного регистра сдвига и нулевым входом триггера, тактовый выход генератора случайных чисел соединен с первыми входами элементов И, стохастический выход генератора случайных чисел соединен с вторым входом второго элемента И и с информационным входом (т+1)-разр дного регистра сдвига, выходы которого, кроме (т+1)-го, соединены с вторыми входами элементов И первой группы, (т+1)-й выход (т+1)разр дного регистра сдвига соединен о ® через элемент задержки с вторым входом первого элемента И и входом л элемента НЕ, выход которого подключен к третьему входу второго элемента И и второму входу третьего элемента И, выходы которых соединены соответственно со сдвиговыми №-раз р дного и ()-разр дного регистров сдвига, выход первого элемента И соединен с входом коммутатора, третий со выход которого соединен с первыми о входами элементов И второй группы, Кд . вторые входы которых соединены с со выходами tn-разр дного регистра сдвига, а выходы - с первыми входами элементов И третьей группы, выходы которых подключены к входам счетчиков второй группы а вторые входы объединены и соединены с выходом триггера, единичный вход которого  вл етс  управл ющим .входом устройства.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при статическом моделировании сложных систем, представленных в вид веро тностного графа, с целью определени  качественных характеристик, в частности показателей надежности систем. Известно устройство дл  моделировани  веро тностного графа, содержащее блок кодировани  и декодировани  команд, поступающих от ЭВМ, электронный коммутатор с т+3 выходными шинами , тп триггеров пам ти, п управл емых ключевых схем, m вентилей, логическ схему и триггер результата. Функцио нирование устройства происходит по циклам. Каждый цикл содержит тактовые моменты tu -сброс триггеров пам  ти и триггера результата f ,; i .. . ,С -вьщача импульсов на вс Т -испытание схемы отображающей раф на проводимость, t съем информации с триггера результата . Недостатком данного устройства  вл етс  необходимость использовани  ЭВМ. Наиболее близким к предлагаемому устройству  вл етс  устройство дл  статистического моделировани  веро тностного графа, содержащее генератор случайных чисел, тактовый и.стохасти ческий выходы которого соединены соответственно с входом коммутатора и с первыми входами элементов И первой группы, вторые входы которых под ключены соответственно к группе выходов коммутатора, первый выход которого соединен с нулевыми входами триггеров первой группы, единичные входы которых подключены соответственно к выходам элементов И первой группы, а выходы триггеров первой группы подключены соответственно к первым входам элементов И второй группы, вторые входы и выходы которых  вл ютс  соответственно группой входов и группой выходов устройства, выходом которого  вл етс  второй выход коммутатора, элемент ИЛИ, входы которого подключены к выходам элементов И первой группы, а выход соединен с входом с 1етчика, соединен ного выходом с входом дешифратора, управл ющий вход которого подключен к третьему выходу дешифратора,первый выход которого соединен со входом Сброс счетчика и с нулевыми входам триггеров второй группы, единичные входы которых подключены к выходам дешифратора и к счетным входам счетчиков первой группы, выходы триггеров второй группы соединены с первыми входами элементов И третьей группы , вторые входы которых объединены и  вл ютс  входом устройства, а выходы соединены с входами счетчиков второй группы 2. Недостаток устройства заключаетс  в большом количестве оборудовани . Кроме того, наличие дешифратора затрудн ет расширение устройства. Цель изобретени  - сокращение аппаратурных затрат устройства. Поставленна  цель достигаетс  тем, что в устройство дл  моделировани  веро тностного графа, содержащее генератор случайных чисел, коммутатор, первую, вторую и третью группу элементов И, первую и вторую группу счетчиков, первые входы и выходы элементов И первой группы  вл ютс  соответственно группой информационных входов и группой информационных выходом устройства, выходы элементов И второй группы соединены с входами счетчиков первой группы, дополнительно введеным-разр дный регистр сдвига, (|п+1)-разр дный регистр сдвига , триггер, три элемента И, элемент задержки, элемент НЕ-, причем второй выход коммутатора соединен с единичными входами первых разр дов, нулевыми входами 2,3,...,w, разр дов т-разр дного регистра сдвига, 2,3,..., ..., (т+1) разр дов (т+1)-разр дного регистра сдвига и нулевым входом триггера, тактовый выход генератора случайных чисел соединен с первыми входами элементов И, стохастический выход генератора случайных чисел соединен с вторым входом второго элемента И и с информационным входом (т+1)-разр дного регистра сдвига, выходы которого, кроме (т+1)-го, соединены с вторыми входами элементов И первой группы, (т+1)-и выход (т+1) разр дного регистра сдвига соединен через элемент задержки с вторым входом первого элемента И и входом элемента НЕ, выход которого подключен к третьему входу второго элемента И и второму входу Третьего элемента И, выходы которых соединены соответственно с сдвиговыми входами пт-разр дного и (гг+1) разр дного регистров сдвига, выход первого элемента И соединен с входом коммутатора, третий выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходами т-разр дного регистра сдвига, а выходы - с первыми входами элементов И третьей группы, выходы которых подключены к входам счетчиков второй группы, а вторые входы объединены и соединены с выходом триггера, единич ный вход которого  вл етс  управл ющим входом устройства. На фиг.1 изображена структурна  схема устройства; на фиг.2 - вариант набора схемы графа; на фиг.З - граф. Устройство содержит генератор 1 случайных чисел, элементы И 2 - 4, (т+1)-разр дный регистр 5 сдвига, первую группу элементов И 6,6 ,... ..,,6, элемент 7 задержки, элемент НЕ 8,m-разр дный регистр 9 сдвига, коммутатор 10, триггер 11, вторую группу элементов И 12 , 122,...,12, первую группу счетчиков 13,13 ,... ...,13, третью группу элементов И 14-,, ,..., 14, вторую группу . счетчиков 15 ,15 ,...,15fn, элемент И 16 (фиг.2.) . Устройство работает следующим образом. В исходном состо нии (т+1)-й разр д регистра 5 сдвига установлен в единичное состо ние. В результате подготовлен к работе элемент И2.Импульс с тактового выхода генератора случайных чисел проходит через элемент И2 на вход коммутатора 10, и по вл ющийс  на первом выходе коммутатора 10 импульс устанавливает в нулевое cocfо ние триггер 11, устанавливает в единичное состо ние первые разр ды и сбрасывае г остальные разр ды регистров 5 и 9 сдвига. На выходе (т+1)-го разр да регистра,3 сдвига по вл етс  нулевой сигнал, который, пройд  через элемент 7 задержки , запрещает прохождение следую щих импульсов на вход коммутатора 10 и разрешает, пройд  через элемент НЕ 8, прохождение импульсов через элементы ИЗ и И4. Следующий импуль с тактового выхода генератора проходит через элемент И4 на вход регистра 5 сдвига, сдвига  содержимое на один разр д и одновременно занос  в первый разр д информацию о состо нии стохастич1еского выхода генератора 1 b то же врем  импульс с тактового выхода через элемент ИЗ попадает на вход сдвига регистра 9 сдвига только 1 3 тогда, когда на стохастическом выходе генератора присутствует единица. Каждый прошедший импульс сдвигает информацию (единицу в первом разр де) на один разр д и заносит в первый разр д регистра 9 нуль, так как информационный вход регистра 9 соединен с входом сигнала логического О. Последующие импульсы действуют аналогично . После прохождени  тт импульсов на вход регистра 5 сдвига единица попадает в (т+1)-ый разр д и единичный сигнал, задержанный на элементе 7 задержки на врем , достаточное дл  прохождени  заднего фронта импульса, сдвинувшего единицу Вд(т+1)-ый разр д регистра 5, разрешает прохождение последующих импульсов на вход коммутатора 10 и запрещает, пройд  через элемент НЕ 8, прохождение импульсов через элементы ИЗ и И4 на входы регистров 5 и 9 сдвига. Таким образом, в регистре 5 сдвига в первых m разр дах формируетс  информаци  о наличии или отсутствии ребер графа (1-е ребро присутствует, О ребро отсутствует ), а в регистре 9 сдвига единица устанавливаетс  только на выходе первого разр да, если в текущей реализации отсутствуют ребра графа (отказ m ребер графа) на выходе второго разр да, если в текущей реализации присутствует одно ребро (отказ т-1 ребер),..., на выходе m-го разр да , если в текущей реализации присутствует одно ребро (отказ т-1 ребер ) ,..., на выходеm-го разр да, если присутствует m-l ребер (отказ одного ребра). Последующие импульсы с тактового выхода генератора 1 проход т через элемент И2 на вход коммутатора 10, в результате по вл етс  импульс на втором выходе коммутатора 10, котррьй поступает на вход схемы, граф набранной из элементов И6. Если в данной реализации граф оказываетс  св занным, то импульс проходит на выход схемы граф, к которому подключен единичный вход триггера 11, устанавлива  его в единицу. Если же граф оказываетс  несв занным, то импульса на выходе схемы не будет,и триггер 11 останетс  в нулевом состо нии . По вл ющийс  затем на третьем выходе коммутатора 10 импульс опрашивает состо ние разр дов регистра 9 сдвига, и в зависимости

от установленного в единицу разр да по вл етс  импульс на выходе k-го элемента И второй группы элементов И12, поступа  на счетный вход J(-го счетчика первой группы элементов И14 Если триггер 11 установлен в единицу , то импульс поступает на счетный вход k -го счетчика второй группы счетчиков 15. Затем цикл работы устройства повтор етс .

Таким образом, по окончании процесса статистических испытаний ,в счетчиках 13 ,. .., 1 3 .,.. ., 13

подсчитьшаютс  реализации вьшавшие с 1п ,..., i , ..., 1 разомкнутыми ребрами м, а в счетчиках 15 ,..., 15,,.. ...,15 только те из них, при которых граф св зан riycni Оценка веро тности получаетс  из частного .

YcTpojiCTBo дл  статистического моделировани  веро тностного графа легко расшир етс  при увеличении количества звеньев моделируемой системы путем добавлени  разр дов регистров сдвига, элементов И и счетчиков .

cpue.f

Claims (1)

1. . УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ВЕРОЯТНОСТНОГО ГРАФА, содержащее генератор случайных чисел, коммутатор, первую, вторую и третью группы элементов И, первую и вторую группы счетчиков, первые входы и выходы элементов И первой группы являются соответственно группой информационных входов и группой информационных выходов устройства, первый выход коммутатора является управляющим выходом устройства, выходы элементов И второй группы соединены с входами счетчиков первой группы, о тличающееся тем, что, с целью сокращения аппаратурных затрат; в устройство введеныгп-разрядный регистр сдвига (m- максимальное число ребер моделируемых граф), (т+1)-разрядный регистр сдвига, триггер, три элемента И, элемент задержки и элемент НЕ, причем второй выход коммутатора соединен с единичными входами первых разрядов, нуле выми вхбдами 2,3,...разрядов mразрядного регистра сдвига, 2,3,..., ..., (m+1) разрядов (т+1)-разрядного регистра сдвига и нулевым входом триггера, тактовый выход генератора случайных чисел соединен с первыми входами элементов И, стохастический выход генератора случайных чисел сое динен с вторым входом второго элемента И и с информационным входом (го+1)-разрядного регистра сдвига, выходы которого, кроме (т+1)-го, соединены с вторыми входами элементов И первой группы, (т+1)-й выход (т+1)~ разрядного регистра сдвига соединен через элемент задержки с вторым входом первого элемента И и входом элемента НЕ, выход которого подключен к третьему входу второго элемента И и второму входу третьего элемента И, выходы которых соединены соответственно со сдвиговыми входами го-раз1рядного и (го+1)-разрядного регистров сдвига, выход первого элемента И соединен с входом коммутатора, третий выход которого соединен с первыми входами элементов И второй группы, .вторые входы которых соединены с выходами m-разрядного регистра сдвига, а выходы - с первыми входами элементов И третьей группы, выходы которых подключены к входам счетчиков второй группы, а вторые входы объединены и соединены с выходом триггера, единичный вход которого является управляющйм-входом устройства.