SU1181130A1 - Controlled logical device - Google Patents
Controlled logical device Download PDFInfo
- Publication number
- SU1181130A1 SU1181130A1 SU843716808A SU3716808A SU1181130A1 SU 1181130 A1 SU1181130 A1 SU 1181130A1 SU 843716808 A SU843716808 A SU 843716808A SU 3716808 A SU3716808 A SU 3716808A SU 1181130 A1 SU1181130 A1 SU 1181130A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- input
- key
- common
- Prior art date
Links
- 241000282326 Felis catus Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
КОНТРОЛИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО, содержащее цифровой элемент , входы которого вл ютс входами .контролируемого логического устройства , каждый из которых соединен с входом соответствукнцего дискриминатора , общий вход питани которого соединен с общей шиной устройства, шина положительного питани которого соединена с входом полсжительного питани цифрового элемента, отличающеес тем, что, с целью повьшени достоверности контрол , в него введены элемент ИЛИ, ключ и элемент индикации, который включен между выходом ключа, который вл етс выходом контролируемого логического устройства, и общей шиной, котора ш (Л соединена с общим входом ключа, первый и второй входы которого соединены соответственно с выходом цифрового элемента и выходом элемента ШШ, информационные входы которого соединены с выходами дискриминаторов, входы питани элемента ИЛИ соединены соответственно с шинами положительного и отрицательного питани , которые соединены с соответствующими входами дискриминаторов, а шина отрица00 тельногр питани соединена также с общим входом цифрового элемента.CONTROLLED logic device comprising a digital item, whose inputs are inputs .kontroliruemogo logic device, each of which is connected to the input of the discriminator sootvetstvukntsego, total input power is connected to the common bus device positive power bus which is connected to the input power polszhitelnogo digital element, characterized by the fact that, in order to increase the reliability of the control, the OR element, the key and the display element are inserted into it, which is included between the key output, the cat is the output of the monitored logic device, and the common bus, which is w (L is connected to the common input of the key, the first and second inputs of which are connected respectively to the output of the digital element and the output of the SHSh element, information inputs of which are connected to the outputs of the discriminator, the power inputs of the element OR connected to the positive and negative power buses, respectively, which are connected to the corresponding inputs of the discriminators, and the negative power bus is also connected to the common digital input element.
Description
11 Изобретение относ тс к автоматик вычислительНой технике и электронике и может быть использовано при создании интегральных схем, цифровых блоков и систем с высоким коэффициентом готовности. . Цель изобретени - повышение дост верности контрол за счет обнаружени отказов типа обрывов входов и коротfoix замьжаний с шиной питани , I На фиг, 1 изображена структурна схема устройства} на фиг, 2 - тригге с положительным порогом срабатывани «пор на фиг 3-гоже, с отрицатель- г. ным порогом срабатывани на фиг, 4 и 5 - функциональные обозначе ни триггеров Шмитта с положительным (+) и отрицательным (-) порогами сра батывани соответственно; на фиг, 6 функциональна схема дискриминатора сигнала ; на фиг, 7 - схема ключа. Контролируемое логическое устройство содержит цифровой элемент 1, входы которого вл ютс входами 2 контролируемого логического устройства , каждый из которых соединен с входом соответствующего дискриминато ра 3, общий вход питани которого со единен с общей шиной 4 устройства, шина 5 положительного питани которо го соединена с входом положительного питани цифрового элемента, элемент ИЛИ 6, ключ 7 и элемент 8 индикации, который включен между выходом ключа 7, который вл етс выходом 9 контролируемого логического устройства , и общей шиной 4, котора соеди нена с общим входом ключа 7, первый и второй входы которого соединены соответственно с выходом цифрового элемента 1 и выходом элемента ИЛИ 6, информационные входы которого соединены с выходами дискриминаторов 3, входы питани элемента ШШ 6 соединены соответственно с шинами положительного 5 и отрицательного 10 питани , которые соединены с соответствующими входами дискриминаторов 3, а шина 10 отрицательного питани соединена также с общим входом цифрового элемента 1, В качестве цифрового элемента 1, который реализует некоторую двоичную функцию, может быть вз та люба известна микросхема, БИС или цифровой блок. Обычно в микросхемах уровень Лог,О соответствует напр жению. 302 близкому к нулю (). а уровень Лог,1 - напр жению, близкому к напр жению питани Е микросхем (), Дл работы устройства используютс разнопол рные пороговые уровни двоичных сигналов. Это можно обеспечить питанием обычных микросхем, двухпол рным напр жением Е1 и Е2 относительно общей шины таким образом, чтобы (Elf + JE2 |Е|. Желательно, чтобы пороговые уровни напр жений, соответствующих Лог,1 (и) и Лог,О (Од) схемы с трем состо ни ми, отлича сь по знаку, были примерно одинаковы , т,е, и, I , Таким образом, схема с трем состо ни ми питаетс разнопол рным напр жением +Е1 и -Е2, Она обеспечивает обработку кроме логических сигналов 1 и О еще и сигнагюв обозначаемых л/ (тильда). Причем Лог,1 соответствует напр жение U.((U4nop. и и Е,), сигналу Лог,О - напр жение (-Е2 о Up pop), сигналу - напр жение U (-UQ вор- U л пор ) гДе и, п,р (VO-KOP ) пороговые уровни напр жений Лог,1 (0), Функционирование схемы с трем состо ни ми с одним выходом и п входами сводитс к тому, что она реализует . некоторую функцию f f (xj, ,,,, Xj, ,,,, х„), причем f 0(1), если V хДх-t (0,1)3 J если же х(х-), то f , Функционирование устройства с m выходами может быть описано посредСТ9ОМ описани m схем с трем состо ни ми с одним выходом. Цифрова схема с трем состо ни ми работает следующим образом. Если на все входы 2 устройства поступают сигналы, уровень напр жений крторых соответствует Лог,О (U) либо Лог,1 №4), то в таком ретсиме дискриминаторы сигнала - не срабатывают и на выходе элемента ИЛИ 6 имеетс сигнал, который обеспечивает прохождение через ключ 7 сигнала с выхода цифрового элемента 1 на выход 9 устройства . Этот сигнал, в соответствии с функцией f, может иметь уровень напр жени U либо U, И в том, и в другом случае элемент 8 индикации (например, лампа накаливани ) показывает правильное функционирование схемы с трем состо ни ми (лампа светитс ) , Если хот бы на одном из входов 2 устройства по вл етс сигнал л (это возможно при обрьюе некоторого входа 1 либо при коротком замыкании любого входа 2 с общей шиной 4 питани ), то срабатывает соответствующий дискриминатор 3 сигнала и с него напр жение через элемент ИЛИ 6 посту пает на ключ 7 Последний закрьшаетс , отдел ет выход элемента 1 от вых да 9 устройства. Элемент 8 индикации не светит, что свидетельствует о наличии отказов в устройстве о Таким образом, если на входах 2 устройства имеютс сигналы заданных логических уровней, то сигна логического уровн имеетс и на выходе устройства, если же хот бы на одном входе схемы есть сигнал А- , то такой же сигнал устанавливаетс и на выходе устройства. Дл функционировани устройства необходимо, чтобы, в случае, если некоторый ее вход оборван, на этом же входе был сигнал . Дискриминатор 3 сигнала содержи известные триггеры Шмитта, дополненные делителем на резисторах 11 и 12 и стабилитроном 13 на входе. Если вход триггеров (фиг. 2 и 3) оборван, то напр жение на их входах близко к нулю (логический сигнал ) Это объ сн етс тем, что стабилитроны 13 закрыты. Кроме того, транзисто 14 закрыт, транзистор 15 открыт, а напр жение на выходе триггера соответствует Лог.О (фиг, 2), Дл триггера, представленного на фиг. 3 при оборванном входе, транзистор 14 открыт, а транзистор 15 закрыт, напр жение на выходе соответствует Лог.1. Такое же состо ние транзисторов триггера имеетс при любом по величи не отрицательном (положительном) напр51жении дл триггера, представленного на фиг. 2 (фиг. 3), так как стабилитроны 13 закрыты. Напр жение стабилизации стабилитронов выбираетс , исход из услови Uc,5 1Е2(и,|Е1)). Если напр жение на входе триггера (фиг. 2) превышает уровень U-lBob стабилитрон 13 открьгоаетс и на выходе триггера устанавливаетс сигнал Лог.1, Если напр жение на входе триггера (фиг. 3) ниже уровн - Upfjop , то стабилитрон 13 открываетс и на выходе триггера устанавливаетс сигнал Лог.О, Установка входного напр жени , при котором открьшаетс стабилитрон 13, достигаетс как подбором его напр жени стабилизации, так и выбором параметров резистороз 11 и 12. Таким образом, на входах предлагаемых триггеров Шмитта могут быть сигналы 1, О, v , а на выходах только О и 1. Схема дискриминатора (фиг, 6) состоит из двух триггеров Шмитта и логического элемента 16 неравнозначности . Функционирование дискриминатора сигнала /v представлено следующей таблицей. Ключ содержит оптрон 17 и вьтр мительный мост из диодов. Если на вход ключа не поступает игнал Лог.1, то светодиод не ветитс , фототранзистор заперт, выход ключа отключен. Если на вход ключа поступает сигал Лог.1, то светодиод светитс , ледовательно, фототранзистор открыт ключ включен.11 The invention relates to computer automation and electronics and can be used to create integrated circuits, digital blocks and systems with a high availability factor. . The purpose of the invention is to increase the availability of monitoring by detecting failures such as interruptions of inputs and short-circuit faults with a power bus, I FIG. 1 shows a block diagram of the device} in FIG. 2 - a trigger with a positive threshold “pores in FIG. 3, The negative trigger threshold in FIGS. 4 and 5 are the functional designations for Schmitt triggers with positive (+) and negative (-) thresholds for triggering, respectively; FIG. 6 is a functional diagram of a signal discriminator; FIG. 7 is a key diagram. The controlled logical device contains a digital element 1, the inputs of which are the inputs 2 of the controlled logical device, each of which is connected to the input of the corresponding discriminator 3, the common power input of which is connected to the common bus 4 of the device, the bus 5 of the positive power which is connected to the input positive power of the digital element, the element OR 6, the key 7 and the element 8 of the display, which is connected between the output of the key 7, which is the output 9 of the logic device being monitored, and the common bus 4, which is connected to the common input of the key 7, the first and second inputs of which are connected respectively to the output of the digital element 1 and the output of the OR element 6, whose information inputs are connected to the outputs of the discriminator 3, the power inputs of the SHSh 6 element are connected respectively to the positive 5 buses and negative 10 power supply, which are connected to the corresponding inputs of the discriminators 3, and the negative power bus 10 is also connected to the common input of the digital element 1, as a digital element 1, which implements some th binary function that can be taken that any known chip LSI or a digital unit. Typically, in chips, the level of the Log, O corresponds to the voltage. 302 close to zero (). and the level is Log, 1 is the voltage close to the supply voltage E of the microcircuits (). For operation of the device, different polarity levels of binary signals are used. This can be provided with power supply to conventional microcircuits, with a two-pole voltage E1 and E2 relative to the common bus so that (Elf + JE2 | E |. It is desirable that the threshold voltage levels corresponding to Log, 1 (and) and Log, O (Od a) the circuits with three states, differing in sign, were approximately the same, t, e, and, i. Thus, the circuit with three states feeds on the opposite voltage + E1 and -E2. It provides processing except for logical Signals 1 and O are also signified by denoted l / (tilde). Moreover, Log, 1 corresponds to voltage U. ((U4nop. and E,), signal lu Log, O - voltage (-E2 o Up pop), signal - voltage U (-UQ v-U l then) where and, n, p (VO-KOP) threshold levels voltage Log, 1 (0) The operation of a circuit with three states with one output and n inputs is reduced to the fact that it implements a certain function ff (xj, ,,,, Xj, ,,,, xn), and f 0 (1) if V хДх-t (0,1) 3 J; if x (x-), then f, the operation of the device with m outputs can be described by describing m circuits with three states with one output. The digital circuit with three states works as follows. If signals come to all inputs 2 of the device, the level of the stresses is equal to Log, O (U) or Log, 1 No. 4), then in this mode the signal discriminators do not work and the output of the OR 6 element has a signal that ensures the passage through the key 7 of the signal from the output of the digital element 1 to the output 9 of the device. This signal, in accordance with the function f, can have a voltage level U or U, And in fact, and in another case, the display element 8 (for example, a glow lamp) shows the correct functioning of the circuit with three states (the lamp is lit), If If at least one of the device inputs 2 a signal L appears (this is possible when some input 1 is jammed or if any input 2 is short-circuited with a common power supply bus 4), then the corresponding discriminator 3 signals and the voltage through the element 6 post on key 7 last zakrsha It separates the output of element 1 from the output 9 of the device. The display element 8 does not light up, which indicates the presence of failures in the device. Thus, if the device inputs 2 have signals of specified logic levels, then the logic level signal is also available at the device output, but if at least one circuit input has the signal A- then the same signal is set at the output of the device. For the device to function, it is necessary that, in the event that some of its inputs are interrupted, there is a signal at the same input. The discriminator 3 signals contain the famous Schmitt triggers, supplemented by a divider on resistors 11 and 12 and a zener diode 13 on the input. If the input of the flip-flops (Fig. 2 and 3) is interrupted, the voltage at their inputs is close to zero (logic signal). This is due to the fact that the zener diodes 13 are closed. In addition, the transistor 14 is closed, the transistor 15 is open, and the voltage at the output of the flip-flop corresponds to Log.O (FIG. 2). For the flip-flop shown in FIG. 3 when the input is broken, the transistor 14 is open, and the transistor 15 is closed, the output voltage corresponds to Log.1. The same state of the transistors of the trigger exists at any non-negative (positive) voltage for the trigger shown in FIG. 2 (FIG. 3), since the zener diodes 13 are closed. The stabilization voltage of the zener diodes is chosen based on the condition Uc, 5 1E2 (and, | Е1)). If the voltage at the trigger input (Fig. 2) exceeds the level of the U-lBob Zener diode 13 is open and the signal of Log 1 is set at the trigger output. If the voltage at the trigger input (Fig. 3) is below the Upfjop level, then the Zener diode 13 opens and at the trigger output, a Log.O signal is set. Setting the input voltage, at which Zener diode 13 opens, is achieved both by selecting its stabilization voltage and by selecting the parameters of resistor 11 and 12. Thus, the inputs of the proposed Schmitt triggers can be signals 1, Oh, v, and the outputs of t Only O and 1. The discriminator circuit (FIG. 6) consists of two Schmitt triggers and a logic element 16 of unequalities. The operation of the signal discriminator / v is presented in the following table. The key contains an optocoupler 17 and a power bridge of diodes. If the key Log input is not inputted as Log.1, the LED does not turn on, the phototransistor is locked, the key output is disabled. If the key Log goes to the input of the key. 1, then the LED illuminates, therefore, the phototransistor is open, the key is on.
10 ч 5 5i10 h 5 5i
-tfiei-tfiei
ВыходOutput
I I
гЯСNSY
Входentrance
Фuг.tfFug.tf
ЧH
ВлодVlod
ВыходOutput
0-f20-f2
Фиг-ЗFig-3
Фиг. 5FIG. five
ВыходOutput
16 Ь16 b
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843716808A SU1181130A1 (en) | 1984-02-03 | 1984-02-03 | Controlled logical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843716808A SU1181130A1 (en) | 1984-02-03 | 1984-02-03 | Controlled logical device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1181130A1 true SU1181130A1 (en) | 1985-09-23 |
Family
ID=21109739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843716808A SU1181130A1 (en) | 1984-02-03 | 1984-02-03 | Controlled logical device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1181130A1 (en) |
-
1984
- 1984-02-03 SU SU843716808A patent/SU1181130A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 892729 кл. Н 03 К 19/086, 1981. Авторское свидетельство СССР № 410556, кл. Н 03 К 19/02, 1974. Авторское свидетельство СССР №822372, кл. Н 03 К 19/20, 1981. Авторское свидетельство СССР 900454, кл. Н 03 К 19/08, 1982. Букреев И.Н., Мансуров Б.М., Гог р чев В.И, Микроэлектронные схемы цифровых устройств. - М,: Советское радио, 1975, с. 10-51. Справочник по интегральным микросхемам. - М.: Энерги , 1980, с. 513, рис. 4-2. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4255748A (en) | Bus fault detector | |
| US4543494A (en) | MOS type output driver circuit having a protective circuit | |
| EP0525522A2 (en) | Drive circuit fault detection device | |
| EP0063407A1 (en) | Logic circuit interconnect fault detection system | |
| DE3775639D1 (en) | SEMICONDUCTOR ARRANGEMENT WITH A MELTFUSE CIRCUIT AND A DETECTION CIRCUIT TO DETECT MELTFUSE STATES IN THE MELTFUSE CIRCUIT. | |
| KR100213845B1 (en) | Integrated power supply monitor circuit | |
| US3751684A (en) | Fault mode detection system | |
| US5629571A (en) | Thyristor load detector | |
| EP3916406B1 (en) | Integrity monitoring for input/output (io) circuits of a sytsem on a chip (soc) | |
| SU1181130A1 (en) | Controlled logical device | |
| US5266840A (en) | Circuit for detecting the failure of a load which is connected in series with an electronic switch | |
| US4731528A (en) | Failsafe logic circuit wherein the phototransistor of a preceding optocoupler is connected in series with the photodiode of a succeeding optocoupler | |
| US4322771A (en) | Triac-protected output circuit | |
| GB1599768A (en) | Design of fail safe electronic circuitry | |
| SU1193799A1 (en) | Not circuit | |
| CN223391408U (en) | Network port communication detection module and interface chip | |
| KR910006505B1 (en) | Circuit detecting disorder in power supply | |
| SU1198487A1 (en) | Device for checking and protecting multichannel power unit | |
| US3594585A (en) | Pulse recognition circuit | |
| SU1562898A1 (en) | Multichannel device for information input/output | |
| SU1581638A1 (en) | Apparatus for indicating automatic locomotive signalling | |
| SU1108418A2 (en) | Device for protecting voltage stabilizer | |
| RU2028624C1 (en) | Power supply monitoring device | |
| SU1355966A1 (en) | D.c.voltage stabilizer protected against overload | |
| SU900260A2 (en) | Device for checking digital circuits |