SU1161947A1 - Устройство дл ввода информации - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее дешифратор, дервый, второй и третий регистры, первый блок пам ти, первый триггер первый элемент И, первый и второй счетчики, первый и второй элементы задержки, вьтход последнего соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, вход которого соединен с выходом первого блока пам ти, первый.вход которого соединен с входом первого элемента задержки, вьгход которого соединен с входом второго элемента задержки , выход первого триггера соединен с входом второго регистра и . вл етс  управл ющим выходом устройства, выходы группы второго регистра  вл ютс  информационными выходами . устройства, входы второго регистра  вл ютс  информационными входами группы устройства, отличающеес  тем, что, с целью повышени  быстродействи  устройства путем организации побитовой комg Fff-r- - -/i .-q I ,;... ..л .:-;-::. г; - j t-. . «rataasSKj-:поновки машинных слов заданной структуры, в него введены мульти- плексоры , четвертый и п тый регистры , второй блодс пам ти, блок управлени , выход которого соединен .с первым входом второго счетчика и входом первого элемента задержки, выход KQToporo соединен с третьим входом второго элемента задержки, вход блока управлени  соединен с вторыми входами первого и второго счетчиков и  вл етс  третьим управл ющим входом устройства, выходы второго счетчика соединены соответственно . с первыми управл ющими входами мультиплексоров и третьим входом первого блока пам ти, входы W группы которого соединены с выходами первого счетчика, первый вход которого  вл етс  вторым управл ю- щим входом устройства, второй вход первого блока пам ти  вл етс  пер- |вым управл ющим входом устройства, выходы первой и второй,групп первого блока пам ти соединены соответственО ) но с входами четвертого и п того регистров, выходы последнего соедиQD нены с входами второй группы втоi4;i рого блока пам ти, выходы которого соединены с входами первой группы третьего регистра, выходы которого соединены с входами первой группы второго блока пам ти и входами группы второго регистра, вход которого соединен с входом TpeTbei o регистра, входы второй группы которого соединены с выходами соответствукмцих мультиплексоров, вторые входы которых соединены соответственно с выходами дешифратора, входы которого соединены с выходами четвертого

Description

регистра, выходы первого регистра соединены соответственно с .входами группы мультиплексоров.

2. Устройство по п. i, отличающеес  тем, что блок управлени  содержит третий элемент задержки, генератор, второй триггер, второй элемент И, третий счетчик,дешифратор , выход которого соединен с вторым входом второго триггера, первый вход которого соединен с выходом третьего элемента задержки, вход которого соединен с вторым входом третьего счетчика и  вл етс  входом блока, выход генератора и выход второго триггера соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с первым входам третьего счетчика и  вл етс  выходом блока, выходы третьего счетчика соединены с входами дешифратора.

Изобретение относитс  к вычислительной технике и -может быть использовано в различных автоматизированных системах обработки экспериментальных данных дл  подготовки и ввода информации в ЭВМ. Известно устройство дл  ввода информации, содержащее вентиль управ лени , последовательно соединенный со счетчиком числа разр дов, блоком сравнени  разр дов, последовательно подключенным к дешифратору и вентилю разрешени  записи, и регистром числа разр дов, а также вентиль сброса, последовательно соединенный со счетчиком числа слов, блоком сравнени  слов и регистром числа слов и J Недостатком этого устройства  вл етс  ограниченна  область примененИ  вследствие возможности формировани  мащинного слова только из фиксированного количества входных информационных слов, содержащих стр го определенное количество разр дов Наиболее близким к предлагаемому по технической сущности  вл етс  ус ройство дл  ввода информации, содер жащее первьш, второй и третий регистры , последовательно соединенные элемент задержки, первый элемент И и первьй триггер, элемент ИЛИ, первьш и второй блоки сравнени , второй , третий и четвертый элементы И, первый и второй счетчики, генератор импульсов, выход которого соединен с входом второго элемента И, дешифратор , вход которого соединен с пер вым выходом первого регистра и первым входом первого блока сравнени . ВЫХОД которого соединен с вторым входом первого триггера и первым входом первого счетчика, второй вход которого соединен с выходом второго элемента И и первым входом второго регистра, второй вЬгход первого регистра соединен с первым ВХОДОМ второго блока сравнени , второй вход которого соединен с выходом второго счетчика, первый вход которого соединен с выходом второго блока сравнени , второй вход первого блока сравнени  соединен с выходом первого счетчика, блок оперативной пам ти, п тый, шестой и седьмой элементы И, второй триггер, первьй вход третьего регистра соединен с выходом шестого элемента И и вторым входом второго счетчика, первьй выход третьего регистра соединен с его вторым входом, третий вход роединен с выходом п того элемента И, первый вход которого соединен с первыми входами второго сч.етчика и второго триггера, выход которого соединен с первым входом шестого элемента И, второй вход которого соединен с выходом генератора импульсов, первьй вход блока оперативной пам ти соединен с входом элемента задержки, вторым входом второго регистра и  вл етс  первым управл ющим входом устройства, второй вход блока оперативной пам ти  вл етс  вторым Управл ющим входом устройства, а выход блока оперативной пам ти соединен с входом второго регистра, третий выход которого соединен с вторым

входом п того элемента И, четвертый выход соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены с входами второго триггера и выходами элемента ИЛИ, первьй вход которого соединен с вьрсодом блока сравнени  разр дов, а второй вход элемента ИЛИ соединен с выходом седьмого элемента И, первый вход которого соединен с выходом элемента задержки, а второй вход седьмого элемента И соединен с . вьгходом дешифратора и вторым вхо-, дом первого элемента И, второй вход второго регистра  вл етс  информационным входом устройства, первьй выход соединен с третьим входом третьего элемента И, второй выход соединен с третьим входом четвертого элемента И, а выходы третьего и четвертого элементов И соединены с четвертым и п тым входами третьего регистра соответственно, выход первого триггера соединен с вторым входом второго элемента И, вьсход третьего регистра  вл етс  выходом устройства 2 ,

Недостатком данного устройства  вл етс  отсутствие возможности формировани  машинных слов, содержащих измерительные.параметры, составные части которых расположены в одном канале информационного кадра.

Кроме того, данное устройство позвол ет формировать машинные слова содержащие измерительные параметры только в том случае, если их составные части поступают последовательно , т.е. отсутствует чередование поступлени  составных частей во входном , потоке данных принадлежащих разным параметрам. Если такое чередование существует, то необходимо после компоновки соответствующих парамет-. ров записывать новую программу редактировани  в блок оперативной пам ти и осуществл ть повторный прогон входного массива данных с целью компоновки других измерительных парамет ров, что приводит к резкому снижению быстродействи  устройства. При этом отсутствует возможность компоновки измерительных параметров, составные части.которых не имеет компактной упаковки в каналах кадра, поскоку формирование параметров в данном устройстве осуществл етс  только .путем сдвига, что ограничивает функциональные возможности устройства.

Цель изобретени  - повышение быст-. родействи  устройства путем организации побитовой компоновки машинных слов заданной структуры-.

Поставленна  цель достигаетс  тем, что в устройство дл  ввода информации , содержащее дешифратор, первый, второй и третий регистры, первый блок пам ти, первый триггер, первый элемент И, первый и второй счетчик, первьй и второй элементы задержки, выход последнего соединен с первым входом первого элемента И, второй вход которого соединен с выходом х первого триггера, вход которого соединен с выходом первого блока пам ти-, первьй вход которого соединен с вхо- . дом первого элемента задержки, выход которого соединен с входом второго элемента задержки, выход первого триггера соединен с входом второго регистра и  вл етс  управл ющим выходом устройства, выходы группы второго регистра  вл ютс  информа ционными выходами устройства, входы второго регистра  вл ютс  информационными входами группы устройства, дополнительно введены мультиплексоры , четвертый и п тьй регистры,, второй блок пам ти, блок управлени , выход которого соединен с первым входом второго счетчика и входом первого элемента задержки, выход которого соединен с третьим входом второго блока пам ти, второй вход которого соединен с входом второго элемента задержки, вход блока управлени  соединен с вторыми входами первого и второго счетчиков и  вл етс  третьим управл ющим входом устройства,,/ выходы второго счетчика соединены соответственно с первыми управл ющими входами мультиплексоров и третьим входом первого блока пам ти, входы группы которого соединены с выходами первого счетчика, первьй вход которого  вл етс  вторым управл ющим входом устройства, второй вход первого зла пам ти  вл етс  первым управ ющим входом устройства, выходы ервой и второй групп первого блоа пам ти соединены соответственнЪ входами .четвертого и п того регистров , выходы последнего соединены с входами второй группы второо узла пам ти, выходы которого сое I

|Динены с входами первой группы третьего регистра, выходы которого соединены с входами первой группы второго блока пам ти и входами группы второго регистра, вход которого соединен с входом третьего регистра, входы второй группы которого соединены с выходами соответствующих мультиплексоров, вторые входы которых соединены соответственно с выходами дешифратора, входы которого соединены с выходами четвёртого-регистра, выходы первого регистра соединены соответственно с входами группы мультиплексоров .

Блок управлени  содержит третий элемент задержки, генератор, второй триггер, «торой элемент И, третий счетчик, дешифратор, выход которого соединен с вторым входом второго триггера, первый вход которого соединен с выходом третьего элемента задержки, вход которого соединен с вторым входом третьего счетчика и  вл етс  входом блока, выход генератора и выход второго триггера соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с первым входом третьего счетчика и. вл етс  выходом блока, выходы третьего счетчика соединены с входами дешифратор

На фиг. 1 приведена структурна  схема предлагаемого устройства дл  ввода информации-, на фиг. 2 - структурна  схема блока управлени .

Устройство (фиг. 1) содержит первый регистр 1, мультиплексоры 2,второй регистр 3, третий регистр 4,первый счетчик 5, второй счетчик 6, первый блок 7 пам ти, четвертый

1

П1

2 13

П1

476

регистр 8, п тый регистр 9, дешифратор 10, второй блок 11 пам ти, триггер 12, элемент И 13, первый элемент 14 задержки, второй элёмент 15 задержки, блок 16 управлени , информационный вход 17, первьй управл ющий вход 18, второй управл ющий вход 19, третий управл ющий вход 20, информационный выход 21,

управл ющий выход 22.

Блок 16 управлени  содержит элемент 23 задержки, триггер 24, генератор 25, элемент И 26, счетчик 27, дешифратор 28, вход 29, выход 30.

Устройство работает следующим образом.

На вход, 17 устройства поступает цифрова  информаци  в виде периодической последовательности информационных каналов, образующих определенньй кадр, а также служебна  информаци  Начало кадра (вход 19) и сигналы сопровождени  информационных каналов (вход 20). Разр дность слова информационного канала равна m , поэтому в каждом канале может быть размещено от 1 до tn измер емых параметров или их частей При этом расположение частей параметров как в каналах, так и в кадре может быть произвольным. В качестве примера рассмотрим работу устройства при подготовке дл  ввода в ЭВМ ., двух параметров П1 и П2, расположенных в 1, 2 и 13-м каналах информационного кадра.

В табл.1 приведено расположение частей параметров П1 и П2 в соответствующих разр дах информационных каналов; в числителе указан номер параметра, в знаменателе - номер ег разр да в выходном слове устройства

Таблица 1

П2

П1

П2

П1

П2

В блок 7 пам ти заноситс  программа подготовки данных в виде соответствующих каждому разр ду инАдрес буфера (номер параметра) Структура адреса блока

Номер канала

При этом номер канала составл етjpa программы подготовки данных,запистаршие разр ды адреса блока 7, асанна  в первьй блок 7 дл  параметномер разр да канала - его младшую зоР и П2, соответствующих

Чаёть. В табл. 2 приведена структу-табл. 1.

1 2 3

4

m

1

2

3

m-1

m

формационного канала управл ющих слов следующей структу ры:

Номер разр да Канала

Т а б л и ц а 2

п

П2 П1

2 1 разр да Признак конца формировани  параметра параметра 1 бит) 7 пам ти имев следующий вид;

Адрес ОЗУ

Адрес

Номер канала Номер разр да буфера канала

Т В исходном состо нии второй блок 11 пам ти очищен, а в первом блоке 7 пам ти находитс  программа подготовки данных, котора  может быть записана из ЭВМ (вход 18) или с пульта управлени , На вход 17 устройства поступает поток экспериментальных данных произвольной структуры (в зависимости от типа Hctb4HHKa информации), а также синхроимпульсы сопровождени  (вход 20) и признак Начало кадра (вход 19), который осуществл ет обнуление счет чика 5. Синхроимпульс сопровождени  1-го канала прибавл ет единицу в счетчик 5, обнул ет счетчик 6 и запускает блок 16 управлени , который вырабатывает пачку, состо щую из m импульсов, следующих с определенной частотой. Первый импульс пачки прибавл ет единицу в счетчик 6 и осуществл ет обращение к блоку 7 по адресу, сформированному в счетчиках 5 и 6.Содержимое первой  чейки .блока 7 считываетс  в регистры 8, 9 и триггер 12. По содержимому регистра 9, которое  вл етс  номером параметра П1, осуществл етс  обращение к блоку 11 первым импульсом пачки, задержанным на определенную величину на первом элементе 14 задержки . Содержимое  чейки блока 11 по адресу П1 (в данном случае нулевое ) считываетс  в регистр 3. Код первого разр да первого канала, хран щийс  в счетчике 6, разре-

Содержание  чеек ОЗУ

Признак

Номер разр да параметра шаёт выборку первых разр дов на всех мультиплексорах 2,. а содержимое регистра -В через дешифратор 10 осуществл ет выборку соответствующего мультиплексора, в данном случае п-го (по табл. 1). Таким образом, первый разр д входного регистра попадает в п-й разр д регистра 3 и запоминаетс  там. Первый импульс пачки, пройд  второй элемент 15 задержки, осуществл ет обращение к блоку 11 по тому же адресу П1 дл  запоминани  содержимого регистра 3. Второй импульс пачки осуществл ет модификацию адреса блоку 7 путем прибавлени  единицы в счетчик 6 и осуществл ет считывание содержимого второй  чейки блока 7 и соответствующей  чейки блока 11. Поскольку, согласно табл. 1, второй разр д первого канала не выбираетс , содержимое регистра 8 должно быть равно нулю и, следовательно ни один из мультиплексоров не выбираетс . Третий импульс пачки прибавл ет единицу в счетчик 6, и далее работа устройства проходит указанным образом. При этом согласно табл. 1 регистр 9 содержит код адреса П 2, счетчик 6 - код 3, а регистр 8 код 2 и, следовательно, содержимое третьего разр да регистра 1 через соответствующий мультиплексор поступает на вход второго раз- i р да регистра 3 и запоминаетс . После этого содержимое регистра 3 отправл етс  в пам ть по адресу 112. Четвертый импульс пачки снова осуществл ет модификацию адреса первого канала. При этом согласно табл. 1 в регистре 8 оказываетс  код 1, в счетчике 6 - код 4, а в регистре 9 - код Ш, и содержимое блока 11 по адресу Ш поступает в регистр 3, после чего содержимое 4-го разр да регистра 1 поступает дл  запоминани  в первый разр д регистра 3, содержимбе которого затем снова запоминаетс  в УП 11 по адресу П1. Аналогично устройство работает по остальным разр дам канала . С наступлением второго канала его информаци  запоминаетс  в регис ре 1, а сопровождающий канал синхро импульс прибавл ет единицу в счетчик 5, обнул ет счетчик 6 и вновь запускает блок 16 управлени . Работа устройства с вторым каналом аналогична указанной. С поступлением тринадцатого канала и перезаписи его первого разр да в третий разр д регистра 3 заканчиваетс  формирование параметра П1, в 1-м, 3-м, 4-м и h-м разр дах которого размещены соответственно 4-й разр д первого канала, 1-й разр д13-го канала, разр д второго канала и первый разр д первого канала. Окончание формировани  параметра определ етс  специальным признаком, считываемым из блока 7. Содержимое этого разр да запоминаетс  на триггере 12. Есл содержимое триггера 12 равно единице , то формирование параметра закон чено и соответствующий импульс пачки с выхода второго элемента 15 задержки через элемент И 13 переписывает содержимое регистра 3 в регистр 4 и поступает на управл ющий выход 22 устройства в качестве импу са сопровождени  информации парам&т ра П1, поступившего на информацион ный выход 21 устройства. Этот импул осуществл ет также обнуление регистра 3, и нулевое значение кода записываетс  в блок 11 по адресу П1. Таким образом, подготавливаетс  соответствзпоща   чейка дл  формировани  данного параметра в следующем информационном кадре. Аналогично работает устройство при формировании остальных парам1етров. Устройство позвол ет осуществить любую произвольную перекомпоновку информационного кадра в соответствии с заданной программой. Блок 16 управлени  работает следующим образом. Поступающий на вход 29 синхроимпульс (си) сопровождени  канала устанавливает счетчик 27 в нулевое состо ние, а задержанный на элементе 23 задержки синхроимпульс устанавливает триггер 24 в единичное состо ние и частота генератора 25 начинает поступать на счетный вход счетчика 27 и на выход 30 схемы управлени . Когда содержимое счетчика 27 станет равным m j сигнал с выхода дешифратора 28 сбрасывает в О триггер 24, и поступление импульсов на выход схемы управлени  прекращаетс . Таким образом, на каждый СИ схема управлени  вьщает пачку из Ь импульсов . Устройство подключаетс  к каналам (мультиплексному или селекторному ) ввод-вьшода ЭВМ и производит в отличие от устройства- п ототипа . рациональную, плотную упаковку машинных слов, содержащих совокупность заданных параметров определенной структуры из входных слов различной структуры и разр дности дл  последующего ввода в ЭВМ, что поз-. вол ет осуществить эффективную за- , грузку пам ти ЭВМ при обработке экспериментальной информации и разгрузить процессор от непроизводительных операций по предварительной подготовке данных.

52

ч

гГ

а

««

а

r

OJ

См

Й

Claims (2)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее дешифратор, первый, второй и третий регистры, первый блок памяти, первый триггер, первый элемент И, первый и второй счетчики, первый и второй элементы задержки, выход последнего соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, вход которого соединен с выходом первого блока памяти, первый вход которого соединен с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки, выход первого триггера соединен с входом второго регистра и является управляющим выходом устройства, выходы группы второго регистра являются информационными выходами . устройства, входы второго регистра являются информационными входами группы устройства, отличающееся тем, что, с целью повышения быстродействия устройства путем организации побитовой компоновки машинных слов заданной структуры, в него введены мульти— плексоры, четвертый и пятый регистры, второй блок памяти, блок управления, выход которого соединен с первым входом второго счетчика и входом первого элемента задержки, выход которого соединен с третьим входом второго элемента задержки, вход блока управления соединен с вторыми входами первого и второго счетчиков и является третьим управляющим входом устройства, выходы второго счетчика соединены соответственно. с первыми управляющими входами мультиплексоров и третьим входом первого блока памяти, входы группы которого соединены с выходами первого счетчика, первый вход которого является вторым управляющим входом устройства, второй вход первого блока памяти является перовым управляющим входом устройства, выходы первой и второй,групп первого блока памяти соединены соответственно с входами четвертого и пятого регистров, выходы последнего соединены с входами второй группы вто- ’ рого блока памяти, выходы которого соединены с входами первой группы третьего регистра, выходы которого соединены с входами первой группы второго блока памяти и входами группы второго регистра, вход которого соединен с входом третьего регистра, входывторой группы которого соединены с выходами соответствующих мультиплексоров, вторые входы которых соединены соответственно с выходами дешифратора, входы которого соединены с выходами четвертого

SU „ 1161947 регистра, выходы первого регистра соединены соответственно с входами группы мультиплексоров.

2. Устройство по п. 1, отличающееся тем, что блок управления; содержит третий элемент задержки, генератор, второй триггер, второй элемент И, третий счетчик,,, дешифратор, выход которого соединен с вторым входом второго триггера, первый вход которого соединен с выхо дом третьего элемента задержки, вход которого соединен с вторым входом третьего счетчика и является входом блока, выход генератора и выход второго триггера соединены соответствен· но с первым и вторым входами второго элемента И, выход которого соединен с первым входам третьего счетчика и является выходом блока, выходы третьего счетчика соединены с входами дешифратора.