[go: up one dir, main page]

SU1029180A1 - Система кодировани запроса прерывани старшего приоритета - Google Patents

Система кодировани запроса прерывани старшего приоритета Download PDF

Info

Publication number
SU1029180A1
SU1029180A1 SU813348032A SU3348032A SU1029180A1 SU 1029180 A1 SU1029180 A1 SU 1029180A1 SU 813348032 A SU813348032 A SU 813348032A SU 3348032 A SU3348032 A SU 3348032A SU 1029180 A1 SU1029180 A1 SU 1029180A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
group
request processing
request
node
Prior art date
Application number
SU813348032A
Other languages
English (en)
Inventor
Владимир Борисович Реутов
Михаил Дмитриевич Карабецкий
Original Assignee
Ордена Ленина Институт Кибернетики Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Ан Усср filed Critical Ордена Ленина Институт Кибернетики Ан Усср
Priority to SU813348032A priority Critical patent/SU1029180A1/ru
Application granted granted Critical
Publication of SU1029180A1 publication Critical patent/SU1029180A1/ru

Links

Landscapes

  • Bus Control (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  кодировани  запроса прерывани  старшего приорите та, например, в микропроцессорных системах. Известно устройство приоритетного прерывани , в котором приоритет устройств определ етс  пор дком присоединени  линий передачи, запросов ко входам блока приоритетного прерывани  (БПП). При одновременном по влении нескольких запросов воспринимает с  запрос, соответствующий уровню со старшим приоритетом. Кодирование .век тора прерывани , соответствующего этому уровню, в БПП производитс  шиф ратором приоритета запроса прерывани  1 Недостатком БПП  вл етс  ограниче ное число уровней прерывани , обусло ленное ограниченным количеством лини запросов прерывани , св занных, например , с ограниченным количеством выводов корпуса БИС. Наиболее близким по технической сущности к изобретению  вл етс  блок приоритетного прерывани , который со держит регистр-защелку запросов прерывани  старшего приоритета, триггер запрета прерывани  и блок элементов Выход регистра-защелки соединен со входом шифратора, выходной код которого соответствует коду вектора прерывани  . Однако дл  известного устройства характерно неэффективное использование входных линий при ограниченном количестве этих контактов. Цель изобретени  - сокращение объ ма оборудовани . Поставленна  цель достигаетс  тем что в системе кодировани  запроса старшего приоритета, содержащей п уз лов обработки запроса, а в каждом узле - триггер и группу элементов И, выходы которых  вл ютс  группой выходов системы, в каждом узле обработ ,,, ки запроса введены блок задержки сум . матор-вычитатель и элемент ИЛИ, при мем группа информационных входов системы соединены с входами элемента ИЛИ и с первой группой входов сум матора-вычитател  всех узлов обработки запроса, вторые группы входов сумматоров-вычитателей всех узлов обработки запроса соединены с соответствующей группой кодовых входов системы, с группой входов блоки задержки и с первыми входами элемен- тов И группы, выходы элемента ИЛИ и сумматора-вычитател  каждого узла обработки запроса соединены соответст венно с единичным и нулевым входами триггера своего узла обработки запроса , выход триггера каждого узла обработки запроса соединен с выходом блока задержки и со вторыми входами элементов И группы своего узла обработки запроса, третьи входы элементов И группы каждого узла обработки запроса соединены с соответствующим запросным входом системы, выход сумматора-вычитател  каждого узла обрабotки запроса соединен с управл ющим входом блока задержки своего узла обработки запроса. На фиг,1 приведена структуна  схема системы--кодировани  запроса прерывани  старшего приоритета; на фиг.2 - блок задержки. Система (фиг.1) содержит: узлы 1 обработки запроса, группу информационных входов-выходов 2 системы, сумматор-вычитатель 3 блок задержки k, запросный вход 5 системы, элемент ИЛИ 6, триггер 7 элемент И И группы, группа кодовых входов 9 системы. Блок задержки (фиг.2) содержит элементы И VO-15, элементы ИЛИ 16-18, элементы задержки 19-2t. Максимальное количество устройств Запросов прерывани , обслуживаемых данной cиcteмoй, зависит от количества шин вектора прерывани  2 и в общем случае определ етс  по формуле N - 1, где N - максимальное количество устройств запросов прерывани ; п - количество шин вектора прерывани  . Рассмотрим работу системы, когда, например, п 3, тогда N ь 7. Дл  определенности примем, что на входы уменьшаемого вычитаТел  3, на входы блока задержки и на входы элементов И 8 запа н посто нный двоичный код приоритетности данного узла 1 в пор дке возрастани  приоритетности устройройств . Разр дность этого кода равна числу шин вектора прерывани  и дл  нашего примера эти коды равны соответственно 001, 010, 011, 100, 101, 110, 111. старший приоритет имеет устройство с кодом 111.; Врем  задержки блока регулируемой временной задержки определ етс  запа нным двоичным кодом приоритетности и уве лимиваетс  соответственно приоритетности данного устройства. Пусть в какой-то момент времени всем входам 5 выставлены запросы на прерывание. Это означает, что на третьих входах элементов И8 по вилс  разрешающий потенциал, который откроет выходные клапаны в каждом узле t при условии, что нет запрещающего потенциала на вторых входах этих элементов. Поэтому коды приоритетов узлов 1 пройдут на выходы элементов И 8, а так как эти выходы соединены с umHaf«4 вектора прерывани  по схеме монтажного ИЛИ, то код нашинах вектора прерывани  будет равен дизьюнкции кодов приоритетов уст ройств. Дл  нашего примера этот код равен 111. Код, дизьюнкии кодов или всегда больше кодов приоритетности отдельных узлов или равен коду приор тетности узла со старшим приоритетом Так как с магистральных шин вектора прерывани  код дизьюнкции подаетс  н входы вычитаемого вычитателей 3, то на выходах заемов всех выч1 тателей, .кроме одного, а икюнно: с запа нным кодом 11 Г на входе уменьшаемого, пО  вл етс  сигнал заема. Эти сигналы заемов  вл ютс  запрещающими дл  выходных элементов И 8. Так как код на магистральных шинах вектора прерывани  отличен от нулевого, то элемент ИЛИ 6 кода не срабатывает и триггер при этом в О, а сигналы заемов поступают на вход блока 4. Через врем  задержки, определ емое блоком , сиг налы заемов по вл ютс  на входах эле ментов И 8. Поэтому все :узлы 1, кроме узла 1 со старшим приоритетом, на 1в1нают снимат.ь свои коды с магистралей шин вектора прерывани  через врем  задержки каждого узла 1, начина  с узла с младшим приоритетом. Узел 1 с кодом источника прерывани  старшего пpиopиteтa 111 сохран ет свой код на этих шинах. После того как будет обслужено ус ройство с кодом приоритета 111, оно снимает свой запрос прерывани  и тем самым убираетс  разрешающий потенциал с входа 5, соответственно рд с выхо дов элементов И 8 этого узла. Так как остальные узлы 1 сигналами заема с 1 0 . t выходов вычитателей 3 закрывают свои элементы И 8, то. код на шинах вектора прерывани  2 становитс  равным 000. При этом срабатывают элементы ИЛИ 6 в в узлах 1, которые сбрасывают триггеры 7 в 1 и тем самым отключают блоки k. На выходах заемов всех шести вычитателей 3 отсутствует сигнал заема , т.е. ответствует и запрещающий сигнал дл  элементов И В всех необслуженных узлов 1. В результате коды приоритетов этих устройств проход т на выходы элементов И 8 и поэтому код на шинах 2, равный дизьюнкции кодов 001, 010, 011, 100, 101 и 110, равен 111. Элемент ИЛИ 6 при эТом переводит триггер 7 в О и тем самым подключает вход блока А к выходу вычитател  3 На выходах заемов вычитателей 3 по вл ютс  сигналы заема, которые проход т на запрещающие вхот ды элементов И 8 через врем  задержки , определ емое блоком k. Соответственно этому устройства начинают снимать свои коды с шин 2, но на этот раз после того, как .будут сн ть коды 001, 010, 011, 100 и ЮТ, на магистрали останетс  код старшего приоритета 110, так как только дл  устройства с этим кодом приоритета отсутствует сигнал заема и этот код фиксируетс  на шинах 2. Работа системы аналогична дл  любой кО1 инации запросов прерывани , TaK как после обслуживани  устройства со старшим приоритетом код на адресных шинах вектора прерывани  в первый юмент времени равен 000, т.е. исходные услови  не завис т от комбинации запросов прерывани . Все возможные случаи комбинации запросов прерывани   вл ютс  частными по сравнению с рассмотренным примером, когда запрос на прерывание выставл ют все семь источников запросов прерывани . После обслуживани  очередного устройства и через врем , равное или большее времени задержки блока k с запа нным наибольшим приоритетом узла 1. на шинах 2 присутствует коднеобслуенного устройства, выставившего запрос прерывани  старшего приоритета. Применение изобретени  позвол ет сократить объем оборудовани  системы.
Фш

Claims (1)

  1. СИСТЕМА КОДИРОВАНИЯ ЗАПРОСА СТАРШЕГО ПРИОРИТЕТА, содержащая η узлов обработки запроса, а в каждом узле - триггер и группу элементов И, выходы которых являются группойвыходов системы, о т л и ч а ю щ а я с я тем, что, с целью сокращения объема оборудования, она содержит в каждом узле обработки запроса блока задержки, сумматор-вычитатель и элемент ИЛИ; причем группа информационных входов системы соединена с входами элемен- та ИЛИ и с первой группой входов сумматора-вычитателя всех узлов обработки запроса, вторые группы входов сумматоров-вычитателей всех узлов обработки запроса соединены с соответствующей группой кодовых входов системы, с группой входов блока задержки, и с первыми входами элементов И группы, Выходы элемента ИЛИ и сумматоравычитателя каждого узла обработки запроса соединены соответственно с единичным и нулевым входами триггера своего узла обработки Запроса, выход Триггера каждого узла обработки запроса соединенс выходом блока задержки и со вторыми входами элементов И S группы своего узла обработки запроса, ' третей входы элементов И группы _каждого узла обработки запроса соедине- XX ны с соответствующим запросным вхо-' См . дом системы, выход сумматора-вычи-&
    тателя каждого узла обработки запроса *.
    соединен с управляющим входом блока ' fc*. ’ задержки своего узла обработки эапро-К© са.1Ю· группы своего узла обработки запроса, i© □0
    1 1029180
SU813348032A 1981-10-23 1981-10-23 Система кодировани запроса прерывани старшего приоритета SU1029180A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813348032A SU1029180A1 (ru) 1981-10-23 1981-10-23 Система кодировани запроса прерывани старшего приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813348032A SU1029180A1 (ru) 1981-10-23 1981-10-23 Система кодировани запроса прерывани старшего приоритета

Publications (1)

Publication Number Publication Date
SU1029180A1 true SU1029180A1 (ru) 1983-07-15

Family

ID=20980432

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813348032A SU1029180A1 (ru) 1981-10-23 1981-10-23 Система кодировани запроса прерывани старшего приоритета

Country Status (1)

Country Link
SU (1) SU1029180A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Пр6ект4фо8ание микропроцессорных систем. Ютипмм Э. Н., Нир, 1980, с.Лб.; 2. Никропрт ессоры в цифровых ей стемах. Каган Б.Н.у Статен В.В. N.v Энергил, 197l. Ci 1§0 (прототип). *

Similar Documents

Publication Publication Date Title
SU1029180A1 (ru) Система кодировани запроса прерывани старшего приоритета
US5491803A (en) Response resolver for associative memories and parallel processors
CA1076708A (en) Parallel bidirectional shifter
SU1624449A1 (ru) Устройство дл подключени источников информации к общей магистрали
RU2037197C1 (ru) Устройство для решения систем линейных алгебраических уравнений
SU1280620A1 (ru) Веро тностный распределитель импульсов
SU1256013A1 (ru) Устройство дл сравнени чисел в модул рном коде
RU2049348C1 (ru) Устройство для обращения к общей памяти
SU758153A1 (ru) Устройство для деления двоичных чисел на три 1 !
SU1166097A1 (ru) @ -Ичный сумматор
SU746492A1 (ru) Коммутационное устройство дл вычислительной системы
SU1136153A1 (ru) Устройство дл вычислени функции @ = @ + @
DE2259994A1 (de) Datenverarbeitungsanlage
SU736101A1 (ru) Устройство дл прерывани программ
SU1037244A1 (ru) Устройство дл сравнени чисел в системе остаточных классов
SU842788A1 (ru) Ячейка каскадной коммутирующейСРЕды
SU1072040A1 (ru) Устройство дл делени двоичного числа на коэффициент
SU1141436A1 (ru) Устройство дл передачи цифровой информации
SU964642A1 (ru) Приоритетное устройство
SU877618A1 (ru) Регистр сдвига
SU681431A1 (ru) След щий стохастический интегратор
SU636602A1 (ru) Устройство дл ввода сигналов управлени из цвм
SU920706A2 (ru) Накапливающий сумматор
SU721816A1 (ru) Устройство приоритета
SU981992A1 (ru) Сумматор в коде "М из N