[go: up one dir, main page]

SU1053336A1 - Joining strucure for assembling semiconductor devices - Google Patents

Joining strucure for assembling semiconductor devices Download PDF

Info

Publication number
SU1053336A1
SU1053336A1 SU823418831A SU3418831A SU1053336A1 SU 1053336 A1 SU1053336 A1 SU 1053336A1 SU 823418831 A SU823418831 A SU 823418831A SU 3418831 A SU3418831 A SU 3418831A SU 1053336 A1 SU1053336 A1 SU 1053336A1
Authority
SU
USSR - Soviet Union
Prior art keywords
semiconductor devices
strucure
joining
compensating elements
assembling semiconductor
Prior art date
Application number
SU823418831A
Other languages
Russian (ru)
Inventor
Борис Валентинович Березин
Игорь Амброзович Тучинский
Андрей Григорьевич Шеревеня
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU823418831A priority Critical patent/SU1053336A1/en
Application granted granted Critical
Publication of SU1053336A1 publication Critical patent/SU1053336A1/en

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

СОЕДИНИТЕЛЬНАЯ СТРУКТУРА ДЛЯ СБОРКИ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ, содержаща  диэлектрическую подложку с размещенными на ней токопровод щи ми выводами, одни концы которых предназначены дл  соединени  с кон- тактными площадками корпуса, а другие - с контактными площадками полупроводникового прибора, отличающа с  т&л, что, с целью повышени  надежности приборов, она снабжена компенсирующими элементами, . соедин ющими выводы и выполненными из материала подложки.CONNECTING STRUCTURE FOR ASSEMBLY OF SEMICONDUCTOR DEVICES, containing a dielectric substrate with conductive pins placed on it, some ends of which are intended to be connected to contact areas of the housing, and others with contact pads of the semiconductor device that differs from In order to increase the reliability of devices, it is equipped with compensating elements,. connecting pins and made from the substrate material.

Description

Рабоча  Working

Технв огичесмчг  зона , zottaTechnology zone, zotta

сдsd

00 00 0000 00 00

о:about:

Лини  вырубки Изобретение относитс  к микроэлектронике , в частности к констру ки м полупроводниковых приборов с выводными рамками. Известна конструкци  соединител ной структуры дл  сборки полупровод никовых приборов, содержаща  в рабочей зоне компенсирующие элементы размещенные на выводах рамки ij . Наиболее близкой по технической сущности к изобретению  вл етс  конструкци  соединительной структур дл  сборки полупроводниковых приборов , содержаща  диэлектрическую подложку е размещенной на ней систе мой токопровод щих выводов, одни ко гда которых соединены с контактными площадками полупроводникового прибо ра, а другие - с контактными площадками корпуса 2 .. Недостатком известных конструкци  вл етс  низка  надёжность в св зи с отсутствием в рабочей зоне структуры , компенсирующих элементов, соедин ющих выводы рамки. Целью изобретени   вл етс  повышение надежности приборов. Указанна  цель достигаетс  тем, чтс5 соединительна  структура дл  сборки полупроводниковых приборов, содержаща  диэлектрическую подложку с размещенными на ней токопровод щи : ми выводами, одни концы которых .предназначены дл  соединени  с контактньми площадками корпуса, а другие - с контактными площадками полу проводникового прибора, снабжена компенсирующими элементами, соедин кицими выводы и выполненными из материала подложки. Компенсирующие элементы, располо женные в рабочей зоне выводов, необходимы как при монтаже интеграл ных схем (ИС), так и в процессе ее работы, так как они играют роль механических, тепловых компенсаторо м придают выводам большую эластичность . Характерной чертой соединительно структуры  вл етс  также и то, что диэлектрические компенсирующие элементы выполнены из материала подлож ки в едином технологическом цикле изготовлени  системы выводов. Форма диэлектрических компенсирующих элементов,расположенных в рабочей зоне может быть в виде любой геометрической фигуры, например колец , полых тонкостенных ромбов, пр моугольников. На чертеже представлена конструк ци  соединительной структуры; Соединительна  структура состоит из двух зон: рабочей и технологической . Соединительна  структура содержит диэлектрическую подложку 1 с токопровод щими выводами 2 {выводь наход щиес  в технологической зоне, в работе готового прибора не участвуют и после монтажа кристалла к корпусу технологическа  зона удал етс ) . „ Выводы, наход щиес  в рабочей зоне, состо т из внутренних концов 3, которые присоедин ютс  к контактным площадкам 4 полупроводникового прибора 5, и внешних концов 6, которые присоедин ютс  к контактным площадкам 7 корпуса или платы. Между внутpeнни ш и внешними концами выводов, образующих рабочую зону, располагаютс  компенсирукнцие элементы 8 в виде колец различной формы, предохран ющие выводы от различных механических и тепловых воздействий как при монтаже ИС, так и в процессе ее работы. Учитыва  то, что выводы и компенсирующие элементы, изготовленные из алюмини  толщиной 30 мкм, в процессе /монтажа, или работы ИС.изгибаютс , они скреплены компёнсир1ющими элементами 9 в виде колец, изготовленных из материала подложки в одном технологическом цикле, дл  обеспечени  единой плоскопараллельной системы выводов. Придание плоскопараллельности соединительной структуре необходимо дл  повышени  надежности прибора, так как компенсирующие элементы, расположенные в рабочей зоне вывода, изгиба сь в процессе монтажа ИС и ее работы, электрически замыкают близколежсццие токопровод щие элементы . Предлагаемую соединительную структуру изготавливают из лакофольгового материала марки ФДИ-АП50, представл ющего собой двухслойный материал , где первый слой - алюминий толщиной 30 MICM, используемый в качестве токопровод щего сло , второй слой - полиимид толщиной 20 мкм, используемый в качестве диэлектрического сло . Топологический рисунок на алюмиии и полиимиде получают методом отолитографии с последующим химиеским фрезерованием. Построение топологического рисуна подаетс  таким образом, чтобы нутренние концы выводов совпадали контактными площадками прибора, внешние концы - с контактными лощадками корпуса. В местах кон1;акировани  выводов и других необходиых технологических зонах в полиимие вскрывают окна. Таким образом, данное изобретение озвол ет повысить производительость труда на сборочных операци хCutting lines The invention relates to microelectronics, in particular, to semiconductor device designs with lead frames. The known structure of the connecting structure for the assembly of semiconductor devices, which contains compensating elements in the working area located on the terminals of the frame ij. The closest to the technical essence of the invention is the structure of the connecting structure for assembling semiconductor devices, which contains a dielectric substrate and a system of conductive leads placed on it, some of which are connected to the contact pads of the semiconductor device, and others .. A disadvantage of the known construction is the low reliability due to the absence in the working area of the structure, compensating elements connecting the frame leads. The aim of the invention is to improve the reliability of devices. This goal is achieved by the fact that the 5 connection structure for assembling semiconductor devices, containing a dielectric substrate with conductors placed on it, one ends of which are intended to be connected to contact areas of the housing, is equipped with compensating elements connected by kitsimi conclusions and made of the substrate material. Compensating elements located in the working area of the terminals are necessary both when mounting integrated circuits (ICs) and in the course of its operation, since they play the role of mechanical, thermal compensators that give the conclusions greater elasticity. A characteristic feature of the connective structure is also the fact that the dielectric compensating elements are made of the substrate material in a single technological cycle of manufacturing the terminal system. The shape of the dielectric compensating elements located in the working area can be in the form of any geometrical figure, for example, rings, hollow thin-walled rhombuses, rectangles. The drawing shows the design of the connecting structure; The connective structure consists of two zones: working and technological. The connecting structure contains a dielectric substrate 1 with conductive leads 2 (remove those located in the process zone, do not participate in the operation of the finished device and after mounting the crystal to the body, the process zone is removed). The terminals located in the working area consist of inner ends 3, which are connected to the pads 4 of the semiconductor device 5, and outer ends 6, which are connected to the pads 7 of the housing or board. Compensation elements 8 in the form of rings of various shapes are located between the internal and external ends of the terminals forming the working area, protecting the terminals from various mechanical and thermal influences both during installation of the IC and during its operation. Bearing in mind that pins and compensating elements made of aluminum with a thickness of 30 µm, are in process / installation or work of the IG, they are fastened with compensating elements 9 in the form of rings made of substrate material in one technological cycle in order to provide a single plane-parallel system conclusions. Flatness of the connecting structure is necessary to increase the reliability of the device, since the compensating elements located in the output working area are bent during the installation of the IC and its operation electrically close the short-circuiting conductive elements. The proposed connective structure is made of a FDI-AP50 grade lacquer material, which is a two-layer material, where the first layer is 30 MICM aluminum used as a conductive layer, the second layer is 20 µm thick polyamide used as a dielectric layer. Topological drawing on aluminum and polyimide is obtained by the method of otolithography followed by chemical milling. The construction of the topological drawing is submitted in such a way that the inner ends of the leads coincide with the contact pads of the device, the outer ends with the contact faces of the housing. In places of conquering of the findings and other necessary technological zones in polyimy, windows are opened. Thus, this invention allows to increase the productivity of labor on assembly operations.

310533364310533364

на 30%; механизировать и автомати- на 20%; повысить надежность ИС в раэировать процесс сборки ИС; увеличить боте при различных климатических I выход годных на сборочных операци х воздействи х более, чем в 2 раза.by 30%; mechanize and automate 20%; improve the reliability of IC in the process of assembling an IC to increase the bot in different climatic conditions; the yield on assembly operations will be more than twofold.

Claims (1)

СОЕДИНИТЕЛЬНАЯ СТРУКТУРА ДЛЯ СВОРКИ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ, содержащая диэлектрическую подложку с размещенными на ней токопроводящими выводами, одни концы которых предназначены для соединения с кон- тактными площадками корпуса, а другие - с контактными площадками полупроводникового прибора, отличающаяся тем, что, с целью повышения надежности приборов, она снабжена компенсирующими элементами, соединяющими выводы и выполненными из материала подложки,CONNECTING STRUCTURE FOR THE WELDING OF SEMICONDUCTOR DEVICES, containing a dielectric substrate with conductive terminals located on it, some ends of which are designed to connect to the contact pads of the case, and the other to the contact pads of the semiconductor device, characterized in that, in order to increase the reliability of the devices, it is equipped with compensating elements connecting the terminals and made of substrate material,
SU823418831A 1982-04-05 1982-04-05 Joining strucure for assembling semiconductor devices SU1053336A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823418831A SU1053336A1 (en) 1982-04-05 1982-04-05 Joining strucure for assembling semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823418831A SU1053336A1 (en) 1982-04-05 1982-04-05 Joining strucure for assembling semiconductor devices

Publications (1)

Publication Number Publication Date
SU1053336A1 true SU1053336A1 (en) 1983-11-07

Family

ID=21005162

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823418831A SU1053336A1 (en) 1982-04-05 1982-04-05 Joining strucure for assembling semiconductor devices

Country Status (1)

Country Link
SU (1) SU1053336A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2376732C2 (en) * 2004-05-14 2009-12-20 КОММСКОУП СОЛЮШНЗ ПРОПЕРТИЗ, ЭлЭлСи. Reduction of high-frequency cross noise at near line end by using frequency-dependant effective capacitance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US 3947867, кл. Н 01 L 23/48, 1976. 2. Патент FR 2299724, КЛ, Н 01 L 23/12, 1976 (прототип). ( 54) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2376732C2 (en) * 2004-05-14 2009-12-20 КОММСКОУП СОЛЮШНЗ ПРОПЕРТИЗ, ЭлЭлСи. Reduction of high-frequency cross noise at near line end by using frequency-dependant effective capacitance

Similar Documents

Publication Publication Date Title
KR910001419B1 (en) Resin Sealed Integrated Circuit Device
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
US5280413A (en) Hermetically sealed circuit modules having conductive cap anchors
US4581680A (en) Chip carrier mounting arrangement
US4792532A (en) Semiconductor device and process for producing the same, and tape carrier used in said process
GB1373008A (en) Electronic components
US4697204A (en) Leadless chip carrier and process for fabrication of same
US4580193A (en) Chip to board bus connection
KR950024315A (en) Lead frame for semiconductor and manufacturing method
KR970024035A (en) BGA package using dummy ball and its repair method
KR970004949B1 (en) Resin-sealed semiconductor device and lead frame
SU1053336A1 (en) Joining strucure for assembling semiconductor devices
US4802277A (en) Method of making a chip carrier slotted array
US7060534B2 (en) Housing for semiconductor devices, semiconductor device pin, and method for the manufacturing of pins
US4762606A (en) Mini chip carrier slotted array
JPH0349246A (en) Semiconductor integrated circuit device
JP3311675B2 (en) Film carrier tape
JP2974840B2 (en) Semiconductor element mounting method
JPS60220939A (en) Semiconductor integrated circuit device
RU2168798C2 (en) Semiconductor device and its manufacturing process
JPH06232328A (en) Loc semiconductor device
EP0225333B1 (en) Mini chip carrier slotted array
JPH0341475Y2 (en)
KR950008849B1 (en) Semiconductor package and manufacturing method
JPS63250850A (en) Semiconductor memory module