SE500814C2 - Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning - Google Patents
Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänningInfo
- Publication number
- SE500814C2 SE500814C2 SE9300210A SE9300210A SE500814C2 SE 500814 C2 SE500814 C2 SE 500814C2 SE 9300210 A SE9300210 A SE 9300210A SE 9300210 A SE9300210 A SE 9300210A SE 500814 C2 SE500814 C2 SE 500814C2
- Authority
- SE
- Sweden
- Prior art keywords
- region
- component
- area
- semiconductor
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 239000002800 charge carrier Substances 0.000 claims abstract description 22
- 230000005684 electric field Effects 0.000 claims abstract description 21
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 19
- 101150031017 BIP2 gene Proteins 0.000 claims description 17
- 102100021971 Bcl-2-interacting killer Human genes 0.000 claims description 17
- 101000970576 Homo sapiens Bcl-2-interacting killer Proteins 0.000 claims description 17
- 238000000926 separation method Methods 0.000 claims description 17
- 230000015556 catabolic process Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 77
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
- H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
- H10D84/406—Combinations of FETs or IGBTs with vertical BJTs and with one or more of diodes, resistors or capacitors
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
15 20 25 30 35 5ÜÛ 814 linjekretsar i halvledarteknik är anpassade till dessa pän- ningar. I andra länder fordras högre spänningar, exempelvis 68 volt i Tyskland, och vid andra tillämpningar av halvledarkretsar utnyttjas ännu högre spänningar som kan uppgå till 400 volt eller mera.
Ett problem vid dessa relativt höga spänningar är att den elektriska fältstyrkan i vissa områden inom en komponent kan överskrida halvledarmaterialets kritiska fältstyrka. Detta kan medföra ett strömgenombrott som förstör halvledarmaterialet om inte stömmen begränsas. Samma problem med hög fältstyrka uppstår också i mycket små och snabba halvledarkomponenter avsedda för beräkningskretsar. Dessa komponenter anslutes till låga spän- ningar av storleken 3 till 5 volt, men komponenternas ringa utsträckning gör att den elektriska fältstyrkan kan nå höga värden.
Problemet med hög elektrisk fältstyrka är i vissa tillämpningar påtagligt vid ytan hos en halvledarkomponent, så som beskrives i en artikel i IEEE, Proceedings from IEDH, 1979, sidorna238-241, av J.A. Appels och H.M.J. Vaes: "High Voltage Thin Layer Devices (Resurf Devices)". Halvledarkomponenten har ett ytskikt med en PN-övergång, i vilken materialets kritiska fältstyrka uppnås vid en viss pålagd spänning. På ena sidan PN-övergången är ytskiktet lågdopat och genom att göra ytskiktet relativt tunt, kan dess lågdopade del utarmas på laddningsbärare. Den pålagda spänningen fördelas härigenom över ett stort avstånd längs komponentens yta så att den maximala fältstyrkan antar ett värde under genom- brottsfältstyrkan. Fenomenet är välkänt inom halvledartknik och har fått en egen akronym RESURF (REduced SURface Field). Resurf- tekniken beskrives mera ingående i en artikel i Philips J. Res. 35, l-13, 1980, J.A. Appels m.fl.: "Thin Layer High-Volage Devices".
I det amerikanska patentet US 4,409,606 beskrives en tillämpning av resurftekniken på en transistor. På ett halvledarunderlag är anbragt ett relativt tunt halvledarskikt i vilket transistorn är utformad. Underlaget och skiktet bildar en PN-övergång och under 10 15 20 25 30 35 500 814 transistorns ena anslutning är anordnat ett kraftigt dopat område i Pri-övergången. Denna är backspänd och det tunna halvledarskik- tet är utarmat på laddningsbärare upp till skiktets yta längs en sträcka mellan det kraftigt dopade området och transistorns andra anslutning. Genom att välja denna sträcka tillräckligt lång erhålles god säkerhet mot strömgenombrott. vid denna tillämpning av resurf-tekniken angripes de problem som uppstår med genom- brottsspänningen vid basen hos en bipolär transistor på grund av strömförstärkningen, ofta benämnd gemensambas-förstärkning och i litteraturen betecknad med ao. En liknande anordning är också beskriven i det amerikanska patentet US 4,639,761.
Den europeiska patentansökningen nr Al-O 086 010 anger en transistor, liknande den i de båda ovannämnda amerikanska patenten. Denna senare transistor saknar emellertid det kraftigt dopade området i PN-övergången och det skikt i vilket transistorn är utformad har en förhöjd dopningskoncentration. Detta skikt är därför svårt att helt utarma på laddningsbärare och för att erhålla total utarmning är en isolerad elektrod anbringad över de områden som önskas utarmade på laddningsbärare.
I de båda ovannämda amerikanska patenten och den europeiska patentansökningen står transistorn i förbindelse med anordningens halvledarunderlag genom den nämnda FIN-övergången. I sidled är transistorn avgränsad genom djupa, kraftigt dopade områden med backspända Pri-övergångar. De på detta sätt avgränsade transisto- rerna har nackdelar bland annat därigenom att de upptar stort utrymme på underlaget. Denna nackdel undvikes med en anordning enligt den europeiska patentansökningen nr Al- 0 418 737, vilken beskriver transistorer på ett gemensamt underlag som är dielekt- riskt isolerade från varandra. En yta hos ett halvledarunderlag är oxiderad till ett isolerande skikt, på vilket en relativt tunn skiva av epitaxiellt halvledarmaterial är fastsatt. Denna epitaxiella skiva har etsade spår ned till det isolerande skiktet och pårens sidoytor är oxiderade och fyllda med polykristallint halvledarmaterial. I de på detta sätt dielektriskt isolerade, lådliknande områdena är komponenter utformade. Dessa har en yttre anslutning som är förbunden med ett kraftigt dopat anslut- 10 15 20 25 30 500, 814 ningsskikt under respektive komponent på lådans botten, i direkt anliggning mot det isolerande oxidskiktet.
Ett alternativt sätt att utforma halvledarunderlag med dialekt- riskt isolerade områden anges i den europeiska patentansökningen nr A2-0 391 056. upprepade etsningar och beläggningar med halvledarmaterial. Den dielektriska isolationen består av oxiderat halvledarmaterial.
Områdena har dels ett lågdopat område i vilket själva komponenten utföres, dels under komponenten ett kraftigt dopat anslut- ningsskikt som ligger an mot det dielektriskt isolerande skiktet.
De isolerade områdena framställes genom De tre amerikanska patenten US 4,587,545 , US 4,587,656 och US 4,608,590 visar halvledaromkopplare avsedda för höga spän- ningar. Omkopplarna, som är gateförsedda dioder, är utförda i ett dielektriskt isolerat område med relativt lågdopat halvledar- material. En anod och en katod är indiffunderade i det isolerade områdets yta och den elektriska förbindelsen dememellan kan avbrytas med hjälp av en gate i områdets yta. Anoden och katoden har en typ av dopning som är motsatt mot det isolerade områdets typ av dopning. Områden kring anoden och katoden kan utarmas på laddningsbärare i enlighet med resurf -tekniken genom att lämpliga spänningar anslutes till omkopplaren, vilken härigenom blir högresistiv i sitt avstängda läge.
REDOGÖRELBB FÖR UPPFINNINGBH I föreliggande patentansökning anges enligt uppfinningen en tillämpning av den kända resurf-tekniken i ett elektriskt avgränsat komponentområde för en klass av komponenter som skiljer sig från tidigare visade klasser av komponenter i motsvarande avgränsade områden. Närmar bestämt omfattar uppfinningen en bipolär transistor seriekopplad med en fälteffekttransistor.
Denna transistoranordning är utförd i ett komponentområde, som har ett dielektriskt isolerat skikt vid sin undre yta. Den bipolära transistorn har ett basområde som sträcker sig från 10 15 20 25 30 500 814 komponentområdets övre yta och ned i detta område. En PN-övergång mellan basområdet och komponentomràdet begränsar basområdet och denna PN-övergång kan backspännas så att ett område mellan basområdet och det dielektriskt isolerande skiktet utarmas på laddningsbärare. Denna utarmning, som inträffar vid en kollek- torspänning av några få volt, är lätt att åstadkomma genom att komponentområdet är relativt svagt. dopat och genom att det utarmade området under basområdet är väsentligt mycket tunnare än hos kända bipolära transistorer. Trots att detta omrâde under basområdet är tunt, tål transistoranordningen stor spänning på grund av att spänningen tas upp lateralt av komponentområdet under basområdet som är utarmat på laddningsbärare. Transistor- anordningen har en för bipolära transistorer normal serie- resistans, vilket är oväntat med hänsyn till att det saknas ett högdopat kollektoromrâde under basområdet. Transistoranord- ningens karakteristikor överensstämmer också väl med motsvarande tidigare kända karakteristikor. Den uppfinningsenliga transistor- anordningen är väsentligt mycket tunnare än motsvarande kända anordningar och upptar en väsentligt mycket mindre yta på sitt halvledarunderlag än dessa kända anordningar.
Uppfinningen har de kännetecken som framgår av bifogade patent- krav. rmuiuansxnrvnrnc Uppfinningen skall närmare beskrivas genom utföringsexempel i anslutning till figurer av vilka Figur 1 visar en tvärsektion av en bipolär transistor och en fälteffekttransistor, Figur 2 visar en tvärsektion med fältlinjer hos transistorerna i figur 1, Figur 3 visar ett schema med transistorerna i figur 1 och 2, Figur 4 visar ett schema med två seriekopplade transistorer, Figur 5 visar en tvärsektion av transistorerna i figur 4, Figur 6 visar en planvy av transistorerna i figur 5, 10 15 20 25 30 50.0 814 Figur 7 visar en tvärsektion med fältlinjer för transistorerna i figur 4, Figur 8 visar en planvy med fältlinjer för transistorerna i figur 4 Figur 9 visar en ström-spänningskarakteristika för transistoranordningen i figur 1, Figur 10 visar ett diagram med jämförande kurvor för en känd och en uppfinningsenig transistor och Figurerna 11 t.o.m. 14 visar i tvärsektion skilda tillverkningssteg för transistorerna i figur 1.
FÖREDRAGBN UTFÖRINGSFORH I figur 1 visas i tvärsektion en uppfinningsenlig bipolär NPN- transistor BIP1 seriekopplad med en fälteffekttransistor JFET1.
Ett halvledarunderlag 1, enligt exemplet av kisel, har sin övre yta oxiderad till ett elektriskt isolerande skikt 2 av kisel- dioxid. Ovanpå skiktet 2 är anbragd en relativt tunn skiva 3 av monokristallint kisel, som är det aktiva skiktet för transistor- anordningen BIP1 och JFET1. Detta aktiva skikt har en relativt låg koncentration av negativa laddningsbärare, vilket i figuren betecknats med n. Den monokristallina skivan 3 har en tjocklek A1 som enligt utföringsexemplet är A1 = 4 um. I skivan 3 är ett komponentområde 4 avgränsat mot omgivande delar 4a och 4b genom ett separationsskikt 5, som består av kiseldioxid och poly- kristallint kisel. Separationsskiktet 5 sträcker sig från den monokristallina skivans 3 yta ned till det isolerande skiktet 2 och omger helt transistorerna BIP1 och JFET1. Komponentområdet 4 är härigenom helt elektriskt isolerat från underlaget 1 och de omgivande delarna 4a och 4b hos den monokristallina skivan 3.
Transistorn BIP1 har ett basområde B som är dopat med positiva laddningsbärare, vilket är betecknat med p i figuren. Basen B har ett anslutningsområde Bl för en yttre elektrisk anslutning och detta anslutningsområde är kraftigt dopat p+ med positiva laddningsbärare. Transistorn BIP1 har i basområdet B en emitter El som är kraftigt dopad n+ med negativa laddningsbärare. I 10 15 20 25 30 35 500 814 komponentområdet 4 har transistorn BIP1 också sitt kollektorom- råde Kl. Transistorn JFET1 har sin gateanslutning G1 gemensam med basanslutningen B1 och dess sourceområde S1 är gemensamt med kollektorområdet Kl hos transistorn BIP1. Ett kraftigt n+ dopat område Dl utgör transistorns JFETI drainanslutning.
Komponentområdet 4 täckes av ett isolerande skikt 6 av kisel- dioxid, vilket är försett med öppningar 7 för yttre elektriska anslutningar 8. Dessa är förbundna med respektive basens anslutningsområde Bl, emittern El och drainområdet D1. Hur dessa yttre elektriska anslutningar är utformade är välkänt och anslutningarna visas inte i detalj i figur 1 för att inte i onödan komplicera figuren.
Figur 3 visar schematiskt de seriekopplade transistorerna BIPl och JFETl. Basanslutningen Bl är förbunden med gateanslutningen G1 och kollektorn K1 är förbunden med sourceområdet S1. Bas- anslutningen Bl, emittern El och drainanslutningen D1 har varsin av de yttre anslutningarna 8.
Vid ett typiskt driftfall är transistorerna BIP1 och JFET1 anslutna till följande spänningar: Drainspänning VD = +70 V Emitterspänning VE = 0 V (jord) Bas- och gatespänning VB = 0,6 V Transistorn BIP1 har en PN-övergång 9 vid basområdets B undre yta, vilken genom de anslutna spänningarna på vanligt sätt blir backspänd och utarmad på laddningsbärare. Pâ uppfinningsenligt lsätt har ett område DP1, mellan PN-övergången 9 och det isoleran- de skiktet 2, relativt låg dopningskoncentration och området har också relativt liten tjocklek A2 = 2 um. Hela området DP1 blir därför utarmat på laddningsbärare och en stor del av den elektriska spänningen mellan basområdet B och drainområdet D1 fördelas över en relativt stor sträcka L. Härigenom antar en elektrisk fältstyrka ED i utarmningsområdet DP1 ett lågt värde, allt i enlighet med resurf-tekniken så som den presenteras i de båda ovannämnda referenserna "High Voltage Thin Layer Devices" av J.A. Appels och H.M.J. Vaes samt "Thin Layer High-Voltage 10 15 20 25 30 35 500 814 Fältstyrkan i området DPl kan 5 Devices" av J.A. Appels m.fl. hållas under kislets kritiska fältstyrka ECR som är omkring 3- 10 V/om och strömrusning hos en sröm I i detta område förhindras.
Det bör noga observeras att hela området DPl i den uppfinnings- enliga transistorn BIPl, ända ned till det isolerande skiktet 2, är av lågdopat material som är lätt att utarma på ladd- ningsbärare. I många kända transistorer är i motsats härtill ett högdopat skikt placerat under transistorns basområde, ett så kallat "buried layer", och avståndet mellan basområdets PN- övergång och detta högdopade skikt är stort, så att den kända transistorn tål höga spänningar. Ett motsvarande högdopat skikt skulle helt förstöra resurf-effekten i den uppfinningsenliga transistoranordningen BIPl och JFETl i figur l. Ett högdopat skikt är svårt att utarma på laddningsbärare och den elektriska fältstyrkan i ett sådant tänkt skikt skulle nå genombrotts- fältstyrkan EGR vid relativt låg spänning mellan drainområdet Dl och emittern El. Området Dl utarmas på laddningsbärare redan vid en drainspänning VD av några få volt.
En uppförstorad del av figur 1 visas i figur 2. Denna figur visar det isolerande skiktet 2, en del av komponentområdet 4, en del av basområdet B med anslutningsområdet Bl och Gl och emittern El, drainområdet Dl samt en del av det utarmade området DPl. I figuren är också inritad en kurvskara C för det elektriska fältet ED. Kurvskaran har kurvor som är betecknade med siffror 0.5- 105, 1- 105. . . 2.5- 105 och den elektriska fältstyrkan utmed en kurva har ett konstant värde. Detta värde anges av sifferbeteckningen för respektive kurva och är angivet i enheten volt/cm, så att exempelvis längs kurvan längst till vänster i figuren fältstyrkan har värdet 0.5- 105 V/cm. Fältstyrkorna uppstår då komponenten anslutes till de ovan angivna driftspänningarna. Kurvskaran C grundar sig på en beräkningsmodell som erfarenhetsmässigt ger mycket noggranna värden. Det framgår att den elektriska fältstyr- kan i utarmningsområdet DP1 är låg så att strömrusning hos strömmen I förhindras. Det framgår också att det elektriska fältet E har en relativt stor fältstyrka vid komponentområdets D 4 yta, i närheten av det isolerande skiktet 6. I denna del av 10 15 20 25 30 35 500 814 komponentområdet 4 flyter praktist taget ingen ström vid normala spänningar hos transistorerna BIP1 och JFET1 och någon strömrus- Den relativt höga fältstyrkan begränsar till transis- ning uppstår inte. emellertid de spänningar toranordningen BIPl och JFET1. som kan anslutas Komponentområdet 4 omges i utföringsformen enligt figur 1 av separationsskiktet 5, vilket är dielektriskt isolerande. Enligt ett 'alternativ ytgöres separationsskiktet av ett kraftigt positivt p+-dopat område som omger komponentområdet 4 och sträcker sig från det monokristallina skiktets 3 yta ned till det dielektriskt isolerande skiktet 2. Separationsskiktet har en PN- övergång som backspännes så att komponentområdet 4 blir elekt- riskt avgränsat mot de omgivande delarna 4a och 4b.
En alternativ utföringsform av uppfinningen skall beskrivas i anslutning till figur 4, figur 5 och figur 6. I figur 4 visas schematiskt en bipolär transistor BIP2 som är seriekopplad med en fälteffekttransistor JFET2. Transistorn BIP2 har en emitter E2 samt en bas B2 vilken är förbunden med en gate G2 hos fält- effekttransistorn JFET2. Denna har en drainanslutning D2 och också en sourceanslutning S2 vilken är förbunden med en kollektor K2 hos transistorn BIP2.
I figur 5 visas i tvärsektion en utföringsform av transistorerna BIP2 och JFET2. Tvärsektionen är tagen i ett snitt A-A som är markerat i figur 6. Ett underlag 21 av kisel har sin övre yta oxiderad till ett isolerande skikt 22 och en svagt n-dopad monokristallin skiva 23 är anbringad på skiktet 22. Även i detta 'utföringsexempel är skivans 23 tjocklek 4 um. Ett komponentområde 24 är avgränsat i den monokristallina skivan 23 genom ett separationsskikt 25 som omger komponentområdet 24. Separations- skiktet består av urtag i den monokristallina skivan 23 vars sidor är oxiderade till elektriskt isolerande skikt och återstoden av urtagen är fyllda med polykristallint kisel.
Komponentområdet 24 är härigenom elektriskt isolerat från omgivande delar 24a och 24b hos den monokristallina skivan 23. I komponentområdet 24 är den bipolära transistorn BIP2 och 10 15 20 25 30 35 10 500 814 fälteffekttransistorn JFET2 anordnade. För att inte i onödan komplicera figuren har skyddande ytskikt med öppningar för yttre anslutningar 26 uteslutits. Anslutningarna 26 är endast sche- matiskt visade.
Transistorn BIP2 har ett basområde B3 som är relativt svagt positivt p-dopat och har ett kraftigt positivt p+-dopat anslut- ningsområde B2. I basområdet B3 har transistorn BIP2 sin emitter E2 som är kraftigt n+-dopad. Basområdet B3 sträcker sig från komponentområdets 24 övre yta ned i komponentområdet till en PN- övergång 29 vid basområdets B3 undersida. Mellan PN-övergången 29 och det isolerande skiktet 22 finns ett av basområdets dopning opåverkat område DP2. Transistorn BIP2 har sitt kollektorområde K2 vid ena sidan av basområdet B3 såsom visas med en steckprickad linje i figuren. Vid den i figur 5 visade utföringsformen av uppfinningen undvikes höga elektriska fältstyrkor i hela kollektorområdet K2 så som skall beskrivas närmare nedan.
Transistorn JFET2 har sin gateanslutning G2 gemensam med basanslutningen B2. Själva den aktiva gaten består av tvâ p- dopade områden G3 som skjuter ut såsom gaffelformade utsprång från basområdet 83 längs separationsskiktets 25 sidor. Gate- områdets utformning framgår tydligare av figur 6 som 'visar transistorerna BIP2 och JFET2 i planvy uppifrån. Figur 5 visar gateområdet G3 med streckade linjer. I utföringsexemplet sträcker sig de gaffelformade utsprângen G3 ned i komponentområdet 24 till samma djup som basområdet B3 men kan sträcka sig ända ned till det isolerande skiktet 22. Transistorn JFET2 har sitt source- omrâde S2 gemensamt med kollektorområdet K2 hos transistorn.BIP2.
Ett kraftigt negativt n+-dopat område utgör transistorns JFET2 drainanslutning D2.
Figur 6 visar transistorernas BIP2 och JFET2 olika områden i planvy uppifrån. Komponentområdet 24 är helt omgivet av separa- tionsskiktet 25 och basområdet B3 sträcker sig tvärs över det avlånga komponentområdet i detta områdes ena ände. Basanslut- ningen B2 och emitteranslutningen E2 utgöres av avlånga områden 24 tvärriktning. De som sträcker sig i komponentområdets 10 15 20 25 30 35 11 500 814 gaffelformade utsprången G3 från basområdet 33, transistorns JFETZ gate, sträcker sig i komponentområdets 24 längdriktning utmed separationsskiktet 25 längs varsin sida av komponent- området. I komponentområdets andra ände är drainanslutningen D2 placerad. Figuren visar också en alternativ utföringsform hos gateanslutningen G2. Två kraftigt positivt p+-dopade områden G4 sträcker sig gaffelformat i utsprången G3 för att förbättra den elektriska kontakten till dessa utsprång. Utsprången G3 är i figuren visade jämntjocka men kan ha annan form och exempelvis vara Y-formade, såsom visas med en streckprickad linje L1 i figuren.
Det elektriska fältet och utarmningsområdena i komponentområdet 24 skall översiktligt beskrivas i anslutning till figur 7 och figur 8. Dessa figurer visar delar av figurerna 5 och 6 i förstorad skala. Under basområdet 83 visas området DP2 som är ett utarmningsområde i anslutning till Pri-övergången 29. Motsvarande utarmningsområde DP1 hos transistorn BIPJ. har beskrivits närmare i anslutning till figurerna 1 och 2. Fälteffekttransistorn JFET2 har ett utarmningsområde DP3 som sträcker sig mellan utsprången G3 såsom visas med en streckad begränsningslinje. Genom att välja de spänningar som anslutes till transistorns JFETZ anslutningar 26 kan områdets DP3 begränsningslinje förskjutes. Vid linjen A-A sker denna förskjutning i en riktning som markerats med en dubbelriktad pil P0. Utarmningsområdet DP3 sträcker sig delvis in i utsprången G3 så som visas i figuren vid utsprångens ändar. Det bör observeras att fälteffekttransistorns JFETZ båda gateutsprång G3 sträcker sig från komponentområdets 24 yta och ned i detta område. På samma sätt sträcker sig utarmningsområdet DP3 från komponentområdets yta och nedåt. Den elektriska fältstyrkan i komponentområdet beskrives av en kurva C2. En siffra l- 105 anger den elektriska fältstyrkan utmed kurvan i volt/cm som gäller transistoranordningens spärrande tillstånd då emittern 132 och basanslutningen B2 är jordade och drainanslutningen D2 är ansluten till en spänning +100 V. Den elektriska fältstyrkan kan anges noggrannare med en kurvskara på samma sätt som i figur 2, men för att inte i onödan komplicera figuren visas endast kurvan C2. Det framgår av figur 7 att fältstyrkan är låg såväl i 10 15 20 25 30 12 500 814 utarmningsområdet DP2 under translatorn BIP2 som mellan ut- sprången G3. Kurvan C2 i figur 8 anger den elektriska fältstyrkan på ytan av komponentområdet 24. Den angivna kurvan CZ bygger på uppskattningar av fältstyrkan, då det är svårt att göra tillför- litliga mätningar och en tillförlitlig beräkningsmodell för närvarande saknas för utföringsformen i figurerna 5 - 8.
Den relativt höga fältstyrkan 25-105 V/cm i kanten av basområdet B i figur 2 undvikes vid den uppfinningsenliga utföringsformen enligt figurerna 5 och 6. Detta medför att de seriekopplade transistorerna BIP2 och JFETZ ger en komponent som kan utstå mycket höga spänningar. Den alternativa utföringsformen med de Y- formade utsprången G3 i figur 6 förbättrar spänningståligheten ytterligare genom att det är lätt att helt utarma ändarna på dessa utsprång på laddningsbärare. Transistoraordningens serieresistans mellan sourceområdet S2 och drainanslutningen D2 hålles låg genom att avståndet mellan utsprången G3 succesivt vidgas närmare drainanslutningen.
Vissa data för transistoranordningen BIPI och JFETJ. i figurerna l och 2 skall anges närmare i anslutning till figurerna 9 och 10 och även vissa jämförelser med kända transistorer skall göras.
Figur 9 visar ett diagram med drainspänningen VD i volt på abskissan och ett normerat värde på strömmen I uttryckt i mA på ordinatan. En heldragen kurva 4u. anger karakteristikan för den i figurerna visade transistoranordningen, som är utförd i det monokristallina skiktet 3 med tjockleken Al=4um. Streckade kurvor 4.Sp och Sp visar karakteristikor för transistoranordningar som är utförda i monokristallina skikt med en tjoklek 4.5 respektive 5 um. En streckad kurva p. visar en i signalbehandlingssammanhang ideal karakteristika. Det bör observeras att transistor-anord- ningens karakterístika alltmer närmar sig den önskade ideala kurvan p ju tunnare det monokristallina skiktet 3 är.
Figur 10 visar ett diagram med spänningen VB i volt på abskissan och ett normerat strömvärde i ampere på ordinatan. En heldragen kurva IC visar hur den ovannämnda strömmen I varierar med 10 15 20 25 30 35 13 500 814 spänningen VB vid en drainspänning vD-7.5 volt. Det kan noteras att strömkurvan för en motsvarande transistor av tidigare känt utförande stämmer så väl med den uppfinningsenliga transistorns strömkurva, att de båda kurvorna nästan inte kan åtskiljas i diagrammet. Endast vid spänningar VB under 0.20 volt uppträder en skillnad så att den uppfinningsenliga transistorn ger en något lägre ström. En heldragen kurva IBJ. anger en basström för den uppfinningsenliga transistorn BIP1 och en streckad kurva IBO anger basströmmen för den nyss nämnda kända transistorn.
Den uppfinningsenliga transistorn BIPI är som nämnts framställd i skiktet 3 med tjockleken A1=4u, vilket skall jämföras med den ovannämnda kända transistorn, som är framställd i ett mono- kristallint skikt med en tjocklek av 25 um. Den kända transistorn har ett kratigt dopat skikt under sitt basområde och för att förhindra strömgenombrott måste avståndet mellan detta skikt och transistorns basområde vara tillräckligt stort. Det mono- kristallina skiktet måste därför ha sin relativt stora tjocklek, men detta medför en stor nackdel. Med nuvarande teknik är det inte möjligt att framställa dielektriskt isolerande separations- skikt, motsvarande skiktet 5, i alltför tjocka monokristallina lager. Den kända transistorn avgränsas därför med separations- skikt bestående av djupa och kraftigt dopade diffusioner, vilka är utrymmeskrävande. Detta medför att den kända transistorn kommer att uppta stor yta på sitt monokristallina lager.
I anslutning till figurerna 11-14 skall kort beskrivas hur de ovan angivna komponenterna tillverkas. Utgângsmaterialet är en så kallad "bonded wafer", omfattande underlaget 1 av kisel, det isolerande oxidskiktet 2 och den monokristallina kiselskivan 3, så som visas i figur 11. En sådan "bonded wafer" kan framställas exempelvis så som beskrives i den ovan citerade europeiska patentansökningen nr A1- 0 418 737 och är kommersiellt tillgäng- lig._ Övre ytan av skivan 3 belägges med ett fotoresistivt skikt 31, vilket exponeras i ett förutbestämt mönster och framkallas så att öppningar 32 i skiktet 31 uppstår. Genom dessa öppningar djupa urtag 33 genom plasmaetsning ned till det Urtagens sidor oxideras till kisel- upptages isolerande skiktet 2. 10 15 20 25 30 35 14 500, 814 dioxidskikt 34, återstoden av urtagen 33 fylles med polykristal- lint kisel 35 och det fotoresistiva skiktet 31 avlägsnas, såsom visas i figur 12. Härigenom avgränsas komponentområdet 4. Skivan 3 belägges med en ny fotoresistiv mask 36 med en öppning 37.
Genom denna öppning utföres en dopning med positiva dop- ningsmaterial så att basområdet B erhålles enligt figur 13.
Masken 36 avlägsnas och ytterligare en fotoresistiv mask 38 anbringas, vilken har öppningar 39 för en negativ dopning av emittern El och drainanslutningen D1. Masken 38 avlägsnas och med en ny fotoresistiv mask utföres den kraftiga positiva dopningen av basanslutningen Bl. Detta 'tillverkningssteg visas inte i figuren. Den senare fotoresistiva masken avlägsnas och skivans 3 yta oxideras till det isolerande kiseldioxidskiktet 6 så som visas i figur 14. Detta skikt 6 belägges med en mask 40 vilken har öppningar 41, genom vilka anslutningsöppningarna 7 etsas i skiktet 6. Masken 40 avlägsnas och komponenten förses med yttre anslutningar och skyddsskikt, vilket inte visas i figurerna.
Ovan har beskrivits den bipolära transistorn BIP1 seriekopplad med fälteffekttransistorn JFETI och dessa transistorers fram- ställning. Genom att endast förändra utformningen av öppningen 37 i masken 36 kan basområdet B3 med utsprången G3 hos transistorer- na BIP2 och JFET2 framställas. De visade bipolära transistorerna BIP1 och BIP2 är NPN-transistorer men även PNP-transistorer ligger på ett självklart sätt inom ramen för uppfinningen.
Inledningsvis har nämnts att stora fältstyrkor kan uppstå även i komponenter avsedda för beräkningskretsar, vilka anslutes till spänningar av storleken 3 till 5 volt. Dessa komponenter, som är mycket snabba, har höga halter av dopningsämnen och är små.
Exempelvis har dessa komponenter en tjocklek, motsvarande avståndet A1 i figur 1, som uppgår till endast omkring 0.5 um.
Uppfinningen kan tillämpas även på dessa komponenter, vilka har en i förhållande till sin storlek hög anslutningsspänning. Det kan nämnas att för dessa tunna komponenter kan det ovannämnda separationsskiktet 5 ersättas av ett skikt som framställts genom så kallad lokal oxidation (LOCOS), som är ett relativt enkelt isolationsförfarande. 10 15 20 15 500 814 Uppfinningen har exemplifierats med komponenter av kisel, men vandra halvledarmaterial såsom germanium eller galliumarsenid kan användas likaväl.
De uppfinningsenliga komponenterna har flera fördelar förutom sin spänningstålighet. Genom att utnyttja resurf-tekniken på det ovan beskrivna sättet fördelas den pålagda spänningen över en stor del av komponenten. Denna behöver därför endast uppta en relativt liten yta på underlaget, såsom beskrivits ovan. Därtill kommer att komponenterna med fördel göres tunna, vilket möjliggör att de kan isoleras i sidled med de visade dielektriska separations- skikten 5 respektive 25. Detta gör att ytbehovet på underlaget reduceras ytterligare. Den erforderliga ytan hos ett halvledar- underlag, som skall uppbära ett bestämt antal komponenter, kan med uppfinningen åtminstone halveras jämfört med tidigare känd teknik. Detta har stor betydelse för exempelvis abonnentlinje- kretsar i ett telefonsystem, i vilket varje abonnent har sin egen linjekrets. Till uppfinningens fördelar hör också att kom- ponenterna är enkla att tillverka genom att de utföres i ett färdigt monokristallint halvledarskikt och genom att deras utformning bestämmas genom val av fotoresistiva masker.
Claims (4)
1. Halvledaranordning i ett tunt aktivt skikt med hög genom- brottsspänning, vilken har på laddningsbärare utarmade områden (DPl:DP2,DP3) med reducerad elektrisk fältstyrka (ED), vilken anordning omfattar - en halvledarkropp (1,2,4a,4b:21,22,24a,24b), - ett av halvledarkroppen uppburet komponentområde (41:24) av halvledarmaterial med en övre yta, vilket har en relativt låg koncentration av dopningsmaterial av en första typ (n), - ett dielektriskt isolerande skikt (2:22) som avgränsar en undre yta hos komponentområdet (4:24) från halvledarkroppen, - ett elektriskt avgränsande separationsskikt (5:10:25) som sträcker sig utmed övriga, (1,2,4a,4b; 2l,22,24a,24b) gränsande ytor hos komponentområdet (4;24), - ett i komponentområdet (4;24) nedsänkt område (B:B3,G3) med relativt låg koncentration av dopningsmaterial av en andra typ (p) motsatt mot den första typen av dopningsmaterial, varvid det nedsänkta området sträcker sig från komponentområdets övre yta, - en PN-övergång (9;29) vid det nedsänkta områdets begräns- ningsyta mot en återstående del av komponentområdet, (BIPl,JFET17BIP2,JFET2) i mot halvledarkroppen - åtminstone en halvledarkomponent komponentområdet (4:24) och - åtminstone två elektriska anslutningar (8:26) området (4:24), varvid områdena med reducerad elektrisk fältstyrka (DPl:DP2,DP3) är utarmade på laddningsbärarna genom elektriska spänningar (VE, VB, VD) som är anslutna till de elektriska anslutningarna (8;26) och ett första av de på laddningsbärare utarmade områdena (DP1:DP2) sträcker sig från PN-övergången (9:29) till det dielektriskt isolerande skiktet (2;22) åtminstone under en del av det nedsänkta området (B:B3,G3), därav i komponent- k ä n n e t e c k n a d - att halvledarkomponenterna omfattar en bipolär transistor (BIP1:BIP2) som är seriekopplad med en andra halvledarkomponent (JFETuJI-*aræ , - att det nedsänkta området omfattar ett basområde (B;B3) hos den bipolära transistorn (BIP1;BIP2), 10 15 20 25 30 17 500 814 - att basområdet (B;B3) omger ett emitteromräde (E1;E2) som är kraftigt dopat (n+) med den första typen av dopningsmaterial och som är förbundet med en av de elektriska anslutnuingarna (8:26), - att basomràdet (B:B3) har ett basanslutningsomràde (81:82) som är kraftigt dopat (p+) med den andra typen av dopningsmaterial och som är förbundet med en andra av de elektriska anslutningarna (8726), - att basanslutningsomrádet (B1:B2) omfattar ett anslutnings- område (G1;G2) för den andra, seriekopplade komponenten (JFET1;JFET2) och - att den andra halvledarkomponenten (JFET1;JFET2) har ett kraftigt dopat (n+) anslutningsomràde (D1;D2) i den nämnda återstående delen av komponentomràdet (4;24) med en tredje av de elektriska anslutningarna (8:26), så att den elektriska fältstyrkan (ED) i det första utarmade området (DP1;DP2) ligger under en genombrottsfältstyrka (EGR) för halvledarmaterialet.
2. Halvledaranordning enligt patentkrav 1,k ä n n e t e c k n a d därav att den andra halvledarkomponenten (JFET1;JFET2) är en fälteffekttransistor, varvid dess anslutningsomràde (Dl:D2) är dopat med dopningsmaterial av den nämnda första typen (n).
3. Halvledaranordning enligt patentkrav 1 eller 2, varvid separationsskiktet (25) har två varandra motstáende,' dielek- triskt isolerande väggar pá motstáende sidor om komponentomràdet (24), k ä n n e t e c k n a d därav - att det nedsänkta omrâdet har två utspräng (G3) vilka sträcker (sig i komponentomrädet (24) utmed de nämnda motstáende väggarna hos det dielektriskt isolerande separationsskiktet (25), varvid ett andra av de på laddningsbârare utarmade områdena (DP3) sträcker sig mellan utsprången (G3).
4. Halvledaranordning enligt patentkrav 3, k ä n n e - t e c k n a d därav att utsprángen (G3) i sin tvärriktning har större bredd i sin ena mot basomràdet (B3) vända ände än i sin andra ände.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9300210A SE500814C2 (sv) | 1993-01-25 | 1993-01-25 | Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning |
| DE69411450T DE69411450T2 (de) | 1993-01-25 | 1994-01-12 | Halbleiteranordnung in einer dünnen aktiven Schicht mit hoher Durchbruchspannung |
| EP94850004A EP0623951B1 (en) | 1993-01-25 | 1994-01-12 | A semiconductor device in a thin active layer with high breakdown voltage |
| MYPI94000095A MY111643A (en) | 1993-01-25 | 1994-01-14 | A semiconductor device in a thin active layer with high breakdown voltage |
| JP6005896A JPH06349849A (ja) | 1993-01-25 | 1994-01-24 | 高耐圧薄膜半導体装置 |
| CN94100698.0A CN1092558A (zh) | 1993-01-25 | 1994-01-25 | 一种击穿电压高的薄有源层半导体器件 |
| KR1019940001282A KR100278424B1 (ko) | 1993-01-25 | 1994-01-25 | 높은 항복 전압을 지닌 얇은 능동층의 반도체 장치 |
| US08/669,848 US5659190A (en) | 1993-01-25 | 1996-06-26 | Semiconductor device in a thin active layer with high breakdown voltage |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9300210A SE500814C2 (sv) | 1993-01-25 | 1993-01-25 | Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning |
| US08/669,848 US5659190A (en) | 1993-01-25 | 1996-06-26 | Semiconductor device in a thin active layer with high breakdown voltage |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| SE9300210D0 SE9300210D0 (sv) | 1993-01-25 |
| SE9300210L SE9300210L (sv) | 1994-07-26 |
| SE500814C2 true SE500814C2 (sv) | 1994-09-12 |
Family
ID=26661632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE9300210A SE500814C2 (sv) | 1993-01-25 | 1993-01-25 | Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5659190A (sv) |
| EP (1) | EP0623951B1 (sv) |
| JP (1) | JPH06349849A (sv) |
| CN (1) | CN1092558A (sv) |
| SE (1) | SE500814C2 (sv) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283414A (ja) * | 1994-04-05 | 1995-10-27 | Toshiba Corp | Mos型半導体装置 |
| DE4418206C2 (de) * | 1994-05-25 | 1999-01-14 | Siemens Ag | CMOS-kompatibler Bipolartransistor und Herstellungsverfahren desselben |
| SE513512C2 (sv) * | 1994-10-31 | 2000-09-25 | Ericsson Telefon Ab L M | Halvledaranordning med ett flytande kollektorområde |
| US6043555A (en) * | 1995-04-13 | 2000-03-28 | Telefonaktiebolget Lm Ericsson | Bipolar silicon-on-insulator transistor with increased breakdown voltage |
| US5977569A (en) * | 1996-09-24 | 1999-11-02 | Allen-Bradley Company, Llc | Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability |
| US5852559A (en) * | 1996-09-24 | 1998-12-22 | Allen Bradley Company, Llc | Power application circuits utilizing bidirectional insulated gate bipolar transistor |
| SE512661C2 (sv) * | 1996-11-13 | 2000-04-17 | Ericsson Telefon Ab L M | Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma |
| JP3709668B2 (ja) * | 1997-09-02 | 2005-10-26 | ソニー株式会社 | 半導体装置とその製造方法 |
| DE19800715A1 (de) * | 1998-01-12 | 1999-07-15 | Bremicker Auto Elektrik | Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes |
| US6313482B1 (en) | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
| US6291304B1 (en) | 1999-09-15 | 2001-09-18 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a high voltage transistor using P+ buried layer |
| US6245609B1 (en) | 1999-09-27 | 2001-06-12 | Taiwan Semiconductor Manufacturing Company | High voltage transistor using P+ buried layer |
| US7642566B2 (en) * | 2006-06-12 | 2010-01-05 | Dsm Solutions, Inc. | Scalable process and structure of JFET for small and decreasing line widths |
| EP2058854B1 (en) * | 2007-11-07 | 2014-12-03 | Acreo Swedish ICT AB | A semiconductor device |
| JP6459416B2 (ja) * | 2014-11-12 | 2019-01-30 | 富士電機株式会社 | 半導体装置 |
| US9653455B1 (en) * | 2015-11-10 | 2017-05-16 | Analog Devices Global | FET—bipolar transistor combination |
| GB201604796D0 (en) | 2015-11-10 | 2016-05-04 | Analog Devices Global | A combined isolator and power switch |
| US9935628B2 (en) | 2015-11-10 | 2018-04-03 | Analog Devices Global | FET—bipolar transistor combination, and a switch comprising such a FET—bipolar transistor combination |
| US9698594B2 (en) | 2015-11-10 | 2017-07-04 | Analog Devices Global | Overvoltage protection device, and a galvanic isolator in combination with an overvoltage protection device |
| TWI747235B (zh) * | 2020-04-16 | 2021-11-21 | 世界先進積體電路股份有限公司 | 高壓半導體裝置 |
| US11121212B1 (en) | 2020-05-28 | 2021-09-14 | Vanguard International Semiconductor Corporation | High-voltage semiconductor device |
| CN113823678A (zh) * | 2021-09-03 | 2021-12-21 | 无锡市晶源微电子有限公司 | 一种高压npn器件 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3404295A (en) * | 1964-11-30 | 1968-10-01 | Motorola Inc | High frequency and voltage transistor with added region for punch-through protection |
| CA1131801A (en) * | 1978-01-18 | 1982-09-14 | Johannes A. Appels | Semiconductor device |
| US4587545A (en) * | 1978-12-20 | 1986-05-06 | At&T Bell Laboratories | High voltage dielectrically isolated remote gate solid-state switch |
| US4608590A (en) * | 1978-12-20 | 1986-08-26 | At&T Bell Laboratories | High voltage dielectrically isolated solid-state switch |
| US4587656A (en) * | 1979-12-28 | 1986-05-06 | At&T Bell Laboratories | High voltage solid-state switch |
| NL186665C (nl) * | 1980-03-10 | 1992-01-16 | Philips Nv | Halfgeleiderinrichting. |
| US4868624A (en) * | 1980-05-09 | 1989-09-19 | Regents Of The University Of Minnesota | Channel collector transistor |
| US4300150A (en) * | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
| NL187415C (nl) * | 1980-09-08 | 1991-09-16 | Philips Nv | Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte. |
| US4485392A (en) * | 1981-12-28 | 1984-11-27 | North American Philips Corporation | Lateral junction field effect transistor device |
| NL8200464A (nl) * | 1982-02-08 | 1983-09-01 | Philips Nv | Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte. |
| US4639761A (en) * | 1983-12-16 | 1987-01-27 | North American Philips Corporation | Combined bipolar-field effect transistor resurf devices |
| US4605948A (en) * | 1984-08-02 | 1986-08-12 | Rca Corporation | Semiconductor structure for electric field distribution |
| US5001075A (en) * | 1989-04-03 | 1991-03-19 | Motorola | Fabrication of dielectrically isolated semiconductor device |
| JP2825322B2 (ja) * | 1989-09-13 | 1998-11-18 | 株式会社東芝 | 誘電体分離構造を有する半導体基板の製造方法 |
| JP2654268B2 (ja) * | 1991-05-13 | 1997-09-17 | 株式会社東芝 | 半導体装置の使用方法 |
-
1993
- 1993-01-25 SE SE9300210A patent/SE500814C2/sv not_active IP Right Cessation
-
1994
- 1994-01-12 EP EP94850004A patent/EP0623951B1/en not_active Expired - Lifetime
- 1994-01-24 JP JP6005896A patent/JPH06349849A/ja active Pending
- 1994-01-25 CN CN94100698.0A patent/CN1092558A/zh active Pending
-
1996
- 1996-06-26 US US08/669,848 patent/US5659190A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SE9300210L (sv) | 1994-07-26 |
| CN1092558A (zh) | 1994-09-21 |
| SE9300210D0 (sv) | 1993-01-25 |
| EP0623951A1 (en) | 1994-11-09 |
| US5659190A (en) | 1997-08-19 |
| JPH06349849A (ja) | 1994-12-22 |
| EP0623951B1 (en) | 1998-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE500814C2 (sv) | Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning | |
| KR100272071B1 (ko) | 에스오아이소자및그제조방법 | |
| US6362112B1 (en) | Single step etched moat | |
| US5616944A (en) | Diode and semiconductor device having a controlled intrinsic or low impurity concentration region between opposite conductivity type semiconductor regions | |
| US4393573A (en) | Method of manufacturing semiconductor device provided with complementary semiconductor elements | |
| EP0011443B1 (en) | Semiconductor integrated circuit device | |
| EP0615287B1 (en) | Dielectric isolated bipolar transistor | |
| US4051506A (en) | Complementary semiconductor device | |
| EP1535344B1 (en) | Vertical gate semiconductor device with a self-aligned structure | |
| EP0623949B1 (en) | A dielectrically isolated semiconductor device and a method for its manufacture | |
| JPS60263465A (ja) | サイリスタ | |
| US6525392B1 (en) | Semiconductor power device with insulated circuit | |
| SE512661C2 (sv) | Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma | |
| EP2240960B1 (en) | Regenerative building block and diode bridge rectifier and methods | |
| US20030168710A1 (en) | High voltage integrated circuit including bipolar transistor within high voltage island area | |
| EP0316988B1 (en) | Lateral high-voltage transistor | |
| KR100278424B1 (ko) | 높은 항복 전압을 지닌 얇은 능동층의 반도체 장치 | |
| EP1172848A1 (en) | Integrated semiconductor structure | |
| KR100277680B1 (ko) | 개선된 엘아이지비티 전력소자 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| SE501218C2 (sv) | Lateral bipolär transistor med variabel basvidd och ett förfarande för styrning av basvidden | |
| JPH0575145A (ja) | 半導体装置 | |
| JPH07142704A (ja) | 半導体装置 | |
| JPS6251494B2 (sv) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| NUG | Patent has lapsed |