RU237046U1 - CMOS IC with NMOS transistors - Google Patents
CMOS IC with NMOS transistorsInfo
- Publication number
- RU237046U1 RU237046U1 RU2025104389U RU2025104389U RU237046U1 RU 237046 U1 RU237046 U1 RU 237046U1 RU 2025104389 U RU2025104389 U RU 2025104389U RU 2025104389 U RU2025104389 U RU 2025104389U RU 237046 U1 RU237046 U1 RU 237046U1
- Authority
- RU
- Russia
- Prior art keywords
- source
- mos transistors
- doping
- type conductivity
- phosphorus
- Prior art date
Links
Abstract
Полезная модель применяется в области конструкций полупроводниковых приборов и интегральных микросхем со структурами КМОП. Техническим результатом полезной модели является снижение стоимости и упрощение технологического процесса изготовления N-МОП-транзисторов в КМОП-микросхемах. Указанный технический результат достигается тем, что, в отличие от известных, в КМОП-микросхеме с N-МОП-транзисторами, состоящей из кремниевой монокристаллической подложки Р-типа проводимости, карманов N-типа проводимости для формирования Р-МОП транзисторов, выполненных путем легирования фосфором, сформированных в карманах N-типа проводимости охранных областей N-типа проводимости, выполненных путем легирования фосфором, областей истока и стока N-МОП-транзисторов, выполненных путем легирования мышьяком, контактных окон в защитном слое фосфоросиликатного стекла к областям истока и стока N-МОП-транзисторов, слоя защиты от растворения областей истока и стока N-МОП-транзисторов, алюминиевой металлизации, слой защиты от растворения областей истока и стока выполнен путем легирования фосфором области контактных окон истока и стока при формировании охранных областей N-типа проводимости. The utility model is applied in the field of semiconductor device designs and integrated circuits with CMOS structures. The technical result of the utility model is a reduction in cost and simplification of the technological process of manufacturing N-MOS transistors in CMOS microcircuits. The specified technical result is achieved by the fact that, unlike the known ones, in a CMOS microcircuit with N-MOS transistors consisting of a silicon monocrystalline substrate of P-type conductivity, pockets of N-type conductivity for forming P-MOS transistors made by doping with phosphorus, guard regions of N-type conductivity formed in the pockets of N-type conductivity made by doping with phosphorus, source and drain regions of N-MOS transistors made by doping with arsenic, contact windows in a protective layer of phosphosilicate glass to the source and drain regions of N-MOS transistors, a layer of protection against dissolution of the source and drain regions of N-MOS transistors, aluminum metallization, the layer of protection against dissolution of the source and drain regions is made by doping with phosphorus the region of the contact windows of the source and drain during the formation of guard regions of N-type conductivity.
Description
Полезная модель применяется в области конструкций полупроводниковых приборов и интегральных микросхем со структурами КМОП.The utility model is applied in the field of designs of semiconductor devices and integrated circuits with CMOS structures.
Известны КМОП-микросхемы с N-канальными МОП транзисторами (N-МОП-транзисторами), состоящие из кремниевой подложки Р-типа проводимости, охранных областей, слоя оксида кремния, областей истока и стока, выполненных путем легирования мышьяком, контактных окон в защитном слое оксида кремния к областям истока и стока, слоя защиты от растворения областей истока и стока, алюминиевой металлизации (см., например, книгу Widmann D. Technology of Integrated Circuits / D. Widmann, H. Mader, H. Friedrich. - Berlin: Springer, 1995. - p. 286-295).CMOS microcircuits with N-channel MOS transistors (N-MOS transistors) are known, consisting of a silicon substrate with P-type conductivity, guard regions, a silicon oxide layer, source and drain regions made by doping with arsenic, contact windows in the protective silicon oxide layer to the source and drain regions, a layer of protection against dissolution of the source and drain regions, aluminum metallization (see, for example, the book Widmann D. Technology of Integrated Circuits / D. Widmann, H. Mader, H. Friedrich. - Berlin: Springer, 1995. - p. 286-295).
Области истока и стока N-МОП-транзисторов, выполненные путем легирования мышьяком, как правило, имеют глубину не более 0,2-0,3 мкм, что позволяет существенно повысить воспроизводимость получения стабильной длины каналов N-МОП-транзисторов и малых сопротивлений этих областей по сравнению с областями истока и стока N-МОП-транзисторов, выполненными путем легирования фосфором. Однако области истока и стока N-МОП-транзисторов, выполненные путем легирования мышьяком на небольшую глубину, нуждаются в достаточно трудоемкой технологической операции формирования слоя защиты от растворения в алюминиевой металлизации. Слой защиты от растворения формируется путем нанесения слоя силицида титана TiSi2. При отсутствии слоя защиты произойдет растворение кремния, легированного мышьяком, в алюминиевой металлизации, вследствие чего по зернам алюминия произойдет замыкание металлизации областей стока и истока на подложку.The source and drain regions of N-MOS transistors made by doping with arsenic, as a rule, have a depth of no more than 0.2-0.3 μm, which allows to significantly increase the reproducibility of obtaining a stable channel length of N-MOS transistors and low resistances of these regions in comparison with the source and drain regions of N-MOS transistors made by doping with phosphorus. However, the source and drain regions of N-MOS transistors made by doping with arsenic to a small depth require a rather labor-intensive technological operation of forming a layer of protection against dissolution in aluminum metallization. The layer of protection against dissolution is formed by applying a layer of titanium silicide TiSi 2 . In the absence of a protection layer, silicon doped with arsenic will dissolve in the aluminum metallization, as a result of which the metallization of the drain and source regions will be shorted to the substrate along the aluminum grains.
Кроме того, КМОП-микросхемы неустойчивы к тиристорному эффекту.In addition, CMOS microcircuits are unstable to the thyristor effect.
Наиболее близкой к полезной модели является КМОП-микросхема с N-МОП-транзисторами, состоящая из кремниевой подложки Р-типа проводимости, карманов N-типа проводимости для формирования Р-МОП транзисторов, выполненных путем легирования фосфором, охранных областей N-типа проводимости, сформированных в карманах N-типа проводимости, областей истока и стока N-МОП-транзисторов, выполненных путем легирования фосфором, контактных окон в защитном слое фосфоросиликатного стекла к областям истока и стока N-МОП-транзисторов (см., например, книгу Эннс В. И., Кобзев Ю. М. Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика / Под редакцией канд. техн. наук В. И. Эннса. - М.: Горячая линия-Телеком. - 2005. - 454 с.: ил. 140).The closest to a utility model is a CMOS microcircuit with N-MOS transistors, consisting of a silicon substrate with P-type conductivity, N-type conductivity pockets for forming P-MOS transistors made by doping with phosphorus, N-type conductivity guard regions formed in the N-type conductivity pockets, N-MOS transistor source and drain regions made by doping with phosphorus, contact windows in a protective layer of phosphosilicate glass to the source and drain regions of N-MOS transistors (see, for example, the book by Enns V. I., Kobzev Yu. M. Design of analog CMOS microcircuits. A brief developer's handbook / Edited by Cand. Sci. (Eng.) V. I. Enns. - M .: Goryachaya Liniya-Telecom. - 2005. - 454 p.: ill. 140).
Охранные области N-типа проводимости, сформированные в карманах N-типа проводимости для формирования Р-МОП транзисторов КМОП-микросхем, выполненные путем легирования фосфором, снижают коэффициенты усиления паразитных транзисторов, на которых наблюдается тиристорный эффект. Кроме того, они обеспечивают омический контакт алюминиевой металлизации с областями карманов.N-type guard regions formed in N-type pockets for forming P-MOS transistors of CMOS microcircuits, made by doping with phosphorus, reduce the gain of parasitic transistors on which the thyristor effect is observed. In addition, they provide ohmic contact of the aluminum metallization with the pocket regions.
Однако области истока и стока N-МОП-транзисторов, выполненные путем легирования фосфором, как правило, имеют глубину не менее 0,6-0,7 мкм, что негативно сказывается на воспроизводимости получения стабильной длины каналов транзисторов. Чтобы повысить воспроизводимость получения стабильной длины каналов, области истока и стока N-МОП-транзисторов необходимо выполнять путем легирования мышьяком, что потребует проведения трудоемкой технологической операции формирования слоя защиты от растворения областей истока и стока в алюминиевой металлизации из TiSi2. Это приведет к удорожанию и усложнению технологического процесса.However, the source and drain regions of N-MOS transistors made by doping with phosphorus, as a rule, have a depth of at least 0.6-0.7 μm, which negatively affects the reproducibility of obtaining a stable channel length of transistors. In order to increase the reproducibility of obtaining a stable channel length, the source and drain regions of N-MOS transistors must be made by doping with arsenic, which will require a labor-intensive technological operation of forming a protective layer from dissolution of the source and drain regions in aluminum metallization from TiSi 2. This will lead to an increase in the cost and complexity of the technological process.
Техническим результатом полезной модели является снижение стоимости и упрощение технологического процесса изготовления N-МОП-транзисторов в КМОП-микросхемах.The technical result of the utility model is a reduction in cost and simplification of the technological process of manufacturing N-MOS transistors in CMOS microcircuits.
Указанный технический результат достигается тем, что, в отличие от известных, в КМОП-микросхеме с N-МОП-транзисторами, состоящей из кремниевой монокристаллической подложки Р-типа проводимости, карманов N-типа проводимости для формирования Р-МОП транзисторов, выполненных путем легирования фосфором, сформированных в карманах N-типа проводимости охранных областей N-типа проводимости, выполненных путем легирования фосфором, областей истока и стока N-МОП-транзисторов, выполненных путем легирования мышьяком, контактных окон в защитном слое фосфоросиликатного стекла к областям истока и стока N-МОП-транзисторов, слоя защиты от растворения областей истока и стока N-МОП-транзисторов, алюминиевой металлизации, слой защиты от растворения областей истока и стока выполнен путем легирования фосфором области контактных окон истока и стока при формировании охранных областей N-типа проводимости.The specified technical result is achieved by the fact that, unlike the known ones, in a CMOS microcircuit with N-MOS transistors consisting of a silicon monocrystalline substrate of P-type conductivity, pockets of N-type conductivity for forming P-MOS transistors made by doping with phosphorus, guard regions of N-type conductivity formed in the pockets of N-type conductivity made by doping with phosphorus, source and drain regions of N-MOS transistors made by doping with arsenic, contact windows in a protective layer of phosphosilicate glass to the source and drain regions of N-MOS transistors, a layer of protection against dissolution of the source and drain regions of N-MOS transistors, aluminum metallization, the layer of protection against dissolution of the source and drain regions is made by doping with phosphorus the region of the contact windows of the source and drain during the formation of guard regions of N-type conductivity.
Так как глубина легирования фосфором слоя защиты от растворения областей истока и стока больше, чем глубина легирования мышьяком областей истока и стока N-МОП-транзисторов, при формировании алюминиевой металлизации в алюминии будут растворяться более глубокие области, дополнительно легированные фосфором, и не будет происходить замыкания алюминиевой металлизации областей стока и истока на подложку.Since the depth of phosphorus doping of the dissolution protection layer of the source and drain regions is greater than the depth of arsenic doping of the source and drain regions of N-MOS transistors, when forming aluminum metallization in aluminum, deeper regions additionally doped with phosphorus will dissolve, and there will be no short-circuiting of the aluminum metallization of the drain and source regions to the substrate.
Поскольку в формировании длины канала N-МОП-транзисторов участвуют границы стока и истока, выполненных путем легирования мышьяком, легирование фосфором слоя защиты от растворения областей истока и стока не повлияет на воспроизводимось получения стабильной длины каналов транзисторов.Since the formation of the channel length of N-MOS transistors involves the boundaries of the drain and source, which are made by doping with arsenic, doping the layer of protection against dissolution of the source and drain regions with phosphorus will not affect the reproducibility of obtaining a stable channel length of transistors.
Сущность предлагаемой полезной модели поясняется фиг. 1, на которой представлена конструкция кремниевого полупроводникового прибора (N-МОП-транзистора в КМОП-микросхеме), соответствующего предлагаемой полезной модели.The essence of the proposed utility model is explained in Fig. 1, which shows the design of a silicon semiconductor device (N-MOS transistor in a CMOS microcircuit) corresponding to the proposed utility model.
Позициями на фиг. 1 обозначены:The positions in Fig. 1 indicate:
1 - кремниевая монокристаллическая подложка Р-типа проводимости;1 - silicon monocrystalline substrate with P-type conductivity;
2 - карман N-типа проводимости для формирования Р-МОП транзисторов, выполненный путем легирования фосфором;2 - N-type conductivity pocket for forming R-MOS transistors, made by doping with phosphorus;
3 - охранная область N-типа проводимости, выполненная путем легирования фосфором;3 - N-type conductivity guard region, made by doping with phosphorus;
4 - слой защиты от растворения областей истока и стока, выполненный путем легирования фосфором контактных окон истока и стока при формировании охранных областей N-типа проводимости;4 - a layer of protection against dissolution of the source and drain areas, made by doping the source and drain contact windows with phosphorus when forming protective areas of N-type conductivity;
5 - области истока и стока N-МОП-транзисторов, выполненные путем легирования мышьяком;5 - source and drain regions of N-MOS transistors, made by doping with arsenic;
6 - подзатворный оксид кремния;6 - gate silicon oxide;
7 - поликремниевый затвор;7 - polysilicon gate;
8 - алюминиевая металлизация;8 - aluminum metallization;
9 - защитный слой фосфоросиликатного стекла (ФСС).9 - protective layer of phosphosilicate glass (PGS).
Полезная модель (N-МОП-транзистор в КМОП-микросхеме) имеет следующую конструкцию: в кремниевой монокристаллической подложке р-типа проводимости 1 с удельным сопротивлением 12 Ом-см (см.: фиг. 1) были созданы карманы N-типа проводимости для формирования Р-МОП транзисторов путем легирования фосфором 2 с дозой облучения D=0,6-0,8 мкКл/см2 и энергией ионов Е=70 кэВ и разгонки фосфора при температуре Т=1200°С в течение 10 часов в атмосфере азота. В карманах N-типа проводимости были сформированы охранные области N-типа проводимости 3 путем легирования фосфором с дозой легирования D=300 мкКл/см2 и энергией ионов Е=40 кэВ и разгонки фосфора при температуре Т=1000°С в течение 30 минут в атмосфере азота. Одновременно с формированием охранных областей N-типа проводимости был создан слой защиты от растворения областей истока и стока 4 путем легирования фосфором контактных окон истока и стока. Затем был создан слой подзатворного оксида кремния 6 толщиной 360 Å при температуре Т=850°С и поликремниевый затвор 7 толщиной dpoly-Si=0,38-0,44 мкм при температуре Т=650°С. После этого были сформированы области истока и стока N-канальных МОП транзисторов путем легирования мышьяком 5 с дозой легирования D=1000 мкКл/см2 и энергией ионов Е=90 кэВ и разгонки мышьяка при температуре Т=850°С в течение 30 минут в атмосфере азота. После формирования защитного слоя фосфоросиликатного стекла 9 толщиной 0,6-0,8 мкм методом осаждения из газовой фазы при температуре Т=850°С и пониженном давлении в нем вскрыли отверстия для создания контактных окон к областям истока и стока. Затем на пластине сформировали алюминиевую металлизацию 8 путем напыления пленки Al-Si толщиной dA1 - 0,5-0,7 мкм и фотолитографии.The utility model (N-MOS transistor in a CMOS microcircuit) has the following design: in a silicon monocrystalline substrate of p-type conductivity 1 with a specific resistance of 12 Ohm-cm (see: Fig. 1), pockets of N-type conductivity were created for forming P-MOS transistors by doping with phosphorus 2 with an irradiation dose of D=0.6-0.8 μC/ cm2 and an ion energy of E=70 keV and by accelerating the phosphorus at a temperature of T=1200°C for 10 hours in a nitrogen atmosphere. Guard regions of N-type conductivity 3 were formed in the pockets of N-type conductivity by doping with phosphorus with a doping dose of D=300 μC/ cm2 and an ion energy of E=40 keV and by accelerating the phosphorus at a temperature of T=1000°C for 30 minutes in a nitrogen atmosphere. Simultaneously with the formation of the N-type conductivity guard regions, a layer of protection against dissolution of the source and drain regions 4 was created by doping the source and drain contact windows with phosphorus. Then, a layer of gate silicon oxide 6 with a thickness of 360 Å was created at a temperature of T = 850 °C and a polysilicon gate 7 with a thickness of d poly-Si = 0.38-0.44 μm at a temperature of T = 650 °C. After that, the source and drain regions of the N-channel MOS transistors were formed by doping with arsenic 5 with a doping dose of D = 1000 μC/cm 2 and an ion energy of E = 90 keV and accelerating arsenic at a temperature of T = 850 °C for 30 minutes in a nitrogen atmosphere. After forming a protective layer of phosphosilicate glass 9 with a thickness of 0.6-0.8 μm by deposition from the gas phase at a temperature of T=850°C and reduced pressure, holes were opened in it to create contact windows to the source and drain areas. Then, aluminum metallization 8 was formed on the plate by sputtering an Al-Si film with a thickness of d A1 - 0.5-0.7 μm and photolithography.
Так как слой защиты от растворения областей истока и стока выполняется путем легирования фосфором области контактных окон истока и стока при формировании охранных областей N-типа проводимости, нет необходимости проводить дополнительные технологические операции для формирования слоя защиты от растворения областей истока и стока в алюминиевой металлизации из TiSi2: нанесение силицида титана и фотолитографию.Since the layer of protection against dissolution of the source and drain areas is made by doping the area of the contact windows of the source and drain with phosphorus during the formation of protective areas of N-type conductivity, there is no need to carry out additional technological operations to form a layer of protection against dissolution of the source and drain areas in aluminum metallization from TiSi 2 : application of titanium silicide and photolithography.
Результатом полезной модели является упрощение технологического процесса изготовления N-МОП-транзисторов в КМОП-микросхемах и снижение стоимости процесса на 7% за счет исключения дополнительных операций.The result of the utility model is a simplification of the technological process of manufacturing N-MOS transistors in CMOS microcircuits and a reduction in the cost of the process by 7% due to the elimination of additional operations.
Claims (1)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU237046U1 true RU237046U1 (en) | 2025-09-05 |
Family
ID=
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851360A (en) * | 1986-09-29 | 1989-07-25 | Texas Instruments Incorporated | NMOS source/drain doping with both P and As |
| US5532178A (en) * | 1995-04-27 | 1996-07-02 | Taiwan Semiconductor Manufacturing Company | Gate process for NMOS ESD protection circuits |
| US20060022278A1 (en) * | 2004-08-02 | 2006-02-02 | Shanjen Pan | Method and structure for a low voltage CMOS integrated circuit incorporating higher-voltage devices |
| RU2329566C1 (en) * | 2006-09-27 | 2008-07-20 | Государственное учреждение "Научно-производственный комплекс "Технологический центр" Московского государственного института электронной техники" | Method of cmos transistors manufacturing with raised electrodes |
| RU2665584C2 (en) * | 2015-07-07 | 2018-08-31 | ООО "Трейд Плюс" | Method of manufacturing cmos structures |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851360A (en) * | 1986-09-29 | 1989-07-25 | Texas Instruments Incorporated | NMOS source/drain doping with both P and As |
| US5532178A (en) * | 1995-04-27 | 1996-07-02 | Taiwan Semiconductor Manufacturing Company | Gate process for NMOS ESD protection circuits |
| US20060022278A1 (en) * | 2004-08-02 | 2006-02-02 | Shanjen Pan | Method and structure for a low voltage CMOS integrated circuit incorporating higher-voltage devices |
| RU2329566C1 (en) * | 2006-09-27 | 2008-07-20 | Государственное учреждение "Научно-производственный комплекс "Технологический центр" Московского государственного института электронной техники" | Method of cmos transistors manufacturing with raised electrodes |
| RU2665584C2 (en) * | 2015-07-07 | 2018-08-31 | ООО "Трейд Плюс" | Method of manufacturing cmos structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3514500B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2510751B2 (en) | Process for forming high voltage and low voltage CMOS transistors on a single integrated circuit chip | |
| US7576399B2 (en) | Semiconductor device and method of manufacture thereof | |
| US7834358B2 (en) | Semiconductor LSI circuit and a method for fabricating the semiconductor LSI circuit | |
| JPS59148369A (en) | Method of producing mos transistor | |
| JPS6318867B2 (en) | ||
| JPH11163339A (en) | MOS gate Schottky tunnel transistor and integrated circuit using the same | |
| JPH0923005A (en) | Semiconductor device and manufacturing method thereof | |
| JP2692617B2 (en) | Method for manufacturing semiconductor device | |
| CN101771079A (en) | Tunneling transistor structure with schottky junction source electrode and manufacturing method thereof | |
| Lu et al. | Process limitation and device design tradeoffs of self-aligned TiSi/sub 2/junction formation in submicrometer CMOS devices | |
| JP3128323B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| RU237046U1 (en) | CMOS IC with NMOS transistors | |
| Ohguro et al. | Thermal stability of CoSi/sub 2/film for CMOS salicide | |
| JP3119190B2 (en) | Method for manufacturing semiconductor device | |
| JPH05183160A (en) | Semiconductor device and manufacturing method thereof | |
| JPH01259560A (en) | Semiconductor integrated circuit device | |
| JP3206419B2 (en) | Method for manufacturing semiconductor device | |
| JPH01114070A (en) | Manufacture of semiconductor device | |
| JPS63293979A (en) | Semiconductor device | |
| JP3426039B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
| RU2789188C1 (en) | Method for creating mos structures | |
| JP3144483B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN111415934A (en) | PMOS and NMOS integrated structure and manufacturing method thereof | |
| JPS61237470A (en) | semiconductor equipment |