Claims (25)
1. Процессорная система, содержащая:1. A processor system comprising:
архитектурно защищенную память; иarchitecturally protected memory; and
несколько процессорных устройств, осуществляющих связь с этой архитектурно защищенной памятью, причем каждое процессорное устройство содержит первую процессорную логику для реализации архитектурно защищенной исполнительной среды путем выполнения по меньшей мере одного из следующих действий: выполнения команд, резидентных в архитектурно защищенной памяти, или предотвращения неавторизованного доступа к архитектурно защищенной памяти;several processor devices communicating with this architecturally protected memory, each processor device having a first processor logic for implementing an architecturally protected execution environment by performing at least one of the following actions: executing instructions resident in the architecturally protected memory, or preventing unauthorized access to architecturally protected memory;
отличающаяся тем, что каждое процессорное устройство дополнительно содержит вторую процессорную логику, предназначенную для установления защищенного канала связи со вторым процессорным устройством из состава этой процессорной системы с целью использования этого защищенного канала связи для синхронизации идентификационного ключа платформы, представляющей процессорную систему, и для передачи манифеста платформы, содержащего идентификационный ключ платформы, в систему сертификации.characterized in that each processor device further comprises a second processor logic designed to establish a secure communication channel with a second processor device from this processor system in order to use this secure communication channel to synchronize the identification key of the platform representing the processor system and to transmit the platform manifest containing the platform’s identification key to the certification system.
2. Процессорная система по п. 1, отличающаяся тем, что архитектурно защищенная память образована кэшем страниц анклава (ЕРС).2. The processor system according to claim 1, characterized in that the architecturally protected memory is formed by an enclave page cache (EPC).
3. Процессорная система по п. 1, отличающаяся тем, что первая процессорная логика дополнительно предназначена для реализации защищенной исполнительной среды анклава.3. The processor system according to claim 1, characterized in that the first processor logic is additionally designed to implement a secure enclave execution environment.
4. Процессорная система по п. 1, отличающаяся тем, что вторая процессорная логика дополнительно предназначена для передачи идентификационного ключа платформы в систему обеспечения.4. The processor system according to claim 1, characterized in that the second processor logic is additionally designed to transmit the platform identification key to the support system.
5. Процессорная система по п. 1, отличающаяся тем, что вторая процессорная логика дополнительно предназначена для сохранения манифеста платформы в энергонезависимой памяти.5. The processor system according to claim 1, characterized in that the second processor logic is additionally designed to store the platform manifest in non-volatile memory.
6. Процессорная система по п. 1, отличающаяся тем, что синхронизация идентификационного ключа платформы содержит обмен идентификационными ключами процессоров со вторым процессорным устройством.6. The processor system according to claim 1, characterized in that the synchronization of the identification key of the platform comprises exchanging the identification keys of the processors with the second processor device.
7. Процессорная система по п. 1, отличающаяся тем, что вторая процессорная логика дополнительно предназначена для сохранения в энергонезависимой памяти ключевого двоичного объекта (blob), содержащего идентификационный ключ платформы и идентификационные ключи нескольких процессорных устройств.7. The processor system according to claim 1, characterized in that the second processor logic is additionally designed to store in a non-volatile memory a key binary object (blob) containing the platform identification key and the identification keys of several processor devices.
8. Способ, содержащий:8. A method comprising:
установление, посредством первого процессорного устройства из состава процессорной системы, защищенного канала связи со вторым процессорным устройством из состава этой процессорной системы;the establishment, through the first processor device from the processor system, a secure communication channel with the second processor device from the processor system;
синхронизацию, по указанному защищенному каналу связи, идентификационного ключа платформы, представляющей процессорную систему; иsynchronization, through the specified secure communication channel, of the platform identification key representing the processor system; and
передачу манифеста платформы, содержащего идентификационный ключ платформы, в систему сертификации.transfer of the platform manifest containing the platform identification key to the certification system.
9. Способ по п. 8, дополнительно содержащий передачу манифеста платформы в систему обеспечения.9. The method of claim 8, further comprising transmitting the platform manifest to the provisioning system.
10. Способ по п. 8, дополнительно содержащий сохранение манифеста платформы в энергонезависимой памяти.10. The method of claim 8, further comprising storing the platform manifest in non-volatile memory.
11. Способ по п. 8, отличающийся тем, что установление защищенного канала связи содержит выполнение протокола согласования неаутентифицированного ключа.11. The method according to p. 8, characterized in that the establishment of a secure communication channel comprises executing a protocol for negotiating an unauthenticated key.
12. Способ по п. 8, отличающийся тем, что синхронизация идентификационного ключа платформы содержит обмен идентификационными ключами процессоров со вторым процессорным устройством.12. The method according to p. 8, characterized in that the synchronization of the identification key of the platform comprises exchanging the identification keys of the processors with the second processor device.
13. Способ по п. 8, отличающийся тем, что синхронизация идентификационного ключа платформы содержит назначение первого процессорного устройства в качестве ведущего процессора.13. The method according to p. 8, characterized in that the synchronization of the identification key of the platform contains the purpose of the first processor device as the host processor.
14. Способ по п. 13, дополнительно содержащий генерацию идентификационного ключа платформы посредством ведущего процессора.14. The method of claim 13, further comprising generating a platform identification key through the host processor.
15. Способ по п. 8, дополнительно содержащий:15. The method of claim 8, further comprising:
сохранение в энергонезависимой памяти ключевого двоичного объекта (blob), содержащего идентификационный ключ платформы и идентификационные ключи нескольких процессорных устройств, входящих в состав процессорной системы.storing in non-volatile memory a key binary object (blob) containing the platform identification key and the identification keys of several processor devices that are part of the processor system.
16. Способ по п. 15, дополнительно содержащий:16. The method of claim 15, further comprising:
вызов, при обнаружении перезагрузки процессорной системы, ключевого двоичного объекта из энергонезависимой памяти.a call, upon detection of a processor system reboot, of a key binary object from non-volatile memory.
17. Способ по п. 8, дополнительно содержащий:17. The method of claim 8, further comprising:
передачу в систему сертификации требования добавить третье процессорное устройство в процессорную систему.the transfer to the certification system of the requirement to add a third processor device to the processor system.
18. Считываемый компьютером энергонезависимый носитель записи, содержащий исполняемые команды, при выполнении которых процессорная система осуществляет операции, содержащие:18. A computer-readable non-volatile recording medium containing executable instructions, during which the processor system performs operations containing:
установление, посредством первого процессорного устройства из состава процессорной системы, защищенного канала связи со вторым процессорным устройством из состава этой процессорной системы;the establishment, through the first processor device from the processor system, a secure communication channel with the second processor device from the processor system;
синхронизацию, по указанному защищенному каналу связи, идентификационного ключа платформы, представляющей процессорную систему; иsynchronization, through the specified secure communication channel, of the platform identification key representing the processor system; and
передачу манифеста платформы, содержащего идентификационный ключ платформы, в систему сертификации.transfer of the platform manifest containing the platform identification key to the certification system.
19. Считываемый компьютером носитель записи по п. 18, дополнительно содержащий исполняемый команды, при выполнении которых процессорная система передает манифест платформы в систему обеспечения.19. A computer-readable recording medium according to claim 18, further comprising an executable instruction, upon execution of which the processor system transfers the platform manifest to the provisioning system.
20. Считываемый компьютером носитель записи по п. 18, дополнительно содержащий исполняемый команды, при выполнении которых процессорная система сохраняет манифест платформы в энергонезависимой памяти.20. The computer-readable recording medium according to claim 18, further comprising an executable instruction, upon execution of which the processor system stores the platform manifest in non-volatile memory.
21. Считываемый компьютером носитель записи по п. 18, отличающийся тем, что установление защищенного канала связи содержит выполнение протокола согласования неаутентифицированного ключа.21. A computer-readable recording medium according to claim 18, characterized in that the establishment of a secure communication channel comprises executing an unauthenticated key agreement protocol.
22. Считываемый компьютером носитель записи по п. 18, отличающийся тем, что синхронизация идентификационного ключа платформы содержит обмен идентификационными ключами процессоров со вторым процессорным устройством.22. A computer-readable recording medium according to claim 18, characterized in that the synchronization of the platform identification key comprises exchanging the identification keys of the processors with the second processor device.
23. Считываемый компьютером носитель записи по п. 18, отличающийся тем, что синхронизация идентификационного ключа платформы содержит назначение первого процессорного устройства в качестве ведущего процессора.23. A computer-readable recording medium according to claim 18, characterized in that the synchronization of the platform identification key comprises the purpose of the first processor device as a master processor.
24. Считываемый компьютером носитель записи по п. 23, дополнительно содержащий исполняемый команды, при выполнении которых процессорная система генерирует идентификационный ключ платформы посредством ведущего процессора.24. A computer-readable recording medium according to claim 23, further comprising an executable instruction, upon execution of which the processor system generates a platform identification key through the host processor.
25. Считываемый компьютером носитель записи по п. 18, дополнительно содержащий исполняемый команды, при выполнении которых процессорная система сохраняет в энергонезависимой памяти ключевой двоичный объект (blob), содержащий идентификационный ключ платформы и идентификационные ключи нескольких процессорных устройств, входящих в состав процессорной системы.
25. The computer-readable recording medium according to claim 18, further comprising executable instructions, upon execution of which the processor system stores a key binary object (blob) in non-volatile memory containing the platform identification key and the identification keys of several processor devices included in the processor system.