Claims (1)
Устройство для определения оптимального времени подготовки средств системы к применению, содержащее первый сумматор, второй сумматор, второй вход которого подключен к четвертому выходу блока памяти, второй, третий и четвертый блоки умножения, второй блок нелинейности, вторй и третий вычитатели, четвертый вычитатель (эквивалент сумматора прототипа), выход которого соединен со вторым входом первого блока деления, первый элемент памяти, выход которого подключен к информационному входу первого вентиля, выход которого является вторым выходом устройства, третьим выходом которого является выход второго вентиля, информационный вход которого соединен с выходом второго элемента памяти, третий элемент памяти, выход которого подключен к информационному входу третьего вентиля, выход которого является четвертым выходом устройства, девятый вход которого соединен с первым входом триггера, второй вход которого подключен к выходу первого компаратора, а выход - к девятому входу блока памяти, входы которого с первого по восьмой являются одноименными входами устройства, седьмой выход блока памяти соединен с первым входом первого блока нелинейности, второй вход которого связан с выходом первого вычитателя, а выход подключен ко второму входу первого блока умножения, выход которого связан с первым входом третьего блока умножения, шестой выход блока памяти соединен с первым входом третьего сумматора, отличающееся тем, что в него введены датчик времени (генератор линейно изменяющегося напряжения), блок логарифмического преобразования, второй блок деления, второй и третий компараторы, причем первым выходом устройства является выход третьего компаратора, второй вход которого соединен с выходом первого вентиля, а первый вход - с первым выходом блока памяти, первый выход которого подключен ко второму входу первого сумматора, к первым входам второго и третьего вычитателей, а также ко второму входу четвертого вычитателя, первый вход которого соединен с выходом третьего блока умножения, второй вход которого связан с выходом второго сумматора, второй вход которого соединен со вторым входом второго вычитателя, а первый вход вместе с первым входом первого сумматора подключен к третьему выходу блока памяти и к первому входу второго блока нелинейности, второй вход которого соединен с выходом третьего сумматора, а выход подключен ко второму входу четвертого блока умножения, выход которого соединен с информационным входом первого элемента памяти, а первый вход - с выходом первого блока умножения, первый вход которого подключен к пятому выходу блока памяти, восьмой выход которого соединен с первым входом первого вычитателя и со вторым входом второго компаратора, выход которого является пятым выходом устройства, девятый вход которого соединен с первым входом датчика времени, выход которого подключен к второму входу третьего сумматора, к первым входам первого и второго компараторов, к информационному входу третьего элемента памяти и ко второму входу первого вычитателя, выход которого соединен с информационным входом второго элемента памяти, управляющий вход которого вместе с управляющими входами первого и третьего элементов памяти, первого, второго и третьего вентилей, а также со вторым входом датчика времени подключен к выходу первого компаратора, второй вход которого соединен с выходом второго блока деления, первый вход которого связан с выходом второго вычитателя, а второй вход - с выходом блока логарифмического преобразования, вход которого подключен к выходу первого блока деления, первый вход которого соединен с выходом третьего вычитателя, второй вход которого связан с выходом второго блока умножения, второй вход которого подключен к выходу первого сумматора, а первый вход - к выходу первого блока умножения.
A device for determining the optimal time for preparing the system tools for use, comprising a first adder, a second adder, the second input of which is connected to the fourth output of the memory block, the second, third and fourth multiplication blocks, the second nonlinearity block, the second and third subtracters, the fourth subtractor (the equivalent of the adder prototype), the output of which is connected to the second input of the first division unit, the first memory element, the output of which is connected to the information input of the first valve, the output of which is the second output ohm device, the third output of which is the output of the second gate, the information input of which is connected to the output of the second memory element, the third memory element, the output of which is connected to the information input of the third valve, the output of which is the fourth output of the device, the ninth input of which is connected to the first input of the trigger, the second input of which is connected to the output of the first comparator, and the output to the ninth input of the memory block, whose inputs from the first to the eighth are the same inputs of the device, the seventh output is the memory lock is connected to the first input of the first non-linearity block, the second input of which is connected to the output of the first subtractor, and the output is connected to the second input of the first multiplication block, the output of which is connected to the first input of the third multiplication block, the sixth output of the memory block is connected to the first input of the third adder, characterized in that a time sensor (a ramp generator), a logarithmic conversion unit, a second division unit, a second and third comparators are introduced into it, the first output of the device being the output of the third comparator, the second input of which is connected to the output of the first valve, and the first input - with the first output of the memory block, the first output of which is connected to the second input of the first adder, to the first inputs of the second and third subtractors, as well as to the second input of the fourth subtractor, whose first input is connected to the output of the third multiplication unit, the second input of which is connected to the output of the second adder, the second input of which is connected to the second input of the second subtractor, and the first input together with the first input of the first adder connected to the third output of the memory block and to the first input of the second non-linearity block, the second input of which is connected to the output of the third adder, and the output is connected to the second input of the fourth multiplication block, the output of which is connected to the information input of the first memory element, and the first input is connected to the output of the first multiplication unit, the first input of which is connected to the fifth output of the memory unit, the eighth output of which is connected to the first input of the first subtractor and to the second input of the second comparator, the output of which is the fifth output three, the ninth input of which is connected to the first input of the time sensor, the output of which is connected to the second input of the third adder, to the first inputs of the first and second comparators, to the information input of the third memory element and to the second input of the first subtractor, the output of which is connected to the information input of the second element memory, the control input of which, together with the control inputs of the first and third memory elements, the first, second and third valves, as well as with the second input of the time sensor is connected to the output of the first o a comparator, the second input of which is connected to the output of the second division unit, the first input of which is connected to the output of the second subtractor, and the second input - to the output of the logarithmic conversion unit, the input of which is connected to the output of the first division unit, the first input of which is connected to the output of the third subtractor, the second input of which is connected with the output of the second multiplication block, the second input of which is connected to the output of the first adder, and the first input is connected to the output of the first multiplication block.