RU2008728C1

RU2008728C1 - Device for digital recording and reproduction of speech information

Info

Publication number: RU2008728C1
Authority: RU
Inventors: А.И. Селихов; К.А. Тимофеев
Original assignee: Конструкторское бюро "Звукотехника"
Priority date: 1992-02-28
Filing date: 1992-02-28
Publication date: 1994-02-28

Abstract

FIELD: devices for digital recording and reproduction. SUBSTANCE: device has encoder, main and additional channels for recording, storing and reading of information, synchronization and control unit, start-stop control unit, marker processing unit. In addition device has four multiplexers, two AND gates, pause code generator, inverter, threshold voltage generator, comparator, four switch elements, low-band filter, amplifier, three OR gates, and eight demultiplexers. Variable information is stored in main channel and often repeating information is stored in additional channel. Device provides separate access to memory units of both channels. Thus device provides serial recording and random access reading of speech information according to given algorithm. EFFECT: increased functional capabilities. 6 dwg

Description

Изобретение относится к технике накопления информации, а именно к устройствам цифровой записи-воспроизведения речевой информации, и может быть использовано на пассажирском транспорте, в частности для обеспечения пассажиров необходимой речевой информацией в вагонах метро, в вагонах электропоездов. Кроме того, оно может найти применение в качестве автоответчика в кинотеатрах, в конференцзалах, а также в качестве информатора в справочных устройствах. The invention relates to techniques for the accumulation of information, namely, devices for digital recording-playback of voice information, and can be used in passenger transport, in particular to provide passengers with the necessary voice information in subway cars, in electric train cars. In addition, it can be used as an answering machine in cinemas, in conference rooms, as well as as an informant in help devices.

Известно устройство для магнитной записи-воспроизведения речевых сигналов по а. с. N 1554013, кл. G 11 B 5/027, 1990, содержащее входную и выходную шины, дельта-кодер дельта-декодер (кодек), два элемента оперативной динамической памяти, четыре коммутатора, усилитель воспроизведения, усилитель записи, формирователь управляющих импульсов, мультиплексор, три счетчика, блок фиксации цифрового кода речи, три элемента ИЛИ, три триггера, формирователь тактовых импульсов, дифференцирующий элемент, элемент И, блок переключения режимов, формирователь тока скорости перемещения, генератор стирания и подмагничивания, датчик расхода магнитной ленты, электродвигатель с лентопротяжным механизмом (ЛПМ), универсальную и стирающую магнитные головки и магнитную ленту. A device for magnetic recording-reproduction of speech signals by a. with. N 1554013, CL G 11 B 5/027, 1990, containing input and output buses, a delta encoder, a delta decoder (codec), two dynamic random access memory elements, four switches, a playback amplifier, a recording amplifier, a control pulse shaper, a multiplexer, three counters, a block fixation of a digital speech code, three OR elements, three triggers, a pulse shaper, a differentiating element, an I element, a mode switching unit, a travel speed current generator, an erase and bias generator, a magnetic tape flow sensor, an electric a motor with a tape drive mechanism (LPM), universal and erasing magnetic heads and magnetic tape.

В данном устройстве речевая информация, поступающая на входную шину устройства, в режиме записи преобразуется сначала в цифровую форму, затем после соответствующей обработки (задержки) преобразуется снова в аналоговую форму. Обработанный таким образом аналоговый входной сигнал речевой информации записывается в аналоговой форме на магнитную ленту с некоторой задержкой, что позволяет повысить в дальнейшем разборчивость речи при воспроизведении речевых сигналов в режиме с реверсированием направления движения магнитной ленты. Для транспортирования магнитной ленты в устройстве используется ЛПМ, которому свойственна, как известно, некоторая инерционность при реверсировании направления движения магнитной ленты, что ухудшает разборчивость речи. Благодаря использованию оперативной динамической памяти в данном устройстве цифровой код речевой информации задерживается в процессе записи на интервал времени, превышающий время реверсирования перемещения магнитной ленты, что улучшает разборчивость речи в дальнейшем при воспроизведении. In this device, the speech information received on the input bus of the device in the recording mode is first converted to digital form, then after appropriate processing (delay) it is converted again to analog form. The analogue input signal of speech information processed in this way is recorded in analog form on a magnetic tape with a certain delay, which makes it possible to further improve speech intelligibility when reproducing speech signals in a mode with reversing the direction of movement of the magnetic tape. For transportation of magnetic tape, the device uses a CVL, which, as you know, is characterized by some inertia when reversing the direction of movement of the magnetic tape, which impairs speech intelligibility. Due to the use of random-access memory in this device, the digital code of voice information is delayed during recording for a time interval exceeding the time of reversing the movement of the magnetic tape, which improves speech intelligibility in the future during playback.

Недостатком устройства является сам факт наличия ЛПМ, для изготовления которого необходимо большое число механических деталей, а для его функционирования необходимы соответствующие схемы (усилители записи и воспроизведения, генератор стирания и подмагничивания, датчик расхода магнитной ленты, формирователь тока скорости перемещения, электродвигатель и магнитные головки), что усложняет устройство и снижает его надежность. The disadvantage of this device is the very fact of the presence of a CVL, for the manufacture of which a large number of mechanical parts are necessary, and for its operation, appropriate circuits are required (recording and reproducing amplifiers, an erase and bias generator, a magnetic tape flow sensor, a displacement speed current generator, an electric motor and magnetic heads) , which complicates the device and reduces its reliability.

Этот недостаток отсутствует в известном Автомобильном приемнике с памятью (Ж. Мицубиси дэнки гихо, N 8, 1987, с. 641-644, Япония), содержащем антенну, тракт АМ, тракт НЧ, коммутатор, аналого-цифровой преобразователь (АЦП), цифроаналоговый преобразователь (ЦАП), блок оперативной памяти, блок управления и динамическую головку. This disadvantage is absent in the well-known Car receiver with memory (J. Mitsubishi deki giho, N 8, 1987, pp. 641-644, Japan), which contains an antenna, an AM path, an LF path, a switch, an analog-to-digital converter (ADC), and digital-to-analog a converter (DAC), a random access memory block, a control unit and a dynamic head.

Данное устройство, кроме приема радиовещательных станций, позволяет принимать дорожную речевую информацию и записывать ее в память устройства. В этом устройстве дорожная речевая информация, поступающая на вход устройства, преобразуется с помощью АЦП в цифровую форму и записывается в блок памяти устройства (микросхемы оперативной памяти). Хранимая в блоке памяти устройства речевая информация в процессе считывания преобразуется с помощью ЦАП из цифровой формы в аналоговую, которая является точной копией записываемого сигнала. Здесь в качестве накопителя информации используются микросхемы оперативной памяти. This device, in addition to receiving broadcasting stations, allows you to receive traffic voice information and write it to the device’s memory. In this device, traffic voice information received at the input of the device is converted using digital-to-analog converter in digital form and recorded in the device’s memory block (RAM chips). The voice information stored in the device’s memory during the reading process is converted using the DAC from digital to analog, which is an exact copy of the recorded signal. Here, memory chips are used as RAM.

Недостатком устройства является то, что запись и считывание речевой информации осуществляются последовательно по всем адресам ячеек памяти. В ячейки памяти записываются как фрагменты речевой информации, так и паузы между ними. Такой способ записи и считывания применим, если общая продолжительность речевых сообщений и пауз во времени не велика и если речевая информация в каждый текущий момент времени не содержит часто повторяющихся фрагментов речевой информации. Как известно, надежность таких устройств зависит прежде всего от количества применяемых в блоке памяти микросхем оперативной памяти. Чем больше общая продолжительность речевых сообщений и пауз во времени, тем больше при последовательной записи и считывании речевой информации требуется микросхем памяти. Увеличение числа используемых микросхем памяти приводит, кроме удорожания, к уменьшению надежности блока оперативной памяти и самого устройства в целом. The disadvantage of this device is that the recording and reading of voice information are carried out sequentially at all addresses of the memory cells. Fragments of speech information, as well as pauses between them, are recorded in memory cells. This method of recording and reading is applicable if the total duration of voice messages and pauses in time is not long and if the speech information at each current time does not contain frequently repeated fragments of speech information. As you know, the reliability of such devices depends primarily on the number of RAM chips used in the memory block. The longer the total duration of voice messages and pauses in time, the more memory chips are required for sequential recording and reading of voice information. An increase in the number of used memory chips leads, in addition to a rise in price, to a decrease in the reliability of the RAM block and the device as a whole.

Наиболее близким к предлагаемому устройству является устройство для цифровой записи-воспроизведеия речевой информации по а. с. N 1573470, кл. G 11 B 20/00, взятое в качестве прототипа, содержащее кодек (дельта-модулятор-демодулятор), блок управления и синхронизации, основной канал записи, хранения и считывания информации, включающий в себя три блока памяти, два двоичных счетчика, реверсивный счетчик и счетный триггер, три мультиплексора, компаратор, формирователь порогового напряжения, генератор кода паузы, инвертор, элементы И, ключевые элементы, фильтр нижних частот и усилитель. В данном устройстве при записи речевого сигнала осуществляется компрессия пауз при помощи порогового контроля уровня речевого сигнала посредством компаратора. При этом информация о длительности речевых фрагментов и пауз записывается в соответствующие блоки памяти. Данное устройство производит последовательную запись и последовательное считывание речевой информации. Closest to the proposed device is a device for digital recording-playback of voice information on a. with. N 1573470, cl. G 11 B 20/00, taken as a prototype, containing a codec (delta-modulator-demodulator), a control and synchronization unit, a main channel for recording, storing and reading information, including three memory units, two binary counters, a reversible counter, and counting trigger, three multiplexers, comparator, threshold voltage generator, pause code generator, inverter, AND elements, key elements, low-pass filter and amplifier. In this device, when recording a speech signal, pause compression is performed using threshold control of the level of the speech signal by means of a comparator. In this case, information about the duration of speech fragments and pauses is recorded in the corresponding memory blocks. This device performs sequential recording and sequential reading of voice information.

Недостатками прототипа являются невозможность произвольного считывания речевой информации по заданному алгоритму, что ограничивает область его применения, а также применение большого количества микросхем в блоках памяти в случаях, когда речевая информация имеет большую информационную емкость (1 Мбит и более). The disadvantages of the prototype are the impossibility of arbitrary reading of voice information according to a given algorithm, which limits the scope of its application, as well as the use of a large number of microcircuits in memory blocks in cases where voice information has a large information capacity (1 Mbit or more).

Цель изобретения - произведение последовательной записи и произвольное считывание речевой информации по заданному алгоритму. Такой принцип записи и считывания речевой информации позволяет использовать минимально возможное количество микросхем памяти и значительно улучшить эксплуатационные качества устройства. The purpose of the invention is the product of sequential recording and arbitrary reading of speech information according to a given algorithm. This principle of recording and reading voice information allows you to use the minimum possible number of memory chips and significantly improve the performance of the device.

На фиг. 1, 2 изображена структурная схема предлагаемого устройства; на фиг. 3-6 - варианты выполнения отдельных блоков: фиг. 3 - основной (дополнительный) канал записи, хранения и считывания информации; на фиг. 4 - блок обработки маркера; на фиг. 5 - старт-стопный блок управления; на фиг. 6 - блок управления и синхронизации. In FIG. 1, 2 shows a structural diagram of the proposed device; in FIG. 3-6 - embodiments of individual blocks: FIG. 3 - the main (additional) channel for recording, storing and reading information; in FIG. 4 - marker processing unit; in FIG. 5 - start-stop control unit; in FIG. 6 - control unit and synchronization.

Устройство для цифровой записи-воспроизведения речевой информации содержит кодек 1, первый 2, второй 3, третий 4 и четвертый 5 мультиплексоры, первый 6 и второй 7 элементы И, генератор 8 кода паузы, инвертор 9, формирователь 10 порогового напряжения, компаратор 11, ключевые элементы 12-15, фильтр 16 нижних частот, усилитель 17, блок 18 управления и синхронизации, старт-стопный блок 19 управления, основной 20 и дополнительный 21 каналы записи, хранения и считывания информации, блок 22 обработки маркера, первый 23, второй 24 и третий 25 элементы ИЛИ, восемь демультиплексоров 26-33. Кодек 1 первым аналоговым входом подключен к входной шине и первому входу мультиплексора 2, выход которого подключен к второму аналоговому входу кодека 1, а второй вход - к аналоговому выходу кодека 1 и входу ключевого элемента 12, подсоединенного выходом через последовательно соединенные фильтр 16 и усилитель 17 к выходной шине. Управляющий выход кодека 1 подключен к первому входу компаратора 11, второй вход которого подключен к формирователю 10, а выход - к первому входу элемента И 7. Цифровой вход кодека 1 подключен к выходу мультиплексора 3, первый вход которого подключен к цифровому выходу кодека 1 и первому входу элемента И 6, выход которого 34 подключен к первым входам основного 20 и дополнительного 21 каналов. Синхронизирующий вход кодека 1 подключен к шине синхронизации, входу генератора 8, вторым входам 35 основного 20 и дополнительного 21 каналов и входу ключевого элемента 14, выходом подключенного к синхронизирующему входу блока 18. Вторые входы элементов И 6, 7 объединены и соединены с выходом инвертора 9. Выход элемента И 7 соединен с входом ключевого элемента 13, выходом подключенного к входу сигнала активности блока 18, вход начальной установки которого соединен с ключевым элементом 15, первым входом блока 19 и первым входом 36 блока 22. Второй вход блока 19 подключен к шине управления и управляющим входам мультиплексоров 2, 3, ключевого элемента 12 и блока 18. Третий вход 37 блока 19 соединен с выходом 37 блока 22. Первый выход блока 19 соединен с управляющими входами ключевых элементов 13, 14, второй выход 38 - с вторым входом блока 22 обработки маркера. Вход интертора 9 подключен к шине управления, третьим входам 39 основного 20, дополнительного 21 каналов блока 22. Выход генератора 8 подключен к первому входу 40 мультиплексора 4, выход 41 которого подключен к второму входу мультиплексора 3. Четвертые входы основного 20 и дополнительного 21 каналов соединены между собой и с первым управляющим выходом 42 блока 18. Пятые входы основного 20 и дополнительного 21 каналов и четвертый вход блока 22 объединены и соединены с вторым управляющим выходом 43 блока 18. Шестые - тринадцатые входы основного канала 20 соединены с первыми, а дополнительного 21 - с вторыми выходами демультиплексоров 26-33, входы 44-51 которых соединены соответственно с третьим - десятым управляющими выходами 44 - 51 блока 18. Пятый, шестой входы блока 22 соединены соответственно с восьмыми входами основного 20 и дополнительного 21 каналов, седьмой вход блока 22 соединен с управляющими входами мультиплексоров 4, 5, объединенными управляющими входами 52 демультиплексоров 36-33 и третьим выходом 52 блока 19, а восьмой, девятый входы/выходы блока 22 - с дополнительными (четырнадцатыми) входами/выходами "Маркер" каналов 20, 21. Первые выходы каналов 20, 21 соединены соответственно с вторым и третьим входами мультиплексора 4, вторые, третьи, и четвертые выходы каналов 20, 21 соединены соответственно с входами элементов ИЛИ 23-25, выходы которых 53-55 соединены соответственно с вторым, третьим и четвертым управляющими входами блока 18. Второй выход 56 канала 21 соединен также с четвертым входом блока 19. Пятые выходы каналов 20, 21 подключены к соответствующим входам мультиплексора 5, выход которого соединен с вторым управляющим входом мультиплексора 4. Каналы 20 и 21 по своему исполнению идентичны и аналогичны каналу записи, хранения и считывания информации, описанному в а. с. N 1573470, кл. G 11 B 20/00 и сформированному из блоков памяти 10, 15, счетного триггера 13, элемента ИЛИ 18, счетчиков 23-25 и блока 40, который по своей сути является не блоком памяти, а шинным формирователем. Для более ясного описания работы всего устройства раскрываются состав и структура варианта исполнения канала 20 (фиг. 3). Он содержит два блока 57, 58 памяти и шинный формирователь 59, элемент ИЛИ 60, три счетчика 61-63 и счетный триггер 64. Вход данных, синхронизирующий и управляющий входы первого блока 57 памяти являются соответственно первым, вторым и двенадцатым входами канала 20, первый выход блока 57 памяти является первым выходом канала 20. Адресный вход блока 57 соединен с выходом счетчика 62. Синхронизирующий вход блока 57 соединен с синхронизирующим входом второго блока 58 памяти, управляющий вход которого является тринадцатым входом канала 20. Выходы переполнения блоков 57, 58 памяти соединены с входами элемента ИЛИ 60, выход которого является вторым выходом канала 20. Адресный вход блока 58 соединен шиной с выходом счетчика 63, шиной данных блок 58 соединен с шинным формирователем 59, управляющий вход которого является третьим входом канала 20, а вход/выход "Маркер" старшего дополнительного разряда шины данных блока 58 является дополнительным (четырнадцатым) входом/выходом "Маркер" канала 20. Суммирующий, вычитающий входы, вход разрешения записи и установочный вход счетчика 61 являются соответственно шестым, седьмым, восьмым и девятым входами канала 20. Вход данных счетчика 61 соединен с шинным формирователем 59, выход счетчика 61 соединен с шиной с входом шинного формирователя 59, а выход переноса счетчика 61 - со счетным входом счетного триггера 64 является третьим выходом канала 20. Счетный и установочный входы счетчика 62 являются соответственно десятым и пятым входами канала 20, причем установочный вход счетчика 62 соединен с установочным входом счетчика 63, счетный вход которого является одиннадцатым входом канала 20. Установочный вход счетчика триггера 64 является четвертым входом канала 20, а инверсный и прямой входы триггера 64 являются соответственно четвертым и пятым выходами канала 20, причем инверсный выход и вход D счетного триггера 64 соединены между собой. A device for digital recording-reproduction of voice information contains a codec 1, first 2, second 3, third 4 and fourth 5 multiplexers, first 6 and second 7 elements And, a pause code generator 8, an inverter 9, a threshold voltage generator 10, a comparator 11, key elements 12-15, a low-pass filter 16, an amplifier 17, a control and synchronization unit 18, a start-stop control unit 19, a primary 20 and an additional 21 channels for recording, storing and reading information, a marker processing unit 22, the first 23, the second 24, and third 25 elements OR, eight demulti plexors 26-33. The codec 1 with the first analog input is connected to the input bus and the first input of the multiplexer 2, the output of which is connected to the second analog input of the codec 1, and the second input to the analog output of the codec 1 and the input of the key element 12, connected by the output through a series-connected filter 16 and amplifier 17 to the output bus. The control output of the codec 1 is connected to the first input of the comparator 11, the second input of which is connected to the former 10, and the output to the first input of the I element 7. The digital input of the codec 1 is connected to the output of the multiplexer 3, the first input of which is connected to the digital output of the codec 1 and the first input element And 6, the output of which 34 is connected to the first inputs of the main 20 and an additional 21 channels. The clock input of the codec 1 is connected to the clock bus, the input of the generator 8, the second inputs 35 of the main 20 and an additional 21 channels and the input of the key element 14, the output connected to the clock input of the block 18. The second inputs of the elements And 6, 7 are combined and connected to the output of the inverter 9 The output of the element And 7 is connected to the input of the key element 13, the output connected to the input of the activity signal of the block 18, the input of the initial installation of which is connected to the key element 15, the first input of the block 19 and the first input 36 of the block 22. The second input of the block 19 is connected to the control bus and control inputs of multiplexers 2, 3, key element 12 and block 18. The third input 37 of block 19 is connected to the output 37 of block 22. The first output of block 19 is connected to the control inputs of key elements 13, 14, second output 38 - with the second input of the marker processing unit 22. The input of the intertor 9 is connected to the control bus, the third inputs of the main 20, an additional 21 channels of the block 22. The output of the generator 8 is connected to the first input 40 of the multiplexer 4, the output of which 41 is connected to the second input of the multiplexer 3. The fourth inputs of the main 20 and additional 21 channels are connected between themselves and with the first control output 42 of block 18. The fifth inputs of the main 20 and additional 21 channels and the fourth input of block 22 are combined and connected to the second control output 43 of block 18. Sixth - thirteenth inputs of the main channel 20 are connected with the first, and the additional 21 - with the second outputs of demultiplexers 26-33, the inputs 44-51 of which are connected respectively to the third - tenth control outputs 44 - 51 of the unit 18. The fifth, sixth inputs of the unit 22 are connected respectively to the eighth inputs of the main 20 and additional 21 channels, the seventh input of block 22 is connected to the control inputs of multiplexers 4, 5, the combined control inputs 52 of demultiplexers 36-33 and the third output 52 of block 19, and the eighth, ninth inputs / outputs of block 22 with additional (fourteenth) inputs / outputs " Marker "channels 20, 21. The first outputs of channels 20, 21 are connected respectively to the second and third inputs of multiplexer 4, the second, third, and fourth outputs of channels 20, 21 are connected respectively to the inputs of OR elements 23-25, the outputs of which 53-55 are connected respectively, with the second, third and fourth control inputs of block 18. The second output 56 of channel 21 is also connected to the fourth input of block 19. The fifth outputs of channels 20, 21 are connected to the corresponding inputs of multiplexer 5, the output of which is connected to the second control input of multiplexer 4. Channels 20 and 21 in their execution are identical and similar to the channel for recording, storing and reading information described in a. with. N 1573470, cl. G 11 B 20/00 and formed from memory blocks 10, 15, counting trigger 13, OR element 18, counters 23-25 and block 40, which in essence is not a memory block, but a bus driver. For a clearer description of the operation of the entire device, the composition and structure of the embodiment of the channel 20 are disclosed (Fig. 3). It contains two memory units 57, 58 and a bus driver 59, an OR element 60, three counters 61-63, and a counting trigger 64. The data input synchronizing and controlling the inputs of the first memory unit 57 are the first, second, and twelfth inputs of channel 20, respectively the output of memory block 57 is the first output of channel 20. The address input of block 57 is connected to the output of counter 62. The clock input of block 57 is connected to the clock input of the second memory block 58, the control input of which is the thirteenth input of channel 20. Overflow outputs b memory locks 57, 58 are connected to the inputs of the OR element 60, the output of which is the second output of channel 20. The address input of block 58 is connected by a bus to the output of counter 63, the data bus block 58 is connected to a bus driver 59, the control input of which is the third input of channel 20, and the “Marker” input / output of the senior additional bit of the data bus of block 58 is the additional (fourteenth) “Marker” input / output of channel 20. The summing, subtracting inputs, the recording enable input, and the setting input of the counter 61 are sixth, respectively the second, eighth and ninth inputs of channel 20. The data input of the counter 61 is connected to the bus driver 59, the output of the counter 61 is connected to the bus with the input of the bus driver 59, and the transfer output of the counter 61 to the counting input of the counting trigger 64 is the third output of channel 20. Counting and the installation inputs of the counter 62 are respectively the tenth and fifth inputs of the channel 20, and the installation input of the counter 62 is connected to the installation input of the counter 63, the counting input of which is the eleventh input of the channel 20. Installation of the counter trigger and 64 is the fourth input of channel 20, and the inverse and direct inputs of trigger 64 are respectively the fourth and fifth outputs of channel 20, and the inverse output and input D of the counting trigger 64 are interconnected.

Блок 22 обработки маркера является новым, изображен на фиг. 4 и содержит два элемента ИЛИ 65, 66, RS-триггер, D-триггер 68, коммутатор 69 и кнопку "Маркер" 70. Входы элемента ИЛИ 65 являются соответственно первым 36 и вторым 38 входами блока 22, выход элемента ИЛИ 65 подключен к R-входу триггера 67, S-вход которого подключен через кнопку "Маркер" 70 к шине питания, а прямой выход - к маркерному входу коммутатора 69. Два управляющих входа коммутатора являются третьим 39 и седьмым 52 входами блока 22, а два его входа/выхода являются восьмым, девятым входами/выходами блока 22. Выход данных коммутатора 69 соединен с D-входом триггера 68, выход которого является выходом блока 22. Установочный вход триггера 68 является четвертым входом блока 22, а его счетный вход подключен к выходу элемента ИЛИ 66, входы которого являются соответственно пятым и шестым входами блока 22. The marker processing unit 22 is new, shown in FIG. 4 and contains two OR elements 65, 66, RS-flip-flop, D-flip-flop 68, switch 69 and the Marker button 70. The inputs of the OR element 65 are the first 36 and second 38 inputs of the block 22, respectively, the output of the OR element 65 is connected to R - trigger input 67, the S-input of which is connected via the Marker button 70 to the power bus, and the direct output to the marker input of the switch 69. The two control inputs of the switch are the third 39 and seventh 52 inputs of the block 22, and two of its inputs / outputs are the eighth, ninth inputs / outputs of block 22. The data output of the switch 69 is connected to the D-input of the trigger 6 8, the output of which is the output of block 22. The installation input of trigger 68 is the fourth input of block 22, and its counting input is connected to the output of the OR element 66, whose inputs are the fifth and sixth inputs of block 22, respectively.

Старт-стопный блок 19 управления также является новым, изображен на фиг. 5 и содержит два элемента ИЛИ 71, 72, кнопки "Информация" 73 и "Пуск" 74, счетчик-распределитель команд 75 и шифратор команд 76. Установочный и управляющий входы счетчика 75 соединены соответственно с установочным и управляющим входами шифратора 76 и являются соответственно первым и вторым входами блока 19. Счетный вход счетчика 75 подключен к выходу элемента ИЛИ 71, первый вход которого является третьим входом блока 19, а второй вход соединен с выходом элемента ИЛИ 72, подключенного первым входом через кнопку "Информация" 73 к общей шине устройства, а вторым входом - к первому управляющему выходу шифратора 76. Вход запуска записи шифратора 76 подключен через кнопку "Пуск" 74 к шине питания устройства, четвертый вход является четвертым входом блока 19, а второй, третий, четвертый управляющие выходы шифратора 76 являются соответственно первым, третьим, вторым выходами блока 19. The start-stop control unit 19 is also new, shown in FIG. 5 and contains two OR elements 71, 72, the Information button 73 and the Start button 74, the counter-distributor of commands 75 and the encoder 76. The installation and control inputs of the counter 75 are connected respectively to the installation and control inputs of the encoder 76 and are respectively the first and the second inputs of block 19. The counting input of the counter 75 is connected to the output of the OR element 71, the first input of which is the third input of the block 19, and the second input is connected to the output of the OR element 72 connected by the first input via the Information button 73 to the device’s common bus, authors input - to the first control output of the encoder 76. The input to start the recording of the encoder 76 is connected via the "Start" button 74 to the power supply bus of the device, the fourth input is the fourth input of block 19, and the second, third, fourth control outputs of the encoder 76 are respectively the first, third, the second outputs of block 19.

Один из возможных вариантов блока 18 синхронизации и управления по своему исполнению аналогичен выполненному в устройстве по а. с. N 1573470, кл. G 11 B 20/00 и сформирован из четырех элементов ИЛИ 19-22, двух инверторов 29, 30, шести элементов И 32-37 и двух формирователей 38, 39 испульсов. Внутренние связи между элементами аналогичны известному устройству. Поскольку блок 18 может быть выполнен и иным образом, а в описании участвуют соответствующие входные сигналы блока, составляющие его элементы не нумеруются. One of the possible options for the block 18 synchronization and control in its execution is similar to that performed in the device by a. with. N 1573470, cl. G 11 B 20/00 and is formed of four elements OR 19-22, two inverters 29, 30, six elements And 32-37 and two formers 38, 39 pulses. Internal communications between elements are similar to the known device. Since the block 18 can be made in another way, and the corresponding input signals of the block are involved in the description, its constituent elements are not numbered.

Устройство работает следующим образом. The device operates as follows.

Для записи или другой информации в устройство совместно с подачей напряжения питания по шине синхронизации поступает тактовая частота. На шину управления режимом работы устройства "Запись/чтение" подключается сигнал логического "0". При этом происходят соответствующие коммутации и переключения в устройстве, при которых к входной шине подключается кодек 1, выход которого подключен к входам блока памяти 57 основного 20 и дополнительного 21 каналов записи, хранения и считывания информации. For recording or other information, the device receives a clock frequency together with the supply voltage via the synchronization bus. The logical “0” signal is connected to the control bus of the "Write / read" device operation mode. In this case, the corresponding switching and switching occur in the device, in which the codec 1 is connected to the input bus, the output of which is connected to the inputs of the memory block 57 of the main 20 and an additional 21 channels of recording, storage and reading of information.

Таким образом, устройство готово к восприятию аналоговой информации, преобразованию ее в цифровую дельта-форму и запичи ее в блоки 57 памяти основного 20 и дополнительного 21 каналов. Однако запись информации начинается после нажатия кнопки "Пуск" 74 при поступлении информации в аналоговом виде, если уровень информационного сигнала превышает некоторый порог, величина которого формируется формирователем 10 порогового напряжения. При этом информационная импульсная последовательность речевого сигнала записывается сначала в блок 57 памяти дополнительного канала 21, после переполнения которого запись автоматически продолжается в блок 57 памяти основного канала 20, а информация о длительности импульсной последовательности записывается сначала во второй блок 58 памяти дополнительного канала 21, после переполнения которого запись автоматически продолжается во второй блок 58 памяти основного канала 20. Паузы между фрагментами речевого сигнала исключаются из записи в блоки 57 памяти обоих каналов 20, 21, если их длительность превышает длительность межслоговой паузы. Последовательно в блоки 58 памяти обоих каналов 20, 21 за записью информации о длительности фрагмента речевого сигнала записывается информация о длительности паузы, затем снова величина длительности очередного речевого фрагмента и т. д. Таким образом, в блоки 57 памяти обоих каналов 20, 21 записываются информационные фрагменты речевого сигнала в дельта-форме, а в блоки 58 памяти обоих каналов - последовательно чередующаяся информация о длительности фрагментов речевого сигнала и пауз в двоичном виде. При переполнении памяти основного канала 20 запись информации прекращается. Thus, the device is ready to receive analog information, convert it into a digital delta form, and write it to the memory blocks 57 of the main 20 and additional 21 channels. However, the recording of information begins after pressing the "Start" button 74 when information is received in analog form, if the level of the information signal exceeds a certain threshold, the value of which is generated by the threshold voltage generator 10. In this case, the informational pulse sequence of the speech signal is recorded first in the memory unit 57 of the auxiliary channel 21, after which the overflow is automatically continued in the memory unit 57 of the main channel 20, and information about the duration of the pulse sequence is recorded first in the second memory unit 58 of the additional channel 21, after overflow which recording automatically continues to the second block 58 of the memory of the main channel 20. Pauses between fragments of the speech signal are excluded from recording in the block and 57 memory of both channels 20, 21, if their duration exceeds the duration of the inter-syllable pause. Sequentially, in the memory blocks 58 of the memory of both channels 20, 21, information about the duration of the fragment of the speech signal is recorded, information about the duration of the pause, then again the duration of the next speech fragment, etc. Thus, information blocks 57 of the memory of both channels 20, 21 are recorded fragments of the speech signal in delta form, and in blocks 58 of the memory of both channels - sequentially alternating information about the duration of the fragments of the speech signal and pauses in binary form. When the memory of the main channel 20 is full, information recording stops.

Устройство при записи позволяет записываемую речевую информацию разбивать на отдельные блоки информации, состоящие из одного или более следующих друг за другом речевых фрагментов. Это осуществляется путем нажатия кнопки "Маркер" 70 в момент наличия паузы, следующей после последнего фрагмента текущего блока информации. В этом случае во вторые блоки 58 памяти обоих каналов 20, 21 одновременно с записью информации о длительности паузы, в момент наличия которой была нажата кнопка "Маркер" 70, записывается информация о длительности блока информации (логическая "1"), в противном случае записывается логический "0". The device during recording allows the recorded voice information to be divided into separate blocks of information consisting of one or more speech fragments following one after another. This is done by pressing the button "Marker" 70 at the time of a pause following the last fragment of the current block of information. In this case, in the second memory blocks 58 of both channels 20, 21, simultaneously with the recording of information about the duration of the pause, at the time of which the “Marker” button 70 was pressed, information about the duration of the information block (logical “1”) is recorded, otherwise logical "0".

При считывании информации по шине управления режимом работы устройства "Запись/чтение" поступает сигнал логической "1". В схеме устройства происходят соответствующие коммутации и переключения, при которых к аналоговому выходу кодека 1 подключается тракт воспроизведения нижних частот (ключевой элемент 12, фильтр 16 и усилитель 17). When reading information on the control bus of the operating mode of the device "Write / read" receives a logical signal "1". In the circuit of the device, corresponding switching and switching occur, in which a low-frequency reproduction path is connected to the analog output of the codec 1 (key element 12, filter 16 and amplifier 17).

Через мультиплексоры 4, 3 поочередно поступают информационные фрагменты речевого сигнала в виде информационной импульсной последовательности в дельта-форме и генерируемая последовательность . . . 1010. . . чередующихся "1" и "0" соответствующей длительности, записанной в блоке 58 памяти одного из каналов 20, 21. Мультиплексор 4 цифровоо сигнала управляется от счетных триггеров 64 обоих каналов 20, 21, считывающих информацию о длительности речевых фрагментов и пауз последовательно, в соответствии с двоичными кодами, считываемыми из блоков 58 памяти. Таким образом, при считывании речевой сигнал восстанавливается в его первоначальной форме. Through the multiplexers 4, 3 information fragments of the speech signal in the form of an informational pulse sequence in delta form and the generated sequence alternately arrive. . . 1010.. . alternating "1" and "0" of the corresponding duration recorded in the memory block 58 of one of the channels 20, 21. The digital signal multiplexer 4 is controlled from the counting flip-flops 64 of both channels 20, 21, which read out information about the duration of speech fragments and pauses sequentially, in accordance with binary codes read from memory blocks 58. Thus, when reading the speech signal is restored in its original form.

В режиме записи информации на шине управления устройства устанавливается сигнал логического "0". Этот сигнал поступает на вход управления мультиплексора 2, который подключает при этом аналоговый выход кодека 1 к второму аналоговому входу кодека 1, тем самым замыкая цепь обратной связи кодека 1. Тот же сигнал, поступая на вход управления мультиплексора 3 цифровых сигналов, переключает его в положение, при котором цифровой выход кодека 1 подключается к своему цифровому входу. Кроме того, логический "0" с шины управления "Запись/чтение", поступая на вход управления ключевого элемента 12, переводит его в выключенное состояние. Инвертированный инвертором 9 в логическую "1" сигнал "Запись/чтение", поступая на вход элемента И 6, разрешает прохождение цифровой информации с цифрового выхода кодека 1 на входы данных блоков 57 памяти обоих каналов 20, 21. Тот же сигнал логической "1", поступая на вход элемента И 7, разрешает восприятие ключевым элементом 13 импульсов сигнала активности, вырабатываемого компаратором 11. Сигнал "Запись/чтение" уровня логического "0" поступает также на первый управляющий вход блока 18 управления и синхронизации и переводит его в режим управления записью информации. Кроме того, сигнал "Запись/чтение" уровня логического "0" поступает через третьи входы 39 обоих каналов 20, 21 к управляющим входам шинных формирователей 59, включая их в прямом направлении на трансляцию выходных сигналов разрядов реверсивных счетчиков 61 на шину данных блоков 58 памяти. Этот же сигнал через третий вход 39 блока 22 обработки маркера поступает на первый управляющий вход коммутатора 69, включая его в прямом направлении на трансляцию выходного сигнала маркера с прямого выхода RS-триггера 67 на один из дополнительных разрядов "Маркер" шин данных блоков 58 памяти каналов 20, 21 в зависимости от уровня сигнала, подаваемого на второй управляющий вход 52 коммутатора 69 через седьмой вход 52 блока 22. Сигнал с шины управления уровня логического "0" поступает на второй (управляющий) вход старт-стопного блока 19 управления, переводя его в режим управления записью информации. Таким образом, устройство готово к записи в дельта-форме рачевой или другой информации. In the information recording mode, a logical “0” signal is set on the control bus of the device. This signal is fed to the control input of multiplexer 2, which connects the analog output of codec 1 to the second analog input of codec 1, thereby closing the feedback circuit of codec 1. The same signal, fed to the control input of multiplexer 3 of digital signals, switches it to in which the digital output of the codec 1 is connected to its digital input. In addition, the logical "0" from the control bus "Write / read", entering the control input of the key element 12, puts it in the off state. Inverted by the inverter 9 to the logical "1" signal "Write / read", coming to the input of the And 6 element, it allows the passage of digital information from the digital output of the codec 1 to the data inputs of the memory blocks 57 of the memory of both channels 20, 21. The same signal is a logical "1" arriving at the input of element And 7, it allows the key element 13 to perceive the pulses of the activity signal generated by the comparator 11. The “Write / read” signal of the logic level “0” also arrives at the first control input of the control and synchronization unit 18 and puts it into recording control mode new information. In addition, the “Write / read” signal of the logic “0” level is supplied through the third inputs 39 of both channels 20, 21 to the control inputs of the bus drivers 59, including forwarding them to the output signals of the bits of the reversible counters 61 to the data bus of the memory units 58 . The same signal through the third input 39 of the marker processing unit 22 is supplied to the first control input of the switch 69, including forwarding it to the output of the marker output from the direct output of the RS-trigger 67 to one of the additional “Marker” bits of the data bus of the channel memory units 58 20, 21 depending on the level of the signal supplied to the second control input 52 of the switch 69 through the seventh input 52 of the block 22. The signal from the control bus of the logic level “0” is fed to the second (control) input of the start-stop control unit 19, translating him into record information management mode. Thus, the device is ready for recording in the delta form of speech or other information.

Речевой аналоговый сигнал с входной шины поступает на первый аналоговый вход кодека 1, где сравнивается с восстановленным значением аналогового сигнала преды- дущего такта, поступающего с аналогового выхода кодека 1 через мультиплексор 2 на второй аналоговый вход и получаемого из цифрового сигнала речевой информации, поступающего с цифрового выхода кодека 1 через мультиплексор 3 на цифровой вход кодека 1. Если входной аналоговый сигнал с каждым тактом больше восстановленного аналогового сигнала, то на цифровом выходе кодека 1 с тактовой частотой формируется информационная импульсная последовательность входного аналогового сигнала (логическая "1"), в противном случае - логический "0". При отсутствии речевого сигнала на входе кодека 1 ("молчание") цифровая последовательность на цифровом выходе кодека имеет вид . . . 1010. . . The analogue speech signal from the input bus goes to the first analogue input of the codec 1, where it is compared with the restored value of the analogue signal of the previous clock coming from the analogue output of the codec 1 through the multiplexer 2 to the second analogue input and received from the digital signal of speech information coming from the digital the output of the codec 1 through the multiplexer 3 to the digital input of the codec 1. If the input analog signal with each clock cycle is larger than the restored analog signal, then the digital output of the codec 1 with a clock rangefinders information generated pulse sequence of the analog input signal (logic "1"), otherwise - logical "0". In the absence of a speech signal at the input of the codec 1 ("silence"), the digital sequence at the digital output of the codec has the form. . . 1010.. .

При аналого-цифровом преобразовании в дельта-форму дельта-демодулятор кодека 1 осуществляет цифровую компрессию, управляет величиной шага квантования в зависимости от уровня входного аналогового сигнала. В кодеке 1 осуществляется следующая зависимость: чем больше растет уровень входного аналогового сигнала, тем больше шаг квантования, сильнее компрессия и экспандирование при цифроаналоговом преобразовании, причем закон компрессии при дельта-модуляции полностью соответствует закону экспандирования при дельта-демодуляции. During analog-to-digital conversion to delta form, the delta demodulator of the codec 1 performs digital compression, controls the quantization step size depending on the level of the input analog signal. The following dependence is implemented in codec 1: the greater the level of the input analog signal, the greater the quantization step, the stronger the compression and expansion during digital-to-analog conversion, and the compression law for delta modulation fully corresponds to the expansion law for delta demodulation.

Кроме того, кодек 1 осуществляет определение границ рачевого фрагмента или паузы. Анализ речевого фрагмента сводится к определению двух ситуаций: перехода от паузы к речевому фрагменту и перехода от речевого фрагмента к паузе. В первом случае до появления аналогового сигнала фрагмента речи на входе кодека 1 последний вырабатывает последовательность чередующихся нулей и единиц . . . 1010. . . , соответствующую нулевому сигналу. На управляющем выходе кодека 1 уровень сигнала равен нулю. При появлении сигнала фрагмента речи кодек 1 начинает вырабатывать однородные символы "1" или "0" в соответствии с изменением уровня фрагмента сигнала. На цифровом выходе кодека 1 имеется цифровая последовательность, содержащая пачки однородных посылок. Следовательно, при появлении после паузы информационного фрагмента на управляющем выходе кодека 1 появляется сигнал, величина которого пропорциональна изменению уровня входного сигнала. Сигнал с управляющего выхода кодека 1 поступает на первый вход компаратора 11, где сравнивается с пороговым сигналом, поступающим на второй вход компаратора 11 с выхода формирователя 10 порогового напряжения. In addition, the codec 1 determines the boundaries of the vocal fragment or pause. The analysis of a speech fragment reduces to determining two situations: the transition from a pause to a speech fragment and the transition from a speech fragment to a pause. In the first case, before the appearance of the analog signal of the speech fragment at the input of the codec 1, the latter generates a sequence of alternating zeros and ones. . . 1010.. . corresponding to the zero signal. At the control output of the codec 1, the signal level is zero. When a signal of a speech fragment appears, the codec 1 begins to produce homogeneous characters "1" or "0" in accordance with the change in the level of the signal fragment. At the digital output of the codec 1 there is a digital sequence containing packs of homogeneous packages. Therefore, when an information fragment appears after a pause, a signal appears on the control output of the codec 1, the value of which is proportional to the change in the level of the input signal. The signal from the control output of the codec 1 is supplied to the first input of the comparator 11, where it is compared with a threshold signal supplied to the second input of the comparator 11 from the output of the threshold voltage generator 10.

При переходе от речевого фрагмента к паузе кодек 1 из-за уменьшения уровня сигнала вырабатывает цифровую последовательность, содержащую с каждым разом все меньшее число пачек однородных посылок, и с началом паузы цифровая последовательность принимает вид . . . 1010. . . , а следовательно, при отсутствии пачек однородных посылок сигнал на упавляющем выходе кодека 1 уменьшается до нулевого значения. Из этого следует, что порог компаратора 11 необходимо выбирать таким образом, чтобы он был больше сигнала на управляющем выходе кодека 1 при переходе от речевого фрагмента к паузе и меньше сигнала на управляющем выходе кодека 1 при переходе от паузы к речевому фрагменту. When switching from a speech fragment to a pause, the codec 1 generates a digital sequence, each time containing an ever smaller number of packets of homogeneous packages, due to a decrease in the signal level, and with the start of a pause, the digital sequence takes the form. . . 1010.. . and, consequently, in the absence of packs of homogeneous packages, the signal at the output of the codec 1 decreases to zero. From this it follows that the threshold of the comparator 11 must be chosen so that it is more than the signal at the control output of the codec 1 during the transition from the speech fragment to the pause and less than the signal at the control output of the codec 1 during the transition from the pause to the speech fragment.

Компаратор 11 сравнивает сигнал уровня, поступающий с управляющего выхода кодека 1. С выхода компаратора 11 сигнал поступает на вход ключевого элемента 13. Находятся в исходном состоянии счетчики 62, 63 формирования адресов записи, счетный триггер 64 основного 20 и дополнительного 21 каналов, а также RS-триггер 67 и D-триггер 68 блока 22 обработки маркера. Процесс записи начинается сразу же после нажатия кнопки 74 "Пуск". На соответствующий вход шифратора команд 76 старт-стопного блока управления 19 поступает сигнал логической "1". С второго управляющего выхода шифратора 76 через первый выход блока 19 на управляющие входы ключевых элементов 13 и 14, а с третьего управляющего выхода шифратора 76 через третий выход 52 блока 19 и управляющие входы 52 демультиплексоров 26-33, мультиплексоров 4, 5, коммутатора 69 блока обработки маркера 22 поступает управляющий сигнал с уровнем логической "1". В результате этого на синхронизирующий вход блока управления и синхронизации 18 начинают поступать тактирующие импульсы с шины синхронизации, а вход сигнала активности блока 18 подключается к выходу элемента И 7. Демультиплексоры 26-33, мультиплексоры 4, 5 обеспечивают подключение входов и выходов дополнительного канала 21 к соответствующим входам и выходам блоков и элементов устройства и блокировку аналогичных входов и выходов основного канала 20. Таким образом, запись речевой информации сначала осуществляется в блоки 57, 58 памяти дополнительного канала 21. При поступлении первого речевого фрагмента в устройство на вход сигнала активности блока 18 управления и синхронизации появляется сигнал активности с уровнем логической "1". На счетный вход счетчика 62 через десятый вход дополнительного канала 21 с выхода 48 блока 18 через демультиплексор 30 начинают поступать импульсы тактовой частоты. На выходах счетчика 62 с тактовой частотой формируются адреса записи речевой информации в блок 57 памяти. При наличии сигналов с уровнем логического "0" на первых двух управляющих входах блока 18 с управляющего выхода 50 блока 18 через демультиплексор 32 на управляющий вход блока 57 памяти через двенадцатый вход дополнительного канала 21 также поступают импульсы тактовой частоты, являющиеся сигналом стробирования записи информации. Блок 18 по переходному фронту сигнала активности (перепад напряжения от логического "0" к логической "1") формирует на выходах 47, 49 и 51 короткие импульсы с уровнем логической "1". Импульс, поступая с выхода 51 через демультиплексор 33 на управляющий вход блока 58 через тринадцатый вход дополнительного канала 21, является сигналом стробирования записи информации о длительности предшествующей речевому фрагменту паузы в блок 58 памяти. Импульс, поступая с выхода 47 блока 18 через демультиплексор 29 на установочный вход реверсивного счетчика 61 через девятый вход дополнительного канала 21, переводит его в исходное состояние. Импульс, поступая с выхода 49 блока 18 через демультиплексор 31 на счетный вход счетчика 63 через одиннадцатый вход дополнительного канала 21, формирует на выходах последнего сигнал адреса, по которому в блоке 58 памяти записывается информация о длительности поступившего речевого фрагмента. При этом сигнал тактовой частоты поступает с выхода 44 блока 18 через демультиплексор 26 на суммирующий вход реверсивного счетчика 61 через шестой вход дополнительного канала 21, который на основе этого сигнала формирует информацию о длительности поступившего речевого фрагмента. Эта информация с выходов разрядов реверсивного счетчика 61 поступает через шинный формирователь 59 на блок 58 памяти. Информация о длительности поступившего речевого фрагмента записывается в блок 58 памяти по заднему фронту сигнала активности, поступающему на вход сигнала активности блока 18. При этом блок 18 управления и синхронизации формирует импульс, поступающий с выхода 51 блока 18 и стробирующий запись информации в блоке 58 памяти дополнительного канала 21 по адресу, сформированному на выходе счетчика 63. Тот же импульс, поступая с выхода 47 блока 18 на вход установки реверсивного счетчика 61 через девятый вход канала 21, переводит его в исходное состояние, тем самым обеспечивая начало формирования длительности поступающей паузы. Кроме того, импульс с выхода 49 поступает на счетный вход счетчика 63, который при этом формирует сигнал адреса, по которому в блоке 58 памяти записывается информация о длительности наступающей паузы. Таким образом, в режиме записи информации блок 18 управления и синхронизации как по переднему, так и по заднему фронтам сигнала активности речевого фрагмента на соответствующих выходах формирует импульсы, которые, поступая на соответствующие входы дополнительного 21, а в дальнейшем и на аналогиные по значению входы основного канала 20, стробируют запись информации о длительности речевого фрагмента или паузы. The comparator 11 compares the level signal coming from the control output of the codec 1. From the output of the comparator 11, the signal goes to the input of the key element 13. Counters 62, 63 of recording address generation, the counting trigger 64 of the main 20 and additional 21 channels, as well as RS are in the initial state -trigger 67 and D-trigger 68 of the marker processing unit 22. The recording process begins immediately after pressing the "Start" button 74. To the corresponding input of the encoder commands 76 start-stop control unit 19 receives a logical signal "1". From the second control output of the encoder 76 through the first output of block 19 to the control inputs of the key elements 13 and 14, and from the third control output of the encoder 76 through the third output 52 of block 19 and the control inputs 52 of demultiplexers 26-33, multiplexers 4, 5, switch 69 of the block processing marker 22 receives a control signal with a logic level of "1". As a result of this, clock pulses from the synchronization bus begin to arrive at the synchronizing input of the control and synchronization unit 18, and the input of the activity signal of unit 18 is connected to the output of the And element 7. Demultiplexers 26-33, multiplexers 4, 5 provide for connecting the inputs and outputs of the additional channel 21 to the corresponding inputs and outputs of the blocks and elements of the device and the blocking of similar inputs and outputs of the main channel 20. Thus, the recording of voice information is first carried out in blocks 57, 58 memory channel 21. When the first speech fragment enters the device at the input of the activity signal of the control and synchronization unit 18, an activity signal with a logic level of “1” appears. The counting input of the counter 62 through the tenth input of the additional channel 21 from the output 48 of the block 18 through the demultiplexer 30 begin to receive pulses of clock frequency. At the outputs of the counter 62, the addresses of the recording of voice information in the memory unit 57 are generated with a clock frequency. In the presence of signals with a logic level of "0" at the first two control inputs of block 18 from the control output 50 of block 18 through the demultiplexer 32, the clock pulses, which are a gating signal for recording information, also arrive at the control input of the memory block 57 through the twelfth input of the additional channel 21. Block 18 on the transition edge of the activity signal (voltage drop from logical "0" to logical "1") generates short pulses with outputs of logic "1" at outputs 47, 49 and 51. The pulse coming from the output 51 through the demultiplexer 33 to the control input of block 58 through the thirteenth input of the additional channel 21 is a signal for gating the recording of information about the duration of the pause speech fragment in the memory block 58. The pulse coming from the output 47 of the block 18 through the demultiplexer 29 to the installation input of the reversing counter 61 through the ninth input of the additional channel 21, puts it in its original state. The pulse coming from the output 49 of block 18 through the demultiplexer 31 to the counting input of the counter 63 through the eleventh input of the additional channel 21 generates an output signal at the outputs of the latter, according to which information on the duration of the received speech fragment is recorded in the memory block 58. In this case, the clock signal is supplied from the output 44 of the block 18 through the demultiplexer 26 to the summing input of the reverse counter 61 through the sixth input of the additional channel 21, which on the basis of this signal generates information about the duration of the received speech fragment. This information from the outputs of the bits of the reversible counter 61 is fed through a bus driver 59 to the memory unit 58. Information about the duration of the received speech fragment is recorded in the memory unit 58 along the trailing edge of the activity signal supplied to the input of the activity signal of the unit 18. At the same time, the control and synchronization unit 18 generates a pulse coming from the output 51 of the unit 18 and gates the recording of information in the additional memory unit 58 channel 21 at the address formed at the output of the counter 63. The same pulse, coming from the output 47 of the block 18 to the installation input of the reversing counter 61 through the ninth input of the channel 21, transfers it to its original state, those thus providing start forming incoming pause duration. In addition, the pulse from the output 49 enters the counting input of the counter 63, which at the same time generates an address signal, at which information about the duration of the pause is recorded in the memory unit 58. Thus, in the information recording mode, the control and synchronization unit 18 along both the leading and trailing edges of the speech fragment activity signal generates impulses at the corresponding outputs, which, arriving at the corresponding inputs of the additional 21, and subsequently to the inputs of the main value analogous in value channel 20, gating recording information about the duration of the speech fragment or pause.

В паузах при записи информации сигнал активности на входе сигнала активности блока 18 управления и синхронизации соответствует логическому "0". Поэтому блоком 18 отключается сигнал стробирования записи информационной импульсной последовательности в блоки 57 памяти каналов 20, 21. Блок 18 отключает также подачу сигнала тактовой частоты на счетные входы счетчика 62 каналов 20, 21, тем самым прекращается выработка сигналов адресов записи в блоки 57 памяти обоих каналов. In pauses when recording information, the activity signal at the input of the activity signal of the control and synchronization unit 18 corresponds to a logical "0". Therefore, the block 18 turns off the signal gating recording information pulse sequence in the blocks 57 of the memory channels 20, 21. Block 18 also disables the supply of a clock signal to the counting inputs of the counter 62 of the channels 20, 21, thereby stopping the generation of signals of write addresses in the blocks 57 of the memory of both channels .

Окончание записи в память дополнительного канала 21 поступает при переполнении блока 57 памяти. При этом на вход 56 шифратора 76 команд старт-стопного блока 19 управления поступает сигнал логической "1", в результате чего третий управляющий выход шифратора 76 и соответственно третий выход 52 блока 19 меняет свое состояние. На управляющих входах 52 демультиплексоров 26-33, мультиплексоров 4, 5, коммутатора 69 блока 22 обработки маркера устанавливается сигнал с уровнем логического "0". В результате этого обеспечивается подключение входов и выходов основного канала 20 к соответствующим входам и выходам блоков и элементов устройства и блокировка аналогичных входов и выходов дополнительного канала 21. Таким образом, запись речевой информации продолжается в блоки 57 и 58 памяти основного канала 20, которая осуществляется аналогично записи речевой информации в блоки 57 и 58 памяти дополнительного канала 21, изложенной выше. The end of the recording in the memory of the additional channel 21 comes when the block 57 of the memory is full. In this case, the input 56 of the encoder 76 commands of the start-stop control unit 19 receives a logical signal "1", as a result of which the third control output of the encoder 76 and, accordingly, the third output 52 of the block 19 changes its state. At the control inputs 52 of demultiplexers 26-33, multiplexers 4, 5, switch 69 of the marker processing unit 22, a signal with a logic level of "0" is set. As a result of this, the inputs and outputs of the main channel 20 are connected to the corresponding inputs and outputs of the blocks and elements of the device and the similar inputs and outputs of the additional channel 21 are blocked. Thus, the recording of voice information continues in blocks 57 and 58 of the memory of the main channel 20, which is carried out similarly recording voice information in blocks 57 and 58 of the memory of the additional channel 21 described above.

Окончание записи, как правило, наступает, когда переполняется блок 57 памяти основного канала 20, так как объем записываемой информации в блок 58 памяти основного канала 20 невелик. При этом на второй управляющий вход 53 блока 18 управления и синхронизации поступает сигнал логической "1". Блок 18 отключает сигнал стробирования записи информации в блок 57 памяти основного канала 20. The end of recording, as a rule, occurs when the memory block 57 of the main channel 20 overflows, since the amount of recorded information in the memory block 58 of the main channel 20 is small. In this case, the second control input 53 of the block 18 of the control and synchronization receives a logical signal "1". Block 18 disables the gating signal for recording information in block 57 of the memory of the main channel 20.

Для разбивки записываемой информации на блоки информации производят маркирование пауз, следующих вслед за последним фрагментом речевой информации блока. Для этого в момент наличия паузы между последним фрагментом текущего блока информации и первым фрагментом следующего очередного блока информации нажимают кнопку 70 "Маркер" блока 22 обработки маркера. На вход триггера 67 поступает сигнал логической "1", который устанавливает прямой выход триггера 67 в состояние логической "1". Сигнал маркера через коммутатор 69 в зависимости от состояния седьмого (управляющего) входа 52 блока 22 проходит на дополнительный вход/выход "маркер" соответствующего канала 20, 21. В момент записи информации о длительности паузы, во время которой была нажата кнопка 70 "Маркер", в один из блоков 58 памяти соответствующего канала 20, 21 осуществляется запись содержимого дополнительного разряда "Маркер" шины данных блока 58 памяти. Содержимое данного разряда в процессе считывания в дальнейшем является одним из управляющих сигналов для старт-стопного блока 19 управления. Каждый раз по переднему фронту сигнала активности, поступающего через второй вход 38 блока 22 на вход элемента ИЛИ 65, осуществляется установка в исходное состояние триггера 67 блока 22 обработки маркера. To break down the recorded information into blocks of information marking pauses following the last fragment of the speech information of the block. To do this, when there is a pause between the last fragment of the current block of information and the first fragment of the next next block of information, press the "Marker" button 70 of the marker processing unit 22. At the input of the trigger 67 receives a logical signal "1", which sets the direct output of the trigger 67 in the state of the logical "1". The signal of the marker through the switch 69, depending on the state of the seventh (control) input 52 of the block 22, passes to the additional input / output "marker" of the corresponding channel 20, 21. At the time of recording information about the duration of the pause, during which the button 70 "Marker" was pressed , in one of the memory blocks 58 of the corresponding channel 20, 21, the contents of the additional “Marker” category of the data bus of the memory block 58 are recorded. The contents of this discharge in the process of reading in the future is one of the control signals for the start-stop control unit 19. Each time, on the leading edge of the activity signal coming through the second input 38 of block 22 to the input of the OR element 65, the trigger 67 of the marker processing unit 22 is reset.

Таким образом, в процессе записи в блоки 57 памяти обоих каналов 20, 21 записываются фрагменты блоков речевой информации, в блоки 58 памяти обоих каналов 20, 21 - информация о длительности пауз и речевых фрагментов, а также дополнительная информация об окончании блоков речевой информации. В режиме считывания информации на шине управления устанавливается сигнал логической "1". Этот сигнал поступает на первый управляющий вход старт-стопного блока 19 управления, переводя его в режим управления считыванием речевой информации. Сигнал "Запись/чтение" уровнем логической "1" поступает также на управляющие входы 39 шинных формирователей 59 через третьи входы 39 обоих каналов 20 и 21, включая формирователи 59 в обратное направление на трансляцию выходных сигналов разрядов шины данных блоков 58 памяти на входы данных реверсивных счетчиков 61. Этот же сигнал поступает на первый управляющий вход коммутатора 69 через третий вход 39 блока 22 обработки маркера. Коммутатор 69 в зависимости от состояния второго управляющего входа 52 переключается на трансляцию дополнительного разряда "Маркер" шины данных соответствующего шинного формирователя 59 одного из каналов 20 или 21 на вход триггера 68 блока 22. С третьего выхода 52 старт-стопного блока 19 управления на управляющие входы 52 демультиплексоров 26-33, мультиплексоров 4, 5, коммутатора 69 блока 22 обработки маркера поступает управляющий сигнал с уровнем логической "1", в результате чего активизируются входы и выходы дополнительного канала 21, а входы и выходы основного канала 20 блокируются. С первого выхода блока 19 на управляющие входы ключевых элементов 13 и 14 поступает сигнал запрета с уровнем логического "0", замыкая тем самым вход сигнала активности и синхронизирующий вход блока 19 управления и синхронизации на общую шину устройства. На вход элемента ИЛИ 72 блока 19 с первого управляющего выхода шифратора 76 поступает сигнал разрешения с уровнем логического "0". Таким образом, устройство находится в исходном состоянии в режиме ожинания нажатия кнопки 73 "Информация". Процесс считывания начинается после ее нажатия. На счетный вход счетчика-распределителя 75 через элементы ИЛИ 71 и 72 поступает импульс. На втором разряде параллельного выхода счетчика-распределителя 75 появляется сигнал логической "1", шифратор 76 формирует команду считывания речевой информации из блоков 57, 58 памяти дополнительного канала 21, выдавая на управляющие входы ключевых элементов 13, 14 сигнал разрешения с уровнем логической "1". На синхронизирующий вход блока 18 начинают поступать импульсы тактовой частоты, которые появляются на выходе 45 блока 18 и через демультиплексор 27 поступают на вычитающий вход реверсивного счетчика 61 дополнительного канала 21. Блок 18 обеспечивает передачу сигнала с выхода переноса реверсивного счетчика 61 дополнительного канала 21 через элемент ИЛИ 24, третий управляющий вход 54 блока 18, выход 49 блока 18 и далее через демультиплексор 31 - на счетный вход счетчика 63 дополнительного канала 21. В соответствии с адресом, сформированным счетчиком 63, на информационные входы реверсивного счетчика 61 через шинный формирователь 59 поступает информация из шины данных о длительности речевого фрагмента или паузы, причем последовательность записи - пауза, фрагмент обеспечивается последовательностью формирования адреса счетчиком 63. Каждый раз при пересчете длительности паузы или речевого фрагмента на выходе сигнала переноса реверсивного счетчика 61 появляется ипульс, который поступает через элемент 24 на третий управляющий вход 54 блока 18 и формирует на восьмом выходе 49 импульс, который через демультиплексор 31 поступает на счетный вход счетчика 63, обеспечивающего формирование следующего адреса. Кроме того, сигнал переноса, поступая на вход счетного триггера 64, меняет состояние сигналов на его выходах. Причем речевому фрагменту соответствует сигнал логического "0" на прямом выходе счетного триггера 64 и соответственно логической "1" - на инверсном выходе. При паузе сигналы на выходах счетного триггера 64 обратные. Тем самым сигналом логической "1" при речевом фрагменте, поступающим с интерсного выхода триггера 64 через элемент ИЛИ 25 на четвертый управляющий вход 55 блока управления и синхронизации 18, обеспечивается подключение сигнала тактовой частоты к счетному входу счетчика 62 через десятый вход канала 21. Сигнал тактовой частоты поступает с выхода 48 блока 18 через демультиплексор 30. Счетчик 62 при этом формирует сигнал адреса для считывания информации из блока 57 памяти. Сигнал с прямого выхода счетного триггера 64 через пятый выход канала 21 поступает на второй вход мультиплексора 5 и далее на второй управляющий вход мультиплексора 4. При считывании речевых фрагментов (сигнал на втором управляющем входе мультиплесора 4 - логический "0") сигнал с первого выхода блока 57 памяти передается через мультиплексоры 4 и 3 на цифровой вход кодека 1. Сигнал с выхода переноса реверсивного счетчика 61 через элемент ИЛИ 24 поступает на третий управляющий вход 54 блока 18 управления и синхронизации. Последний передает этот сигнал на свой управляющий выход 46. Сигнал переноса с выхода 46 блока 18 через демультиплексор 28 поступает на вход разрешения записи реверсивного счетчика 61, а также через второй вход элемента ИЛИ 66 блока 22 обработки маркера - на счетный вход триггера 68. В результате в триггер 68 осуществляется запись содержимого разряда "Маркер" шины данных блока 58 памяти, поступившего через коммутатор 69 блока 22 обработки маркера на D-вход триггера 68. Если прямой выход 37 триггера 68 имеет сигнал логического "0", то считывание информации из блоков 57, 58 памяти дополнительного канала 21 продолжается. Если прямой выход 37 триггера 68 имеет значение логической "1", то этот сигнал через элемент ИЛИ 71 блока 19 поступит на счетный вход счетчика-распределителя команд 75. На выходе третьего разряда счетчика 75 установится логическая "1", в результате чего шифратор 76 вырабатывает новую команду, разрешая считывание речевой информации из блоков 57 и 58 памяти основного канала 20, блокируя входы и выходы дополнительного канала 21, при этом контроль за состоянием разряда "Маркер" основного канала 20 осуществляется аналогично контролю дополнительного канала 21. При поступлении на третий вход 37 блока 19 очередного сигнала "Маркер" с уровнем логической "1" счетчик-распределитель 75 меняет свое состояние. Сигнал логической "1" теперь устанавливается на выходе четвертого разряда счетчика 75. Шифратор 76 выдает команду "Стоп". При этом второй и третий управляющие выходы шифратора 76, а соответственно первый и третий выходы блока 19, меняют свое состояние, запрещая поступление сигнала тактовой частоты на синхронизирующий вход блока 18 и переключая входы, выходы каналов 20, 21. Входы и выходы основного канала 20 блокируются, а входы и выходы дополнительного канала 21 активизируются. Дальнейшее считывание информации из блоков 57 и 58 канала 21 продолжается после нажатия кнопки 73 "Информация" и все в дальнейшем повторяется: считывание из памяти основного канала, стоп, считывание из памяти дополнительного канала и т. д. согласно алгоритму считывания речевой информации. Thus, in the process of recording fragments of speech information blocks are recorded in memory blocks 57 of the channels 20, 21, information on the duration of pauses and speech fragments, as well as additional information about the end of the blocks of voice information, are recorded in memory blocks 58 of both channels 20, 21. In the information reading mode, a logical “1” signal is set on the control bus. This signal is fed to the first control input of the start-stop control unit 19, translating it into a control mode for reading voice information. The signal “Write / read” by logic level “1” is also supplied to the control inputs 39 of the bus drivers 59 through the third inputs 39 of both channels 20 and 21, including the drivers 59 in the opposite direction to broadcast the output signals of the bits of the data bus of the memory blocks 58 to the data inputs of the reversible counters 61. The same signal is supplied to the first control input of the switch 69 through the third input 39 of the block 22 of the processing of the marker. The switch 69, depending on the state of the second control input 52, switches to transmitting an additional discharge “Marker” of the data bus of the corresponding bus driver 59 of one of the channels 20 or 21 to the input of the trigger 68 of the block 22. From the third output 52 of the start-stop control unit 19 to the control inputs 52 demultiplexers 26-33, multiplexers 4, 5, switch 69 of the marker processing unit 22 receives a control signal with a logic level of "1", as a result of which the inputs and outputs of the additional channel 21 are activated, and the inputs and outputs of novnogo channel 20 are blocked. From the first output of block 19, a prohibition signal with a logic level of "0" is received at the control inputs of key elements 13 and 14, thereby closing the input of the activity signal and the synchronizing input of the control and synchronization block 19 to the device common bus. The input of the OR element 72 of the block 19 from the first control output of the encoder 76 receives a permission signal with a logic level of "0". Thus, the device is in the initial state in the standby mode by pressing the button 73 "Information". The reading process begins after it is pressed. The counting input of the counter-distributor 75 through the elements OR 71 and 72 receives a pulse. On the second bit of the parallel output of the counter-distributor 75, a logical “1” signal appears, the encoder 76 generates a command for reading voice information from the memory blocks 57, 58 of the additional channel 21, issuing a control signal with a logic level “1” to the control inputs of the key elements 13, 14 . The clock input pulses begin to arrive at the synchronizing input of block 18, which appear at the output 45 of block 18 and are fed to the subtracting input of the reverse counter 61 of the additional channel 21 through the demultiplexer 27. Block 18 provides a signal from the transfer output of the reverse counter 61 of the additional channel 21 through the OR element 24, the third control input 54 of the block 18, the output 49 of the block 18 and then through the demultiplexer 31 to the counting input of the counter 63 of the additional channel 21. In accordance with the address formed by the counter 63, on and the formation inputs of the reverse counter 61 through the bus former 59 receives information from the data bus about the duration of the speech fragment or pause, and the recording sequence is a pause, the fragment is provided by the sequence of formation of the address by the counter 63. Each time you recalculate the duration of the pause or speech fragment at the output of the transfer signal of the reverse counter 61 a pulse appears, which enters through the element 24 to the third control input 54 of block 18 and generates a pulse at the eighth output 49, which through the multiplexer 31 arrives at the counting input of the counter 63, which ensures the formation of the next address. In addition, the transfer signal, arriving at the input of the counting trigger 64, changes the state of the signals at its outputs. Moreover, the speech fragment corresponds to a logical “0” signal at the direct output of the counting trigger 64 and, accordingly, to a logical “1” signal at the inverse output. When paused, the signals at the outputs of the counting trigger 64 are inverse. Thus, the logical signal “1” in the speech fragment coming from the trigger 64 output via the OR element 25 to the fourth control input 55 of the control and synchronization unit 18 ensures that the clock signal is connected to the counter input of the counter 62 through the tenth input of channel 21. The clock signal frequency comes from the output 48 of the block 18 through the demultiplexer 30. The counter 62 in this case generates an address signal for reading information from the block 57 of the memory. The signal from the direct output of the counting trigger 64 through the fifth output of channel 21 goes to the second input of the multiplexer 5 and then to the second control input of the multiplexer 4. When reading speech fragments (the signal at the second control input of the multiplexer 4 is a logical "0") signal from the first output of the block 57 memory is transmitted through multiplexers 4 and 3 to the digital input of the codec 1. The signal from the transfer output of the reverse counter 61 through the OR element 24 is fed to the third control input 54 of the control and synchronization unit 18. The latter transmits this signal to its control output 46. The transfer signal from the output 46 of block 18 passes through a demultiplexer 28 to the write enable input of the reverse counter 61, and also to the counting input of trigger 68 through the second input of the OR element 66 of the marker processing unit 22. As a result, the trigger 68 records the contents of the "Marker" category of the data bus of the memory unit 58, received through the switch 69 of the marker processing unit 22 to the D-input of the trigger 68. If the direct output 37 of the trigger 68 has a logical signal "0", then the information is read from blocks 57, 58 of the memory of the additional channel 21 continues. If the direct output 37 of the trigger 68 has a logical value of “1”, then this signal through the OR element 71 of block 19 will go to the counting input of the counter-distributor of commands 75. At the output of the third bit of the counter 75, a logical “1” will be established, as a result of which the encoder 76 generates a new command, allowing the reading of voice information from blocks 57 and 58 of the memory of the main channel 20, blocking the inputs and outputs of the additional channel 21, while monitoring the status of the discharge "Marker" of the main channel 20 is carried out similarly to the control of the additional channel 21. Upon receipt of the next signal 37 of the block 19 of the next signal "Marker" with a logic level of "1" counter-distributor 75 changes its state. Logical signal "1" is now set at the output of the fourth digit of counter 75. The encoder 76 issues a Stop command. At the same time, the second and third control outputs of the encoder 76, and accordingly the first and third outputs of block 19, change their state by prohibiting the clock signal from entering the synchronizing input of block 18 and switching inputs, outputs of channels 20, 21. The inputs and outputs of the main channel 20 are blocked , and the inputs and outputs of the additional channel 21 are activated. Further reading of information from blocks 57 and 58 of channel 21 continues after pressing the "Information" button 73 and everything is repeated in the future: reading from the memory of the main channel, stop, reading from the memory of the additional channel, etc. according to the algorithm for reading voice information.

Таким образом, устройство позволяет, кроме последовательной записи речевой информации в цифровой форме в память, ее длительного хранения и последовательного считывания ее в аналоговой форме, производить и произвольное считывание речевой информации по заданному алгоритму с маркированием блоков речевой информации, что повышает эксплуатационные качества устройства и ведет к его более широкому использованию. (56) Авторское свидетельство СССР N 1573470, кл. G 11 B 20/00, 1989. Thus, the device allows, in addition to sequential recording of speech information in digital form in memory, its long-term storage and sequential reading of it in analog form, to produce arbitrary reading of speech information according to a predetermined algorithm with marking blocks of speech information, which improves the performance of the device and leads to its wider use. (56) Copyright certificate of the USSR N 1573470, cl. G 11 B 20/00, 1989.

Claims

DEVICE FOR DIGITAL RECORDING-PLAYBACK OF SPEECH INFORMATION, containing a codec, three multiplexers, two AND elements, a pause code generator, an inverter, a threshold voltage driver, a comparator, two key elements, a low-pass filter, an amplifier, a control and synchronization unit, a main recording channel, storing and reading information, and the bus - input, output, synchronization and control, and the codec is connected by the first analog input to the input bus and the first input of the first multiplexer, the second analog input to the output the first multiplexer, the analog output to the second input of the first multiplexer and the input of the first key element, the output connected through a series-connected filter and amplifier to the output bus, and the control input to the control bus, the control input of the first multiplexer and the first control input of the control and synchronization unit, with a digital output, the codec is connected to the first input of the second multiplexer and through the first AND element to the first input of the main channel, with a digital input - to the output of the second multiplexer with a synchronizing input - to the synchronization bus, the second input of the main channel and through the generator to the first input of the third multiplexer, the output connected to the second input of the second multiplexer, and the control output of the codec is connected to the first input of the comparator, the second input of which is connected to the output of the driver, and the output is with the first input of the second element And, the second input of which is connected to the second input of the first element And and the output of the inverter, the input of which is connected to the control bus, controlling the input of the second multiplexer and the third input of the main channel, the first output of which is connected to the second input of the third multiplexer, and the fourth and fifth inputs, respectively, to the first and second control outputs of the control and synchronization unit, the initial installation input of which is connected to the output of the second key element, characterized in that introduced an additional channel for recording, storing and reading information, a marker processing unit, a screw multiplexer, three OR elements, the third and fourth key elements, a start-stop control unit and eight demultiplexers, the inputs of which are respectively connected to the third to tenth control outputs of the control and synchronization unit, the second, third and fourth control inputs of which are connected respectively to the outputs of the OR elements, the input of the activity signal to the output of the third key element, the input connected to the output of the second AND element , the synchronizing input - with the output of the fourth key element, and the input of the initial installation - with the first inputs of the marker processing unit and the start-stop control unit, the second input which is connected to the first control input of the control and synchronization unit, the third input - with the output of the marker processing unit, the first output - with the control inputs of the third and fourth key elements, the second output - with the second input of the marker processing unit, the first - fifth inputs of the additional channel are connected to inputs of the main channel of the same name, sixth - thirteenth channel inputs are connected respectively to the main one - with the first, and the additional - with the second outputs of the demultiplexers, the second inputs of the main and additional to the analogs are connected to the input of the fourth key element, the third and fifth inputs, respectively, with the third and fourth inputs, and the eighth of the main one, with the fifth and additional, with the sixth inputs of the marker processing unit, the seventh input of which is connected to the control inputs of the third and fourth multiplexers, combined control demultiplexer inputs and the third input of the start-stop control unit; additional Marker input-output connected to the eighth channel from the main channel to the eighth channel are introduced into both channels to the input-outputs of the marker processing unit, the first output of the additional channel is connected to the third input of the third multiplexer, the second, third and fourth outputs of the main and additional channels are connected respectively to the inputs of the OR elements, and the fifth to the corresponding inputs of the fourth multiplexer, the output of which is connected to the second the control input of the third multiplexer, the second output of the additional channel is also connected to the fourth input of the start-stop control unit.