[go: up one dir, main page]

RU2008119753A - BIN NUMBER COMPARATOR - Google Patents

BIN NUMBER COMPARATOR Download PDF

Info

Publication number
RU2008119753A
RU2008119753A RU2008119753/09A RU2008119753A RU2008119753A RU 2008119753 A RU2008119753 A RU 2008119753A RU 2008119753/09 A RU2008119753/09 A RU 2008119753/09A RU 2008119753 A RU2008119753 A RU 2008119753A RU 2008119753 A RU2008119753 A RU 2008119753A
Authority
RU
Russia
Prior art keywords
input
output
elements
number comparator
bin number
Prior art date
Application number
RU2008119753/09A
Other languages
Russian (ru)
Other versions
RU2393526C2 (en
Inventor
Дмитрий Васильевич Андреев (RU)
Дмитрий Васильевич Андреев
Исаак Павлович Гринберг (RU)
Исаак Павлович Гринберг
Игорь Алексеевич Кузнецов (RU)
Игорь Алексеевич Кузнецов
Original Assignee
Закрытое акционерное общество "ИВЛА-ОПТ" (RU)
Закрытое акционерное общество "ИВЛА-ОПТ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Закрытое акционерное общество "ИВЛА-ОПТ" (RU), Закрытое акционерное общество "ИВЛА-ОПТ" filed Critical Закрытое акционерное общество "ИВЛА-ОПТ" (RU)
Priority to RU2008119753/09A priority Critical patent/RU2393526C2/en
Publication of RU2008119753A publication Critical patent/RU2008119753A/en
Application granted granted Critical
Publication of RU2393526C2 publication Critical patent/RU2393526C2/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

Компаратор двоичных чисел, содержащий два элемента НЕ, два элемента И, два элемента ИЛИ и два элемента задержки, отличающийся тем, что в него дополнительно введены два элемента ИЛИ, причем первый, второй входы и выход i-го элемента ИЛИ соединены соответственно с выходом i-го элемента И, первым входом (i+2)-го элемента ИЛИ и входом i-го элемента задержки, подключенного выходом к первому входу (i+2)-го элемента ИЛИ, второй вход и выход которого соединены соответственно с первым входом i-го элемента И и входом i-го элемента НЕ, подключенного выходом к второму входу (3-i)-го элемента И, первый вход которого соединен с (3-i)-м входом компаратора двоичных чисел, подключенного i-м выходом к выходу i-го элемента ИЛИ.A binary number comparator containing two NOT elements, two AND elements, two OR elements and two delay elements, characterized in that two OR elements are additionally inserted into it, the first, second inputs and output of the i-th OR element being connected respectively to output i -th element AND, the first input of the (i + 2) -th OR element and the input of the i-th delay element connected by the output to the first input of the (i + 2) -th OR element, the second input and output of which are connected respectively to the first input i -th element AND and the input of the i-th element NOT connected by an output to volts each input of the (3rd) i-th element, the first input of which is connected to the (3rd-i) -th input of the binary number comparator, connected by the i-th output to the output of the i-th OR element.

Claims (1)

Компаратор двоичных чисел, содержащий два элемента НЕ, два элемента И, два элемента ИЛИ и два элемента задержки, отличающийся тем, что в него дополнительно введены два элемента ИЛИ, причем первый, второй входы и выход i-го
Figure 00000001
элемента ИЛИ соединены соответственно с выходом i-го элемента И, первым входом (i+2)-го элемента ИЛИ и входом i-го элемента задержки, подключенного выходом к первому входу (i+2)-го элемента ИЛИ, второй вход и выход которого соединены соответственно с первым входом i-го элемента И и входом i-го элемента НЕ, подключенного выходом к второму входу (3-i)-го элемента И, первый вход которого соединен с (3-i)-м входом компаратора двоичных чисел, подключенного i-м выходом к выходу i-го элемента ИЛИ. A binary number comparator containing two NOT elements, two AND elements, two OR elements and two delay elements, characterized in that two OR elements are additionally introduced into it, the first, second inputs and output of the ith
Figure 00000001
OR elements are connected respectively to the output of the i-th AND element, the first input of the (i + 2) th OR element and the input of the i-th delay element connected to the first input of the (i + 2) OR element, the second input and output which are connected respectively to the first input of the i-th element AND and the input of the i-th element NOT connected to the second input of the (3-i) -th element And, the first input of which is connected to the (3-i) -th input of the binary number comparator connected by the i-th output to the output of the i-th OR element.
RU2008119753/09A 2008-05-19 2008-05-19 Comparator of binary numbers RU2393526C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008119753/09A RU2393526C2 (en) 2008-05-19 2008-05-19 Comparator of binary numbers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008119753/09A RU2393526C2 (en) 2008-05-19 2008-05-19 Comparator of binary numbers

Publications (2)

Publication Number Publication Date
RU2008119753A true RU2008119753A (en) 2009-11-27
RU2393526C2 RU2393526C2 (en) 2010-06-27

Family

ID=41476202

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008119753/09A RU2393526C2 (en) 2008-05-19 2008-05-19 Comparator of binary numbers

Country Status (1)

Country Link
RU (1) RU2393526C2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2621280C1 (en) * 2015-12-08 2017-06-01 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Binary number comparator
RU2649296C1 (en) * 2017-04-04 2018-03-30 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Comparator of binary numbers
RU189024U1 (en) * 2019-03-22 2019-05-06 Акционерное общество "Научно-исследовательский институт молекулярной электроники" BINARY COMPARATOR
RU2757823C1 (en) * 2020-10-28 2021-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Binary number comparing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624282B1 (en) * 1987-12-02 1990-03-30 France Etat BINARY COMPARATOR AND BINARY NUMBER SORTING OPERATOR
SU1756880A1 (en) * 1990-08-20 1992-08-23 Завод "Вэм" Comparator of binary numbers
EP1271303A1 (en) * 2001-06-22 2003-01-02 STMicroelectronics S.r.l. A binary number comparator
RU2298220C1 (en) * 2005-12-02 2007-04-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for comparing binary numbers
RU2300132C1 (en) * 2005-12-23 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Binary number comparator

Also Published As

Publication number Publication date
RU2393526C2 (en) 2010-06-27

Similar Documents

Publication Publication Date Title
RU2008119742A (en) LOGIC CONVERTER
EP3153998A3 (en) Neural network unit that performs concurrent lstm cell calculations
CL2015002517A1 (en) Antigen binding proteins.
EP3154000A3 (en) Neural network unit with plurality of selectable output functions
WO2017023551A3 (en) Detection of unknown classes and initialization of classifiers for unknown classes
EP2421344A3 (en) Input/output devices having re-configurable functionality
DK1836680T3 (en) Process for improved image segmentation
WO2011102866A3 (en) Random number generator
EP2975558A3 (en) Interfacing apparatus and user input processing method
ATE537588T1 (en) HIGH PEAK AND HIGH AVERAGE POWER OPTICAL PULSE AMPLIFIER
MX2015017982A (en) Data acquisition module and method, data processing unit, driver and display device.
RU2008119753A (en) BIN NUMBER COMPARATOR
EP2911302A3 (en) Multi-input analog-to-digital converter
BR112018076655A2 (en) high speed voltage level converter
RU2008104547A (en) METHOD FOR FORECASTING MEASUREMENT RESULTS AND ITS IMPLEMENTING DEVICE
ATE547843T1 (en) QUANTIZER, ANALOG-DIGITAL CONVERTER WITH SUCH A QUANTIZER AND AN ULTRA WIDE-BAND RECEIVER INTEGRATING SUCH A CONVERTER
GB0511307D0 (en) A method for generating output data
EP1698969A3 (en) Command-line data-type discovery and conversion
EP1806652A3 (en) Normalization and rounding of an arithmetic operation result
RU2011139397A (en) DEVICE FOR DETERMINING THE MODULAR NUMBER SIGN
EP2219087A3 (en) Time information obtaining apparatus and radio wave timepiece
RU2011139278A (en) DEVICE FOR DETERMINING THE MODULAR NUMBER SIGN
TW200639875A (en) Configuration of memory device
RU2005114133A (en) MAJOR MODULE
RU2361266C1 (en) Binary number comparator

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20110520