[go: up one dir, main page]

RU2008108473A - Устройство и способ для конфигурирования полупроводниковой схемы - Google Patents

Устройство и способ для конфигурирования полупроводниковой схемы Download PDF

Info

Publication number
RU2008108473A
RU2008108473A RU2008108473/09A RU2008108473A RU2008108473A RU 2008108473 A RU2008108473 A RU 2008108473A RU 2008108473/09 A RU2008108473/09 A RU 2008108473/09A RU 2008108473 A RU2008108473 A RU 2008108473A RU 2008108473 A RU2008108473 A RU 2008108473A
Authority
RU
Russia
Prior art keywords
semiconductor circuit
functional blocks
faulty
output signals
clause
Prior art date
Application number
RU2008108473/09A
Other languages
English (en)
Inventor
Райнхард ВАЙБЕРЛЕ (DE)
Райнхард ВАЙБЕРЛЕ
Бернд МЮЛЛЕР (DE)
Бернд Мюллер
Эберхард БЕЛЬ (DE)
Эберхард БЕЛЬ
Йорк КОЛЛАНИ (DE)
Йорк КОЛЛАНИ
Райнер ГМЕЛИХ (DE)
Райнер ГМЕЛИХ
Original Assignee
Роберт Бош ГмбХ (DE)
Роберт Бош Гмбх
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Роберт Бош ГмбХ (DE), Роберт Бош Гмбх filed Critical Роберт Бош ГмбХ (DE)
Publication of RU2008108473A publication Critical patent/RU2008108473A/ru

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/165Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Hardware Redundancy (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

1. Способ конфигурирования полупроводниковой схемы, содержащей по меньшей мере два одинаковых или аналогичных функциональных блока, отличающийся тем, что при наличии неисправности по меньшей мере в одном из одинаковых или аналогичных функциональных блоков неисправный блок идентифицируют и отключают. ! 2. Способ по п.1, отличающийся тем, что конфигурирование полупроводниковой схемы является технологической операцией процесса изготовления, контроля, диагностики и технического обслуживания. ! 3. Способ по п.1, отличающийся тем, что по меньшей мере два из одинаковых или аналогичных функциональных блоков полупроводниковой схемы способны переключаться в режим работы, в котором функциональные блоки выполняют одинаковые функции, команды, программные сегменты или программы с возможностью сравнения выходных сигналов этих функциональных блоков. ! 4. Способ по п.1, отличающийся тем, что для идентификации неисправных функциональных блоков выходные сигналы этих функциональных блоков сравнивают с эталонными значениями. ! 5. Способ по п.3 или 4, отличающийся тем, что предусмотрена возможность инициирования переключения и/или взаимного сравнения выходных сигналов по меньшей мере двух функциональных блоков и/или сравнения выходных сигналов с эталонными значениями посредством внешних технологических, контрольных или диагностических устройств, не являющихся частью полупроводниковой схемы. ! 6. Способ по п.1, отличающийся тем, что по меньшей мере для функциональных блоков полупроводниковой схемы, идентифицированных как неисправные, генерируют состояние конфигурирования и/или состояние неисправности. ! 7. Способ по п.6, отлича

Claims (28)

1. Способ конфигурирования полупроводниковой схемы, содержащей по меньшей мере два одинаковых или аналогичных функциональных блока, отличающийся тем, что при наличии неисправности по меньшей мере в одном из одинаковых или аналогичных функциональных блоков неисправный блок идентифицируют и отключают.
2. Способ по п.1, отличающийся тем, что конфигурирование полупроводниковой схемы является технологической операцией процесса изготовления, контроля, диагностики и технического обслуживания.
3. Способ по п.1, отличающийся тем, что по меньшей мере два из одинаковых или аналогичных функциональных блоков полупроводниковой схемы способны переключаться в режим работы, в котором функциональные блоки выполняют одинаковые функции, команды, программные сегменты или программы с возможностью сравнения выходных сигналов этих функциональных блоков.
4. Способ по п.1, отличающийся тем, что для идентификации неисправных функциональных блоков выходные сигналы этих функциональных блоков сравнивают с эталонными значениями.
5. Способ по п.3 или 4, отличающийся тем, что предусмотрена возможность инициирования переключения и/или взаимного сравнения выходных сигналов по меньшей мере двух функциональных блоков и/или сравнения выходных сигналов с эталонными значениями посредством внешних технологических, контрольных или диагностических устройств, не являющихся частью полупроводниковой схемы.
6. Способ по п.1, отличающийся тем, что по меньшей мере для функциональных блоков полупроводниковой схемы, идентифицированных как неисправные, генерируют состояние конфигурирования и/или состояние неисправности.
7. Способ по п.6, отличающийся тем, что для отключения функционального блока информацию, характеризующую состояние конфигурирования или состояние неисправности этого функционального блока, сохраняют в запоминающем устройстве с возможностью считывания этой информации при инициализации и/или во время работы полупроводниковой системы, и обрабатывают сохраненную информацию таким образом, чтобы использование во время работы блока, обозначенного как неисправный, было невозможным.
8. Способ по пп.6 и 7, отличающийся тем, что определение состояния конфигурирования или состояния неисправности по меньшей мере одного функционального блока полупроводниковой схемы и/или сохранение этой информации в запоминающем устройстве осуществимо посредством внешних технологических, контрольных или диагностических устройств, не являющихся частью полупроводниковой схемы.
9. Способ по п.2, отличающийся тем, что блок, идентифицированный как неисправный, отключают необратимо.
10. Способ по п.2, отличающийся тем, что электрические соединения с функциональными блоками или между функциональными блоками полупроводниковых схем прерывают.
11. Способ по п.10, отличающийся тем, что прерывание электрических соединений в полупроводниковой схеме осуществляют механическим воздействием на полупроводниковую схему.
12. Способ по п.10, отличающийся тем, что прерывание электрических соединений в полупроводниковой схеме осуществляют химическим воздействием на полупроводниковую схему.
13. Способ по п.10, отличающийся тем, что прерывание электрических соединений в полупроводниковой схеме осуществляют оптическим воздействием на полупроводниковую схему.
14. Способ по п.10, отличающийся тем, что прерывание электрических соединений в полупроводниковой схеме осуществляют электрическим воздействием на полупроводниковую схему.
15. Способ по одному из пп.9-14, отличающийся тем, что отключение функционального блока осуществляют посредством внешних технологических, контрольных или диагностических устройств.
16. Устройство для конфигурирования полупроводниковой схемы, содержащей по меньшей мере два одинаковых или аналогичных функциональных блока, отличающееся тем, что оно содержит средства для идентификации неисправности по меньшей мере в одном из одинаковых или аналогичных функциональных блоков и для отключения неисправного блока.
17. Устройство по п.16, отличающееся тем, что оно содержит средства переключения, позволяющие переключать по меньшей мере два одинаковых или аналогичных функциональных блока в режим работы, в котором эти функциональные блоки выполняют одинаковые функции, команды, программные сегменты или программы.
18. Устройство по п.16, отличающееся тем, что оно содержит средства сравнения, позволяющие сравнивать выходные сигналы по меньшей мере двух функциональных блоков.
19. Устройство по п.16, отличающееся тем, что оно содержит средства сравнения, позволяющие сравнивать выходные сигналы по меньшей мере одного функционального блока с эталонными значениями.
20. Устройство по п.16, отличающееся тем, оно содержит средства хранения данных, в которых хранятся эталонные значения для идентификации неисправных функциональных блоков.
21. Устройство по пп.18-20, отличающееся тем, что средства сравнения и/или средства хранения данных распложены, по меньшей мере частично, на полупроводниковой схеме.
22. Устройство по п.16, отличающееся тем, что полупроводниковая схема содержит средства приема, позволяющие принимать сигналы технологических, контрольных, диагностических устройств и устройств технического обслуживания.
23. Устройство по п.16, отличающееся тем, оно содержит средства хранения данных, позволяющие сохранять по меньшей мере один элемент данных, характеризующий состояние конфигурирования или состояние неисправности, с возможностью его считывания при инициализации и/или во время работы полупроводниковой системы.
24. Устройство по п.23, отличающееся тем, что оно содержит средства считывания и обработки информации, а использование во время работы схемы блока, обозначенного как неисправный, допускается или запрещается в зависимости от хранящейся в памяти информации.
25. Устройство по п.23, отличающееся тем, что средства хранения данных являются энергонезависимыми.
26. Устройство по п.23, отличающееся тем, что средства хранения данных выполнены таким образом, что доступ к ним для записи имеют только технологические, контрольные, диагностические устройства и устройства для технического обслуживания, не установленные на полупроводниковой схеме.
27. Устройство по п.16, отличающееся тем, что оно содержит средства переключения для обратимого отключения функционального блока, и эти средства являются частью полупроводниковой схемы или частью компонента, на котором полупроводниковая схема реализована.
28. Устройство по п.16, отличающееся тем, что оно содержит средства для необратимого отключения функционального блока.
RU2008108473/09A 2005-08-08 2006-07-27 Устройство и способ для конфигурирования полупроводниковой схемы RU2008108473A (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005037236A DE102005037236A1 (de) 2005-08-08 2005-08-08 Vorrichtung und Verfahren zur Konfiguration einer Halbleiterschaltung
DE102005037236.8 2005-08-08

Publications (1)

Publication Number Publication Date
RU2008108473A true RU2008108473A (ru) 2009-09-20

Family

ID=37547047

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008108473/09A RU2008108473A (ru) 2005-08-08 2006-07-27 Устройство и способ для конфигурирования полупроводниковой схемы

Country Status (9)

Country Link
US (1) US20100295571A1 (ru)
EP (1) EP1917591A1 (ru)
JP (1) JP2009514064A (ru)
KR (1) KR20080032166A (ru)
CN (1) CN101238445A (ru)
DE (1) DE102005037236A1 (ru)
RU (1) RU2008108473A (ru)
TW (1) TW200725254A (ru)
WO (1) WO2007017399A1 (ru)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009000045A1 (de) * 2009-01-07 2010-07-08 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben eines Steuergerätes
JP5761368B2 (ja) 2011-11-10 2015-08-12 富士通株式会社 情報処理装置、情報処理方法、情報処理プログラム、および同プログラムを記録した記録媒体
US11424621B2 (en) 2020-01-28 2022-08-23 Qualcomm Incorporated Configurable redundant systems for safety critical applications

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127242A (ja) * 1982-01-25 1983-07-29 Nec Corp 論理回路
JPH08148573A (ja) * 1994-11-21 1996-06-07 Hitachi Ltd 半導体装置
US5732209A (en) * 1995-11-29 1998-03-24 Exponential Technology, Inc. Self-testing multi-processor die with internal compare points
JPH09325946A (ja) * 1996-06-05 1997-12-16 Toshiba Corp マルチプロセッサのテスト回路
US5903717A (en) * 1997-04-02 1999-05-11 General Dynamics Information Systems, Inc. Fault tolerant computer system
JP3142801B2 (ja) * 1997-09-04 2001-03-07 松下電器産業株式会社 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US6625749B1 (en) * 1999-12-21 2003-09-23 Intel Corporation Firmware mechanism for correcting soft errors
US6550020B1 (en) * 2000-01-10 2003-04-15 International Business Machines Corporation Method and system for dynamically configuring a central processing unit with multiple processing cores
DE10035174A1 (de) * 2000-05-18 2001-12-06 Siemens Ag Peripheriebaustein mit hoher Fehlersicherheit für speicherprogrammierbare Steuerungen
US6798225B2 (en) * 2002-05-08 2004-09-28 Formfactor, Inc. Tester channel to multiple IC terminals
US6812691B2 (en) * 2002-07-12 2004-11-02 Formfactor, Inc. Compensation for test signal degradation due to DUT fault
AU2003255254A1 (en) * 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
KR100688517B1 (ko) * 2005-01-11 2007-03-02 삼성전자주식회사 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법
US7557592B2 (en) * 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
US7888955B2 (en) * 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources

Also Published As

Publication number Publication date
DE102005037236A1 (de) 2007-02-15
KR20080032166A (ko) 2008-04-14
WO2007017399A1 (de) 2007-02-15
US20100295571A1 (en) 2010-11-25
EP1917591A1 (de) 2008-05-07
JP2009514064A (ja) 2009-04-02
CN101238445A (zh) 2008-08-06
TW200725254A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
US8732532B2 (en) Memory controller and information processing system for failure inspection
US9728276B2 (en) Integrated circuits with built-in self test mechanism
KR20110121184A (ko) 반도체 메모리 장치의 리페어 회로 및 리페어 방법
US10594321B1 (en) Semiconductor integrated circuit and reconfigurable semiconductor system
JP2016512646A (ja) 構成情報を記憶するための予備セクタを有するメモリセルアレイ
US10008288B2 (en) Power loss test device and method for nonvolatile memory device
RU2008108473A (ru) Устройство и способ для конфигурирования полупроводниковой схемы
US8621643B2 (en) Semiconductor device
US7830741B2 (en) Semiconductor memory device for controlling banks
JP5558167B2 (ja) 半導体装置並びにデータ保持回路の故障検出システム及び故障検出方法
CN112015579A (zh) 计算机装置与基本输入输出系统的检测方法
CN114121120A (zh) 一种存储器的检测系统、方法及芯片
KR101983746B1 (ko) 모듈 검사 장치
US7536611B2 (en) Hard BISR scheme allowing field repair and usage of reliability controller
CN108629185B (zh) 服务器可信平台度量控制系统及其运行方法
KR20040002440A (ko) 자기 테스트 기능 내장 반도체 집적 회로 및 그것을구비한 시스템
JP4088967B2 (ja) 出力接点装置の診断回路
US20150009770A1 (en) Semiconductor system and method for reparing the same
CN112764409B (zh) 安全控制电路及方法、存储介质、电子设备
KR20010098521A (ko) 집적 반도체 회로 및 그의 작동 방법
KR101091550B1 (ko) 분산형 프로그래밍 시스템
CN110632438A (zh) 一种电气冗余线路的检测仪
WO2024040506A1 (en) Memory chip test pad access management to facilitate data security
JP2011081681A (ja) フラッシュメモリのアクセス装置及びアクセス方法
US20250202216A1 (en) Safety test circuit and method

Legal Events

Date Code Title Description
FA92 Acknowledgement of application withdrawn (lack of supplementary materials submitted)

Effective date: 20101122