Claims (3)
1. Способ обработки сигналов в дискретном согласованном фильтре, включающий преобразование радиочастотного колебания в область видеочастот, выделение огибающей сигнала и его дискретизацию по времени и амплитуде на два уровня «1» и «0», запись n-разрядного кода сигнала в n-разрядный регистр сдвига, где n - целое число больше единицы, при этом соответствующие образцу сигналы с n выходов регистра сдвига суммируются, образуя автокорреляционную функцию обрабатываемого дискретного сигнала с присутствием постоянной составляющей, отличающийся тем, что для выделения и обработки автокорреляционной функции входного сигнала используется канал прямого кода и канал инверсного кода, при этом как в канале прямого кода, так и в канале инверсного кода производят выделение огибающей сигнала, дискретизацию сигнала по времени и амплитуде на два уровня «1» и «0», с подачей кодов сигналов в соответствующие n-разрядные регистры сдвига, причем выходные сигналы 2n разрядов, соответствующих в каждом из двух регистров своему образцу, суммируются и после снятия постоянной составляющей образуют автокорреляционную функцию входного дискретизированного сигнала.1. A method of processing signals in a discrete matched filter, including converting the radio frequency oscillations into the region of video frequencies, extracting the envelope of the signal and sampling it in time and amplitude into two levels “1” and “0”, writing the n-bit signal code to the n-bit register shift, where n is an integer greater than one, while the signals corresponding to the sample from n outputs of the shift register are summed, forming the autocorrelation function of the processed discrete signal with the presence of a constant component, which differs m, that to isolate and process the autocorrelation function of the input signal, a direct code channel and an inverse code channel are used, while both the direct code channel and the inverse code channel extract the envelope of the signal, sample the signal by time and amplitude into two levels "1 "And" 0 ", with the supply of signal codes to the corresponding n-bit shift registers, and the output signals of 2n bits corresponding to each sample in each of the two registers are summed up and, after removal of the constant component, form auto the correlation function of the input sampled signal.
2. Дискретный согласованный фильтр, включающий последовательно соединенные перемножитель, фильтр нижних частот, решающее устройство, состоящее из последовательно соединенных двустороннего ограничителя и каскада совпадения с «1», n-разрядный регистр сдвига и n-входное суммирующее устройство, где n - целое число больше единицы, при этом каскад совпадения с «1» решающего устройства и n-разрядный регистр сдвига подключены к источнику опросных тактовых импульсов, отличающийся тем, что решающее устройство дополнительно включает инвертор, соединенный с выходом двустороннего ограничителя, и каскад совпадения с «0», соединенный с выходом инвертора, причем каскад совпадения с «0» также подключен к источнику опросных тактовых импульсов, при этом выход каскада совпадения с «1» соединен с входом n-разрядного регистра прямого кода, выход каскада совпадения с «0» соединен с входом n-разрядного регистра инверсного кода, 2n выходов регистров прямого и инверсного кода соединены с входом суммирующего устройства, выход которого соединен с входом устройства снятия постоянной составляющей выходного сигнала, образуя автокорреляционную функцию псевдошумового сигнала.2. A discrete matched filter, including a series-connected multiplier, a low-pass filter, a solver consisting of a series-connected two-way limiter and a coincidence cascade with “1”, an n-bit shift register and an n-input summing device, where n is an integer greater than units, and the coincidence cascade with “1” of the resolver and the n-bit shift register are connected to the source of interrogation clock pulses, characterized in that the resolver additionally includes an inverter, connected to the output of the two-way limiter, and the cascade of coincidence with "0" connected to the output of the inverter, and the cascade of coincidence with "0" is also connected to the source of interrogating clock pulses, while the output of the cascade of coincidence with "1" is connected to the input of the n-bit register direct code, the output of the coincidence cascade with “0” is connected to the input of the n-bit register of the inverse code, 2n outputs of the direct and inverse code registers are connected to the input of the summing device, the output of which is connected to the input of the device for removing the DC component one signal, forming the autocorrelation function of the pseudo-noise signal.
3. Дискретный согласованный фильтр, включающий последовательно соединенные перемножитель, фильтр нижних частот, решающее устройство, состоящее из последовательно соединенных двустороннего ограничителя и каскада совпадения с «1», n-разрядный регистр сдвига, где n - целое число больше единицы, и суммирующее устройство, при этом каскад совпадения с «1» решающего устройства и n-разрядный регистр сдвига подключены к источнику опросных тактовых импульсов, отличающийся тем, что решающее устройство дополнительно включает инвертор, соединенный с выходом двустороннего ограничителя, и каскад совпадения с «0», соединенный с выходом инвертора, причем каскад совпадения с «0» также подключен к источнику опросных тактовых импульсов, а суммирующее устройство включает первое n-входное суммирующее устройство и второе n-входное суммирующее устройство, при этом выход каскада совпадения с «1» соединен с входом n-разрядного регистра прямого кода, выход каскада совпадения с «0» соединен с входом n-разрядного регистра инверсного кода, n выходов регистра прямого кода соединены с n входами первого суммирующего устройства, n выходов регистра инверсного кода соединены с n входами второго суммирующего устройства, выходы первого и второго суммирующих устройств соединены с входами двухвходового суммирующего устройства, выход двухвходового суммирующего устройства соединен с входом устройства снятия постоянной составляющей выходного сигнала, образуя автокорреляционную функцию псевдошумового сигнала.3. A discrete matched filter, including a series-connected multiplier, a low-pass filter, a solver consisting of a series-connected two-way limiter and a coincidence cascade with “1”, an n-bit shift register, where n is an integer greater than one, and an adder, wherein the coincidence cascade with “1” of the deciding device and the n-bit shift register are connected to the source of interrogating clock pulses, characterized in that the deciding device further includes an inverter connected to the output of the two-way limiter, and the coincidence cascade with "0" connected to the inverter output, and the coincidence cascade with "0" is also connected to the interrogation clock source, and the adder includes a first n-input totalizer and a second n-input totalizer, the output of the coincidence cascade with “1” is connected to the input of the n-bit register of the direct code, the output of the cascade of matches with “0” is connected to the input of the n-bit register of the inverse code, n outputs of the register of the direct code are connected to n inputs of the first a measuring device, n outputs of the inverse code register are connected to n inputs of the second summing device, the outputs of the first and second summing devices are connected to the inputs of the two-input summing device, the output of the two-input summing device is connected to the input of the device for removing the DC component of the output signal, forming the autocorrelation function of the pseudo-noise signal.