Claims (1)
Приемное устройство фазоманипулированных сигналов, содержащее последовательно соединенные смеситель и усилитель промежуточной частоты, последовательно соединенные синхронизатор и гетеродин, выход которого соединен со вторым входом смесителя, первый вход которого подсоединен к антенне, последовательно соединенные первый согласованный фильтр и первое решающее устройство, при этом второй вход синхронизатора соединен со вторым входом первого решающего устройства, а также получатель информации, отличающееся тем, что введены демультиплексор, n регистров сдвига, (n-1) согласованный фильтр, (n-1) решающее устройство, а также первый и второй элементы "И", причем выход усилителя промежуточной частоты соединен со входом демультиплексора, n выходов которого соединены с входами n регистров сдвига соответственно, n-й выход первого регистра сдвига соединен с входом первого согласованного фильтра, (n-1)-й выход второго регистра сдвига соединен с входом второго согласованного фильтра, первый выход n-го регистра сдвига соединен с входом n-го согласованного фильтра, выходы (n-1) согласованных фильтров соединены с первыми входами (n-1) решающих устройств соответственно, выходы n решающих устройств соединены с соответствующими входами второго элемента "И", выход которого соединен с входом получателя информации, кроме того, выходы n согласованных фильтров соединены с соответствующими входами первого элемента "И", выход которого соединен с первым входом синхронизатора.A phase-shifted signal receiving device comprising a mixer and an intermediate frequency amplifier connected in series, a synchronizer and a local oscillator connected in series, the output of which is connected to the second input of the mixer, the first input of which is connected to the antenna, the first matched filter and the first resolver are connected in series, the second synchronizer input connected to the second input of the first solver, as well as a recipient of information, characterized in that the demultip lexor, n shift registers, (n-1) matched filter, (n-1) solver, and the first and second AND elements, the output of the intermediate frequency amplifier connected to the input of the demultiplexer, n outputs of which are connected to the inputs of n registers shift, respectively, the nth output of the first shift register is connected to the input of the first matched filter, the (n-1 )th output of the second shift register is connected to the input of the second matched filter, the first output of the nth shift register is connected to the input of the nth matched filter outputs (n-1) matched filters are connected to the first inputs (n-1) of the decision devices, respectively, the outputs of n decision devices are connected to the corresponding inputs of the second element "And", the output of which is connected to the input of the recipient of information, in addition, the outputs of n matched filters are connected to the corresponding inputs of the first element " And ", the output of which is connected to the first input of the synchronizer.