[go: up one dir, main page]

RU2004103003A - Суммирующее устройство - Google Patents

Суммирующее устройство Download PDF

Info

Publication number
RU2004103003A
RU2004103003A RU2004103003/09A RU2004103003A RU2004103003A RU 2004103003 A RU2004103003 A RU 2004103003A RU 2004103003/09 A RU2004103003/09 A RU 2004103003/09A RU 2004103003 A RU2004103003 A RU 2004103003A RU 2004103003 A RU2004103003 A RU 2004103003A
Authority
RU
Russia
Prior art keywords
input
output
elements
control bus
inputs
Prior art date
Application number
RU2004103003/09A
Other languages
English (en)
Other versions
RU2264646C2 (ru
Inventor
Борис Михайлович Власов (RU)
Борис Михайлович Власов
Original Assignee
Борис Михайлович Власов (RU)
Борис Михайлович Власов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Борис Михайлович Власов (RU), Борис Михайлович Власов filed Critical Борис Михайлович Власов (RU)
Priority to RU2004103003/09A priority Critical patent/RU2264646C2/ru
Publication of RU2004103003A publication Critical patent/RU2004103003A/ru
Application granted granted Critical
Publication of RU2264646C2 publication Critical patent/RU2264646C2/ru

Links

Landscapes

  • Logic Circuits (AREA)

Claims (5)

1. Суммирующее устройство, выполненное на основе элементов И, ИЛИ, НЕ, содержащее в каждом разряде два RS-триггера, первой, второй, третий и четвертый элементы И, первый и второй элементы ИЛИ, первый, второй и третий элементы НЕ, причем в каждом разряде первый вход первого элемента ИЛИ соединены с первым входом второго элемента И, и с шиной переноса из младшего разряда; первый вход второго элемента ИЛИ подключен к выходу третьего элемента И, второй его вход соединен с выходом второго элемента И, а третий вход подключен к "единичному" выходу первого триггера, выходы упомянутых элементов ИЛИ подключены к первому и третьему входам первого элемента И, второй вход этого элемента соединен с выходом третьего элемента НЕ; выход первого элемента И является шиной переноса в старший разряд и соединен с первым входом третьего элемента И и с входом второго элемента НЕ, выход которого связан с вторым входом четвертого элемента И данного разряда; выход второго элемента И через первый элемент НЕ соединен с вторым входом третьего элемента И, третьи входы третьего и четвертого элементов И соединены с первой шиной управления, а выходы упомянутых элементов И подключены к "нулевому" и "единичному" входам первого триггера соответственно, отличающееся тем, что в его каждый разряд введены третий элемент ИЛИ, пятый элемент И, вторая, третья и четвертая шины управления, при этом первый вход пятого элемента И подключен к "единичному" выходу второго триггера, второй вход этого элемента соединен с второй шиной управления, а выход пятого элемента И соединен с первым входом третьего элемента ИЛИ, с третьим входом первого элемента ИЛИ, и с вторым входом второго элемента И; второй вход третьего элемента ИЛИ соединен с первым входом первого элемента ИЛИ, третий вход третьего элемента ИЛИ подключен к третьей шине управления, а его выход соединен с первым входом четвертого элемента И, кроме того, к второму входу первого элемента ИЛИ подключена четвертая шина управления.
2. Устройство по п.1, отличающееся тем, что в его каждый разряд введены шестой и седьмой элемент И, четвертый и пятый элементы ИЛИ и пятая шина управления, причем к первым входам элементов И подключена пятая шина управления, вторые входы шестого и седьмого элементов И i-го разряда соединены с выходом и входом второго элемента НЕ i+1-го разряда соответственно, выходы упомянутых элементов подключены к первым входам четвертого и пятого элементов ИЛИ, вторые входы этих элементов подключены к первой шине управления, выходы упомянутых элементов ИЛИ соединены с третьими входами третьего и четвертого элементов И соответственно.
3. Устройство по п.1, отличающееся тем, что в каждый разряд введен четвертый элемент НЕ, причем его вход соединен с выходом третьего элемента И, а выход упомянутого элемента НЕ соединен с "нулевым" входом первого триггера; вход третьего элемента НЕ подключен к выходу четвертого элемента И, а выход этого элемента НЕ соединен с "единичным" входом первого триггера и вторым входом первого элемента И.
4. Устройство по пп.1 и 2, отличающееся тем, что в каждый разряд введены восьмой элемент И, шестая и седьмая шины управления, причем первый вход упомянутого элемента И подключен к "единичному" выходу второго триггера, второй вход соединен с шестой шиной управления, выход восьмого элемента И подключен к третьему входу пятого элемента ИЛИ, седьмая шина управления подключена к четвертому входу второго элемента ИЛИ.
5. Устройство по п.1, отличающееся тем, что в каждый разряд введен шестой элемент ИЛИ, при этом первый его вход подключен к шине переноса из младшего разряда, второй вход соединен с выходом второго элемента И младшего разряда, а выход упомянутого элемента ИЛИ подключен к первому входу второго элемента И рассматриваемого разряда, причем выход этого элемента И соединен с вторым входом шестого элемента ИЛИ и с четвертым входом первого элемента ИЛИ старшего разряда.
RU2004103003/09A 2004-02-02 2004-02-02 Суммирующее устройство RU2264646C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2004103003/09A RU2264646C2 (ru) 2004-02-02 2004-02-02 Суммирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2004103003/09A RU2264646C2 (ru) 2004-02-02 2004-02-02 Суммирующее устройство

Publications (2)

Publication Number Publication Date
RU2004103003A true RU2004103003A (ru) 2005-07-10
RU2264646C2 RU2264646C2 (ru) 2005-11-20

Family

ID=35837961

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2004103003/09A RU2264646C2 (ru) 2004-02-02 2004-02-02 Суммирующее устройство

Country Status (1)

Country Link
RU (1) RU2264646C2 (ru)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2388041C2 (ru) * 2008-05-04 2010-04-27 Борис Михайлович Власов Способ и устройство сложения двоичных кодов

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1264165A1 (ru) * 1985-01-07 1986-10-15 Предприятие П/Я В-8662 Накапливающий сумматор
SU1418705A1 (ru) * 1987-02-17 1988-08-23 Предприятие П/Я В-8662 Накапливающий сумматор
RU2043650C1 (ru) * 1993-07-12 1995-09-10 Давыдкин Алексей Александрович Накапливающий сумматор
RU2099776C1 (ru) * 1994-09-30 1997-12-20 Предприятие по транспортировке и поставкам газа "Уралтрансгаз" Цифровой сумматор
US5691931A (en) * 1995-06-07 1997-11-25 Hitachi America, Ltd. Low power adder for accumulation

Also Published As

Publication number Publication date
RU2264646C2 (ru) 2005-11-20

Similar Documents

Publication Publication Date Title
ATE409916T1 (de) Programmierbare pipeline-matrix mit teilweise globalen konfigurationsbussen
RU2004103003A (ru) Суммирующее устройство
RU2016101771A (ru) Мажоритарный элемент "5 и более из 9"
RU2004133256A (ru) Сумматор накапливающего типа
RU2004106639A (ru) Сумматор накапливающего типа
RU2005132880A (ru) Цифровой вычислительный синтезатор с квадратурными выходами
SE9901290D0 (sv) Avdelad buffert
RU2004111203A (ru) Счетчик импульсов
RU2004134473A (ru) Счетчик импульсов
RU2005100310A (ru) Счетчик импульсов
RU2003101479A (ru) Устройство управления электронного замка
RU2006115125A (ru) Накапливающий сумматор
Daneshian et al. The overall assurance interval for the non-Archimedean epsilon in DEA models
RU2002130676A (ru) Устройство для укорочения импульсных сигналов
RU2004136519A (ru) Ячейка однородной структуры
RU2003134983A (ru) Резервированный счетчик
RU2004119499A (ru) Устройство для преобразования чисел из системы остаточных классов в позиционную систему счисления
RU2003113295A (ru) Цифровой измеритель модуляции
RU2004132594A (ru) Устройство для укорочения импульсных сигналов
RU2002109113A (ru) Робастная система управления
RU2003134985A (ru) Логический вычислитель
RU2003137911A (ru) Сумматор накапливающего типа
RU2006118478A (ru) Устройство приоритетного обслуживания запросов
RU2003108145A (ru) Электронный кодовый замок
RU96111346A (ru) Процессорный элемент

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20090203