Стартстопная система связи, содержащая на передающей стороне последовательно соединенные датчик, первый пороговый блок и запоминающий блок, К выходов которого шинами соединены с первыми входами К мультиплексоров, выходы которых соединены с К входами двоичного сумматора соответственно, выход которого шиной соединен с информационным входом вычитающего счетчика, выход которого соединен с входом передатчика, выход которого соединен с входом линии связи, а также последовательно соединенные первый триггер и первый двоичный счетчик, первый выход которого соединен со вторым входом первого триггера, второй выход первого двоичного счетчика шиной соединен со вторыми входами К мультиплексоров, кроме того, последовательно соединенные первые элементы "НЕ" и "ИЛИ", выход которого соединен с входом разрешения записи кода вычитающего счетчика, при этом вход первого элемента "НЕ" соединен с выходом первого триггера, вход которого соединен с выходом первого порогового блока, счетный вход первого двоичного счетчика соединен со вторым входом первого элемента "ИЛИ", выход генератора импульсов соединен со счетным входом вычитающего счетчика, на приемной стороне содержит последовательно соединенные приемник, амплитудный детектор и фильтр нижних частот, а также первый формирователь импульсов, второй и третий двоичные счетчики, второй пороговый блок и сдвиговый регистр, при этом выход первого формирователя импульсов соединен с установочным входом третьего двоичного счетчика, выход линии связи соединен с входом приемника, отличающаяся тем, что на передающей стороне введен дифференцирующий блок, вход которого соединен с выходом вычитающего счетчика, а выход - со вторым входом первого элемента "ИЛИ", на приемной стороне введены первый элемент "И", последовательно соединенные второй элемент "ИЛИ" и делитель частоты, а также (К+1)-й мультиплексор, последовательно соединенные оконечный блок и третий элемент "ИЛИ", последовательно соединенные счетчик-распределитель, первый Д-триггер, четвертый элемент "ИЛИ", второй триггер, второй элемент "НЕ", пятый элемент "ИЛИ" и четвертый двоичный счетчик, выход которого соединен шиной с входами первого и второго цифровых компараторов, выход первого цифрового компаратора через последовательно соединенные третий триггер и третий элемент "НЕ" соединен с первым входом второго элемента "И", выход которого соединен с третьим входом четвертого элемента "ИЛИ", выход второго цифрового компаратора через четвертый элемент "И" соединен со вторым входом четвертого элемента "ИЛИ", последовательно соединенные третий элемент "И" и четвертый элемент "НЕ", выход которого соединен со вторыми входами первого и четвертого элементов "И", первый вход третьего элемента "И" соединен с третьим выходом делителя частоты и вторым входом второго триггера, второй вход третьего элемента "И" соединен с выходом третьего триггера, установочный вход которого соединен с выходом пятого элемента "ИЛИ", выход третьего элемента "И" соединен с тактовым входом оконечного блока, второй выход которого соединен со вторыми входами второго и пятого элементов "ИЛИ", кроме того, выход первого элемента "И" соединен с информационными входами первого и второго Д-триггеров и счетным входом четвертого двоичного счетчика, первый вход счетчика-распределителя соединен с выходом первого формирователя импульсов и установочными входами первого и второго Д-триггеров, причем стробирующий вход второго Д-дриггера соединен со вторым выходом счетчика-распределителя, третий выход которого соединен с его установочным входом, счетный вход счетчика-распределителя подсоединен к второму выходу делителя частоты, четвертый выход счетчика распределителей соединен с установочным входом второго двоичного счетчика, выход переполнения которого соединен с входом второго формирователя импульсов, выход которого соединен со вторым входом второго элемента "И", выход второго Д-триггера соединен с четвертым входом четвертого элемента "ИЛИ", при этом выход генератора тактовых импульсов соединен с тактовым входом делителя частоты и счетным входом третьего двоичного счетчика, второй выход которого соединен со вторым входом третьего элемента "ИЛИ", третий выход третьего двоичного счетчика соединен с его запрещающим входом, первый выход третьего двоичного счетчика шиной соединен с управляющим входом (К+1)-го мультиплексора, выход которого соединен с входом сдвигового регистра, вход (К+1)-го мультиплексора шиной соединен с выходом второго двоичного счетчика, первый вход которого соединен с первым выходом делителя частоты, выход третьего элемента "ИЛИ" соединен с тактовым входом сдвигового регистра, выход фильтра нижних частот через последовательно соединенные второй пороговый блок, первый элемент "И" и первый формирователь импульсов соединен с входом второго элемента "ИЛИ".