RU2001523C1 - Устройство дл передачи и приема дискретной информации с коррекцией ошибок - Google Patents

Description

Изобретение относитс  к технике св зи и вычислительной технике и может быть использовано при создании новой в модернизации существующей апаратуры передачи данных.

Известно устройство дл  передачи и приема дискретной информации с коррекцией ошибок, содержащее на передаче последовательно соединенные источник информации, коммутатор и блок пам ти, вы- ход которого подключен к другому инфор- мацид« 4му ьвходу коммутатора, и последовательно соединенные кодер и формирователь выходного сигнала, а на приеме - последовательно соединенные блок выде- лени  сигнала, входной накопитель, блок управлени  записью, накопитель приема и потребитель, причем выход блока выделени  сигнала через декодер подключен к одному из входов блока приема служебной информации, к другому входу которого подключен выход входного накопител .

Однако данное устройство обладает недостаточной помехоустойчивостью.

Известно устройство дл  пеоедачи и приема дискретной информации с коррекцией ошибок, содержащее на передаче последовательно соединенные источник информации, коммутатор и блок пам ти, выход которого подключен к другому информа- ционному входу коммутатора, последовательно соединенные кодер, формирователь выходного сигнала и сумматор, включенный между выходом коммутатора и входом кодера, а на приеме - последом- тельно соединенные блок выделени  сигнала , входной накопитель, блок управлени  записью, накопитель приема и потребитель, причем выход блока выделени  сигнала через декодер подключен к одному из входов блока приема служебной информации, к другому входу которого подключен выход входного накопител , последовательно соединенные счетчик прин тых блоков и формирователь сигнала квитанций, к другому входу которого подключен выход накопител  запросов, и последовательно соединенные блок восстановлени  квитирующего номера, дешифратор сигнала квитации, синхронизирующие входы блока восстанов- лени  квитирующего номера и счетчика прин тых блоков подключены к синхронизирующему выходу блока выделени  сигнала, выход счетчика прин тых блоков подключен к сигнальному входу блока управлени  записью, выход декодера подключен к входу накопител  запросов и к соответствующему входу блока управлени  записью, выход блока приема служебной информации подключен к другому входу

блока восстановлени  квитирующего номера и через дешифратора сигнала квитации - к управл ющему входу коммутатора, а выход формировател  сигнала квитации подключен к другому входу сумматора на передаче.

Однако известное устройство обладает низкой информативностью и имеет сложную техническую реализацию.

Наиболее близким по технической сущности к предлагаемому устройству (прототипом )  вл етс  устройство дл  передачи и приема дискретной информации с коррекцией ошибок, содержащее на передаче ис- точник информации, вход которого соединен с первым выходом блока управлени , второй выход которого подключен к входу генератора служебных комбинаций и объединенные по входам входной накопитель и кодирующий блок, а на приеме - объединенные по входам дешифратор служебных комбинаций, декодирующий блок и выходной накопитель, выход которого соединен с входом потребител , другой вход входного накопител  подключен к третьему выходу блока управлени  на передаче.

Однако известное устройство обладает низкой помехоустойчивостью.

Целью изобретени   вл етс  повышение помехоустойчивости устройства.

На фиг.1 приведена функциональна  схема предложенного устройства; на фиг.2 - функциональна  схема блока задани  инверсных разр дов.

Устройство дл  передачи и приема дискретной информации с коррекцией ошибок содержит на передающей стороне источник 1 информации, блок 2 управлени , генератор 3 служебных комбинаций, накопитель информации 4, блок 5 кодировани , коммутатор 6, сумматор 7 по модулю 2 и блок 8 задани  инверсных разр дов, на приемной стороне дешифратор 9 служебных комбинаций , блок 10 декодировани , накопитель информации 11, потребитель информации 12, элемент ИЛИ 13, сумматор 14 по модулю 2 и блок 15 задани  инверсных разр дов.

Блок 8 (15) задани  инверсных разр дов выполнен на триггере 1 б, элементах ЗАПРЕТА 17, 18. счетчике 19 с переносом, элементах ИЛИ 20, 2.1

Сущность изобретени  заключаетс  в следующем.

Информаци , циркулирующа  в системах передачи с решающей обратной св зью с блокировкой, подвержена вставкам и выпадени м в результате трансформации комбинаций запроса в информационные и обратные трансформации.

Дл  уменьшени  веро тности вставок и выпадений возможно кодирование повтор емой информации смежным классом первоначально избранного линейного и циклического кода. Проще всего данный подход может быть реализован путем инвертировани  на передаче и приеме различных комбинаций проверочных (младших) разр дов кодовых слов, в зависимости от того, передаетс  ли данный блок информа- ции в первый раз или повторно.

Устройство работает следующим образом .

В режиме приема-передачи, на передающей стороне по сигналу с первого выхода блока 2, К-разр дна  информационна  комбинаци  источника 1 поступает через коммутатор 6 в блок 5, где дополн етс  п-К проверочными разр дами.

Одновременно К-разр дна  информг- ционна  комбинаци  записываетс  в накопитель 4. рассчитанный на хранение h последних информационных комбинаций, расположенных в той последовательности,

в которой они должны передаватьс .

С выхода блока 5 передаваема  комбинаци  (П, К) ЛИНРЙНОГО или циклического кода, поразр дно, через сумматор 7, выдаетс  в дискретный ка,чл (на фпг.1 не показан ). При этом, на сумматоре 7, по сигналам с выхода блока 8, инвертируютс  I И -t г проверочных разр дов, где И 1, 2,...И, 2 1,2...,l2,2 I n-К (кроме того, И проверочных разр дов содержит n-й разр д кодовой комбинации).

На приемной стороне, по сигналам с выхода блока 15, на сумматоре 14 инвертируютс  I проверочных разр дов принимаемой комбинации, котора  с выхода сумматора 14 поступает в блок 10 декодиро- вани , и одновременно К информационных разр дов - и блок 11. Если блок 10 не обнаруживает ошибок, то К информационных разр дов с выхода блока 11 выдаютс  потребителю 12.

В тех случа х, когда блок 10 обнаруживает ошибку в принимаемой кодовой комбинации или дешифратор 9 зафиксирует поступление запросной комбинации, сигнал с выхода элемента ИЛИ 13 поступает в блок 2, который переводит устройство в режим переспроса в соответствии с алгоритмом работы прототипа.

В этом режиме, на передающей стороне блок 2 прекращает выдачу сигналов запроса информации на вход источника 1, с четвертого выхода блока 2 подаютс  сигналы управлени  коммутатором 6, а по сигналу со второго выхода запускаетс  генератор. Запросна  комбинаци  с информационного

5 Ю

15

0

5

0 5

0 5

0

5

генератора 3 через коммутатор 6, блок 5 и сумматор 7 выдаетс  в дискретный канал, после чего по команде с сигнального выхода генератора 3, на врем  последующей передачи h комбинаций, хран щихс  в накопителе 4, блок 8 переводитс  в режим задани  инверсии лишь И проверочных разр дов. На приемной стороне запросна  комбинаци  через сумматор 14 поступает в дешифратор 9, который сигналом со своего выхода на управл ющий вход блока 15 подготавливает устройство к приему h повтор емых кодовых комбинаций. Сумматор 14 по сигналам блока 15 инвертирует лишь И проверочных разр дов в h следующих за запросной кодовых комбинаци х,

После безошибочного приема h повтор емых комбинаций устройстве переходит в режим приема-передачи.

Таким образом, предложенное устройство обеспечивает эффективную защиту от ВГ.ТЗРОК и выпаданий, так как в случае транс- Формации запросной комбинации в информационную или в результате обратной трансформации создаетс  рассогласованное инвертирование проверочных разр дов на передающей и приемной сторонах, что Будет немедленно обнаружено при декодировании .

Так, если прототип характеризуетс  веро тностью вставок и выпадений Р0, то дл  предложенного устройства веро тность Р0 такого событи  составл ет

Р о -Ро P(l-h)

где P(l - И) -- веро тность трансформации одной комбинации инвертировани  проверочных разр дов в другую.

Дл  достаточно длинных кодов, имеющих COOT oei ствующую избыточность, веро тность P(l -- ) имеет ничтожно малые значени .

Креме того, за счет инвертиргвзни  некоторой части младших разр дов кодовых комбинаций (включа  последний), обеспечиваетс  возможность обнаружени  синхронизационных сдвигов дл  кодов, не свободных от зап той.

Блек 8 (15) задани  инверсных разр дов работает следующим образом.

В режиме приема-передачи триггер 16 и счегчик 19 сброшены в нулевое состо ние и на пыхсд элемента ИЛИ 21 проход т все I - - 2 импульсы синхронизации, поступающие на эл оды элементов ИЛИ 20, 21.

В режиме переспроса управл ющий сигнзл перебрасывает триггер 16, который своим сигналом с единичного выхода блокирует прохождение импульсов серии J2 через элемент ЗАПРЕТ 18 на вход элемента ИЛИ

720015238

21. Одновременно с этим на счетный вход (56) Авторское свидетельство СССР счетчика 19, через элемент ЗАПРЕТ 17, на- № 655085, кл. Н 04 L 1/10. 1979. чинают поступать синхроимпульсы переда-Авторское свидетельство СССР

чи (приема) n-х разр дов кодовых Мг 809615, кл. Н 04 L 1/16. 1981. комбинаций. Как только счетчик 19 зафикси- 5Шварцман Б.О.. Емель нов Г.А. Теори 

рует h переданных (прин тых) кодовых ком- передачи дискретной информации. М.: бинаций, то импульс переноса сбрасывает Св зь, 1979, с.349-353, фиг.12. 17 (прото- счетчик 19 и триггер 16 в исходное состо ние. тип).

Claims (1)

1. УСТРОЙСТВО дл  ПЕРЕДАЧИ и ПРИЕМА диск- Ю инхровходом устройства, выход соединен РЕТНОЙ ИНФОРМАЦИИ с КОРРЕКЦИЕЙ ОШИБОК, с первым входом сумматора по модулю содержащее на передающей стороне блок Два вт°рой вход которого  вл етс  каналь- управлени , первый и второй выходы кото- ным ВХ°Д°М устройства, выход сумматора рого соединены с входами соответственно по м°ДУЛ|о Два соединен с первым входом источника информации и генератора слу- 15 накопител  информации и входом блока жебных комбинаций, накопитель информа- декодировани , выход которого соединен с ции и блок кодировани , входы которых первым входом элемента ИЛИ, выход де- обьединены. на приемной стороне - нако- шифратора служебных комбинаций соеди- питель информации, выход которого сое- нен с вторым входом блока задани  динен с входом потребител  информации. 20 инверсных разр дов и вторым входом эле- блок декодировани  и дешифратор слу- мента ИЛИ, выход которого соединен с жебных комбинаций, входы которых обье- входом блока управлени  передающей сто- динены. отличающеес  тем. что, с целью роны- четвертый выход которого соединен повышени  помехоустойчивости устройст- „5 с вторым входом накопител  информации ва, в него введены на передающей стороне приемной стороны.

коммутатор, сумматор по модулю два и2. Устройство по п.1, отличающеес 

блок задани  инверсныл разр дов, первый тем. что блок задани  инверсных разр дов вход которого  вл етс  синхровходом уст- содержит триггер, установочный вход кото- ройства, выход соединен с первым входом од РОГО  вл етс  вторым входом блока, а вход сумматора по модулю два, выход которого сброса триггера соединен с выходом счет-  ил етс  канальным выходом устройства, с переносом, счетный вход которого выход источника информации соединен с соединен с выходом первого элемента ЗА- иервым входом коммутатора, выход кото- ПРЕТ, запрещающий вход которого и за- рого соединен с входом накопител  инфор- 35 пРеЩаюц ий ОХ°Д второго элемента мации. выход которого соединен с вторым ЗАПРЕТ подключены к нулевому и единич- входом коммутатора, первый и второй вы- ному выходам триггера соответственно, ходи генератора служебных комбинаций первый элемент ИЛИ, выход которого че- соединены соответственно с вторым вхо- рез второй элемент ЗАПРЕТ соединен с дом блока задани  инверсных разр дов и 40 °ДНИМ из входов второго элемента ИЛИ, третьим входом коммутатора, третий вы- выход которого  вл етс  выходом блока, а ход блока управлени  соединен с четвер- входы первого - второго элементов ИЛИ тым входом коммутатора, на приемной  вл ютс  первым входом блока, один из стороне введены элемент ИЛИ, сумматор входов второго элемента ИЛИ соединен с по модулю два и блок задани  инверсных 45 разрешающим входом первого элемента разр дов, первый вход которого  вл етс  ЗАПРЕТ.

Фаг.2

v J