RU2001117981A

RU2001117981A - Приемное устройство с двухэтапным поиском шумоподобного сигнала по частоте и задержке

Info

Publication number: RU2001117981A
Application number: RU2001117981/09A
Authority: RU
Inventors: Иван Гаврилович Безгинов; Игорь Васильевич Давыдов; Георгий Федорович Провоторов; Владимир Иванович Штефан
Original assignee: Федеральное государственное унитарное предприятие "Воронежский научно-исследовательский институт связи"
Filing date: 2001-06-27
Publication date: 2003-06-20

Claims

Приемное устройство с двухэтапным поиском шумоподобного сигнала по частоте и задержке, содержащее смеситель, первый вход которого является входом устройства, а выход соединен с сигнальными входами первого и второго ключей, выход второго ключа через последовательно соединенные второй коррелятор и второй пороговый блок соединен со вторым входом логического блока, четвертый выход которого соединен с управляющим входом второго ключа, первый выход логического блока соединен с управляющим входом первого ключа, а также первый пороговый блок, выход которого соединен с первым входом логического блока, генератор псевдослучайной последовательности (ГПСП), выход которого соединен со вторым входом второго коррелятора, и управляемый синтезатор частот, выход которого соединен со вторым входом смесителя, причем второй выход логического блока является выходом устройства, отличающееся тем, что введены первый коррелятор, последовательно соединенные формирователь адреса, постоянно-запоминающее устройство (ПЗУ) и синхронизатор, первый выход которого соединен со входом ГПСП, а также последовательно соединенные блок опроса, блок совпадения и блок сравнения, выход которого соединен с входом управляемого синтезатора частот, первый и второй счетчики, входы которых соединены с выходами первого и второго пороговых блоков соответственно, при этом вход блока опроса соединен с выходом второго порогового блока, n выходов первого счетчика соединены с первыми n входами формирователя адреса, вторые n входы которого соединены с n выходами второго счетчика, вход формирователя адреса соединен с пятым выходом логического блока, кроме того второй выход синхронизатора соединен с третьими входами первого коррелятора и логического блока, третий выход синхронизатора соединен с третьим входом второго коррелятора, четвертым входом логического блока и вторым входом блока совпадения, при этом выход первого ключа соединен с первым входом первого коррелятора, выход которого соединен с входом первого порогового блока, выход ГПСП соединен со вторым входом первого коррелятора.