Claims (1)
Дискретно-адресная система связи, содержащая на передающей стороне усилитель низкой частоты, выход которого соединен с модулирующим блоком, выходом подключенным к входу элемента задержки, выходы которого соединены соответственно с входами трех стробирующих блоков, три блока формирования сетки частот выходами подключенные к дополнительным входам стробирующих блоков, выходы которых соединены с соответствующими входами группового усилителя, выход которого подключен к входу усилителя мощности, а на приемной стороне усилитель высокой частоты, выход которого соединен с гетеродинным блоком, выходом соединенным с входом усилителя промежуточной частоты, выход которого подключен к входам трех адаптивных согласованных фильтров, выходы которых соединены с входами детекторов, причем выходы двух детекторов подключены к входам линий задержки, последовательно соединенные импульсно-широтный дискриминатор с декодером и усилителем низкой частоты, отличающаяся тем, что на приемной стороне введен блок сложения, два входа которого соединены с выходами линий задержек, а третий - с выходом третьего детектора, причем выход блока сложения подключен к входу импульсно-широтного дискриминатора.A discrete address communication system containing a low-frequency amplifier on the transmitting side, the output of which is connected to a modulating unit, the output connected to the input of the delay element, the outputs of which are connected respectively to the inputs of three gate units, three frequency grid forming units with outputs connected to additional inputs of the gate blocks the outputs of which are connected to the corresponding inputs of the group amplifier, the output of which is connected to the input of the power amplifier, and on the receiving side a high-frequency amplifier frequency, the output of which is connected to the local oscillator unit, the output connected to the input of the intermediate frequency amplifier, the output of which is connected to the inputs of three adaptive matched filters, the outputs of which are connected to the inputs of the detectors, the outputs of two detectors connected to the inputs of the delay lines connected in series with a pulse-width discriminator with a decoder and low-frequency amplifier, characterized in that an addition unit is introduced on the receiving side, two inputs of which are connected to the outputs of the delay lines, and the third one is connected to the third detector, and the output of the addition unit is connected to the input of the pulse-latitude discriminator.