RU1792540C - Многопроцессорна вычислительна система - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к системам обработки данных. Цель изобретени  - повышение надежности . Поставленна  цель достигаетс  тем, что многопроцессорна  вычислительна  система содержит подсистемы, устройства шинного интерфейса, запоминающие устрой-, ства, контроллеры внешних устройств, внешние устройства, системное устройство управлени , адаптер консоли, устройство регистрации , устройство ввода-вывода, устройство управлени  температурой и электропитанием, модемы, подсистему удаленного ввода-вывода. 1 з п.ф-лы, 3 ил. (Л С

Description

Изобретение относитс  к вычислительной технике, в частности к системам обработки данных.

, Цель изобретени  - повышение надеж- ноЬти системы.

На фиг.1-3 представлена схема вычислительной системы.:

Многопроцессорна  вычислительна  система содержит N подсистем 1, устройства 2 шинного интерфейса, запоминающие устройства 3,%к6нтррллеры 4 внешних устройств , внешние устройства 5, системное устройство управлени  6, адаптер 7 консоли , устройство 8 регистрации, устройство ввода-вывода 9, устройство 10 управлени  теМпературой и электропитанием, модемы 11, подсистему 12 удаленного ввода-вывода , общую системную шину 13. Кажда  подсистема 1 содержит центральные процессоры 14 и 15 и устройство пам ти

(кэш-пам ти) 16, Каждое устройство 2 шинного интерфейса содержит входной регистр 17 управлени , выходной регистр 18 управлени , входной регистр 19 данных, выходной регистр 20 данных, с первого по четвертый шинные формирователи 21-24, с первого по третий гриемники 25-27, выходной счетчик 28 адреса, входной адресный регистр 29, управл ющую магистраль 30 общей системной шины, адресную магистраль 31 общей системной шины, информационную магистраль 32 общей системной шины. Системное устройство управлени  содержит декодер адреса 33, процессорный узел 34, первый и второй блоки 35 и 36 управлени  периферийными устройствами, блок 37 формировани  результатов прохождени  тестов, блок 38 передачи, первый и второй приемопередатчики 39 и 40, регистр 41 режимов, первый и второй мультип лексоХ|

О

го ел

Јь

о

СА

ры 42 и 43, блок сравнени  44, таймер 45, адресный регистр 46, блок 47 пам ти тестов, блок 48 пам ти начальных данных, блок 49 оперативной пам ти, блок 5.0 посто нной пам ти команд, блок 51 управлени  запро- сами, вход 52 значени  температуры, ин- формационный вход-выход 53 (от устройства управлени  температурой и электропитанием).

Многопроцессорна  вычислительна  система работает следующим образом.

Кажда  из подсистем 1 организована по одному принципу и содержит центральные процессоры 14 и 15; каждый из которых работает независимо, И кэш-пам ть 16, ко- тора  присоединена к системной шине 13. Подсистемы 1 работают как жёстко св занные мультипроцессоры, поскольку они поддерживаютс  общей операционной системой и совместно пользуютс  общей основной па- м тью..-; . ; -;: ; - .:-Системное устройство управлени  6 обеспечивает централизованное управление системой. Это централизованное управление включает в себ  инициирование всей системы, централизованное управление операцией Качественный логический Тест (QLT), системную таймерную централизацию и подачу предупредительных сигналов об источнике питани  и температуре внутри прибора на подсистемы, присреди- неннуе к системной шине. Управл ющие сигналы., поступающие на информационный вход-выход 53 от энергетической системы , инициируют дл  системного устройства управлени  состо ние энергетического питани  системы. Управл ющие сигналы от системного устройства управлени  на устройства управлени  10 температурой и электропитанием специфицируют предпи- санные границы напр жени . Системное устройство управлени  6 должно выполн ть операцию QLT на предписанных граничных напр жени х дл  изолировани  и идентификации предельных логических элементов.

Устройство ввода-вывода 9 позвол ет оператору устанавливать св зь С системой через интерфейс дисплейного терминала (DTI) с системным устройством управлени  6. Системное устройство управлени  б прини- мает информацию от устройства ввода-вывода 9 и помещает ее на системную шину 13 через интерфейс консольного адаптера (CAI) и адаптер консоли 7. Информацию от системы устройство ввода-вывода 9 прини- мает через системную шину 13, адаптер консоли 7, CAI, системное устройство управлени  б и DTI.

Системное устройство управлени  6 создает возмбжность дистанционного технического обслуживани . Удаленной подси: стемой ввода-вывода 12 может быть управл емый оператором дисплейный терминал или необслуживаемый компьютер. Удаленна  подсистема ввода-вывода 12 соединена с системным устройством управлени  6 через модемы 11,Дистанцирнна  работа по техническому обслуживанию позвол ет удаленной станции устран ть программные и операционные сбои, идентифицировать аппаратные сбои, посылать информацию, подобную кускам программного обеспечени , на многопроцессорную вычислительную систему и обеспечивать консультационную помощь при выполнении технического обслуживани  непосредственно на станции.

Системное устройство управлени  б обеспечит доступ (запроса) удаленной подсистемы ввода-вывода 12 к многопроцессорной вычислительной системе дл  централизованного управлени  только в том случае, если устройство б получит правильный пароль.

Интерфейс устройства 8 регистрации (ADI) соедин ет устройство 8 регистрации с системным устройством управлени  6. Устройством 8 регистрации обычно  вл етс  принтер, регистрирующий информацию о состо нии или создающий прочную копию информации, выводимой на электронно-лучевую трубку (CRT) устройства 9 ввода-вывода .

Системное устройство управлени  б во врем  запуска системы должно инициировать качественные логические тесты (QLT) дл  проверки, что все подсистемы подсоединены к системной шине 13 и работают исправно.

Если тесты будут неуспешными, системное устройство управлени  б сигнализирует устройству 10 управлени  температурой и электропитанием через PCI, указыва  состо ние и дополнительно вывод  ошибку на устройство ввода-вывода 9, на удаленную подсистему 12 ввода-вывода и нэ устройство 8 регистрации.

Все подсистемы Делают запросы на доступ к системной шине, при этом доступ получает подсистема с наивысшим приоритетом . В силу требовани , чтобы системное устройство управлени  6 быстро реагировало на определенные системные ситуации в реальном времени, подобные обнаружению прекращени  энергетического питани , устройству 6 присвоен наивысший приоритет в доступе к системной шине 13.

Процессорный узел 34 управл ет системным устройством управлени  б и системной шиной 13 с помощью стандартных

/

1792540

программ, хран щихс  в блоке посто нной пам ти 50. J ..; .

Как блок 49 оперативной пам ти, так и 50 посто нной п ам ти принимают ад- реЙные СигнальТс АО по А15 от процессорного узла 34 по 16-битовой мйкропрбцеесорной адресной шине через блок 38 передачи Ин- фо эмацйонные сигналы с DO по D7 пересылаютс  между блоком 49 оперативной пам ти и процессорным узлбм 34 и от блока п;Ьст6 нндй пам ти 50 по 8-бйтрвой

Г микропроцессорной информационной ши-.

. не |и приемопередатчик 40.,

Когда системное устройство управленй  б имеет доступ к системной шине 13, тридцать два информационны сигнала BSDTOO-31 могут быть прин ты приемниками 26 и запомнены во входном инфбрмацй- OHJIGM регистре .19. от информационной

МаТйётра л и 3 2 обще и ш и н ы. П од уп ра вле н и- ём процёссбрнбго узла 34 эти данные счи- ты |а1О тс  из регистра 19 и за помина ютсй в некоторой  чейке оперативной пам ти 49 по восемь битов за один раз через мульти- (MUX) 43, приёмопередатчик 39 и приемопередатчик 40. Тридцать два адрёс- ны|с сигнала B$ADp6-31 принимаютс  рерной магистрали 31 общей шины преемниками 27 и входным адресным регистром 29 и запоминаютс  в  чейках в блоке оперативной пам ти 49 по 8 битов за один ра$ под управлением процессорного узла . 34, и тридцать два управл ющих сигнала принимаютс  от системной управл ющей ши|ны 13 приемниками 25 регистром 17 и запоминаютс  в  чейках блока оперативной пам ти 49 по 8 битов за один раз таким же образом, что и информационные сигналы (данных). Процессорный узел 34 идентифицирует входные регистры 29,19 и 17 как  чейки блока 49 и пбсулает подход щий адрес на блок 49 через блок передачи 38.

Процессорный узел 34 инициирует загрузку информационных сигналов BSDTOO- 31 выхбдной регистр данных 20 адресацией cot тветствённых  чеек в блоке оперативной пам ти 49 и считыванием данных по 8 битов за один раз. Выходной счётчик адреса 28 за- гру жаетс  адресными сигналами BSADOO-31 процессорным узлом 34, адресующим соот- вет ственные  чейки блока 49 и считывающим адресные сигналы по 8 битов за один раз. Аналогично, регистр управлени  1.8 загружаетс  процессорным узюм 34. адресующим соответственные  чейки блока 49 пам ти и считывающим управл ющую информацию по 8 битов за один раз.

Блок 47 пам ти тестов хранит тестовые шаблоны и тестовые программы программного обеспечени , которые записаны: в запоминак Щих устройствах 3. Подсистемы 1

получают ДЬЬтуп к этим тестовым шаблонам

и тестовый программам программнбго

обеспечени  с Целью Нровёркй того, что

подсистемы 1 работСГ-песобны, Блок пам ти 47 тест бв разгружаете нёпбсрёдствённо в выходной регистр данных 20 под управлением узла 34. Когда системное устройство- - управлени  6 запрашивает и получает доступ к системной шине 13, информаци /хран ща с  в регистре 20- в регистре 18 и и выходном Йетчйке 28 адреса, пересылаетс  на/сисгёМнуйi Шину 13 черёз.щинныё формирователи 23,21 и 24, которые получают

разрешение на работу по сигналу сейчас .информационней цикл MYDCNN.

Таймер 45 обеспечивает централизо- ваннрХ о н рбйШдеё управление дл  всех подсистем и содержит в себе часы реального вр ём ёнй , След Щйй таймер и часы астроНоммчёског в рёмёни, аг та кжё реле времени. ..; - .;...,;... ... .;

Системное устрбйство управлени  6 может работать как в режиме ведущего устрой-

ства, Так и в режиме ведомого устройства.

Устройство б работает в режиме ведущего устрбйства, когда оно инйцйй|рует и посылает команды на другие подсистемы, присдёдйненнь1ё к системной шине 13. В

этом режиме устройство б инициирует общие команды на системной дл  любой подсистемы и инициирует специальные команды дл  процессоров 14 и 15. Устройство б работает в режиме ведомогр устройства, когда получает неоспори- мую команду от любого из процессоров 14,15 или когда получает предопределенную реакцию от любой из других подсистем, присоединенных к системной шине 13.

Устройство 6 работает одновременно в режимах ведущего и ведомого устройств во

врем  операции тестировани  окружающей среды системной шины 13, когда устройство 6 посылает данные на системную

шину 13 е-режиме ведущего устрбйства и принимает те же самые данные от системной шины 13 в режиме ведомого устройства. Во врем  операций тёстировани  окружающей среды 32 бита данных загружаетс  в

выходной регистр 20 данных из блока оперативной пам ти 49. Устройство 6 затем подает самому себе запрос системной шины 13 без пам ти.

Устройство 6 должно опознать этот запрос и подсоединитьс  к системной шине 13 дл  пересылки содержимого выходного регистра 20 данных на входной регистр данных 19 через шинный формирователь 23, информационную магистраль 32 системной общей шины и приемник 26. Блок сравнени 

44 провер ет правильность работл.) путем сравнени  на равенство содержимых регистров гд.и2о.;..у-;... v . ::;-w

Устройство 6 геичери.руёт кбман Ды Дл  других подсйсте ЯЬдсоёдйненных с.сие-- темной шине , ввй ебтайдартн хкоМанд при низком уровне управл ющего шинбй сигнала BSYELO. Устройство 6 генерирует специальные команды на процессоры 14 и 15 при вйсоком уровне шинного управл ющего сигнала BSYELQ и низком уровне управл ющего сигналаSSMREf, указьгва ; что адресные сигналы представл ет аДрТ

канала процессора и функциональный код. блок 51 управлени  запр о аШ включает в себ  три схемы задержки. Если устройство 6 в режиме ведущего устрбйс ёа запрашивает доступ к системной шин 13 и три мйкросеку н ды проход т без ответа от запр бШёнйбй ведомой подсйётемы, то цикл сйстёмнсГй щййы 13 прекраш,аётЬ . Если од-V на ИЗ других подсистем в режиме ведущего устройства запрашивает доступ к системной шине 13 и не получает ответа за 5 микросекунд , то цикл системной шины 13 прекращаетс . Если инициирован цикл считывани  устройства б и ожидаемый ответный цикл систем ной шины 13 (втора  половина цикла шины) не будет прин т в течение миллисекунды, то работа системной шины 113{прекращаетс . . Когда устройство 6 рт §ёчаёт не зҐп рос

системной шины 13 в режиме ведомого уст- ройст ва; тд рно генерирует либо шинные сигналы- В SAC KR Дл  подтверждени  этого запроса, :либо BSNAkR дл  отказа на этот

Запрос. Д ;::  ;;,.:: Д .l:;- У-.; V ...;::

Устройство 9 ввода-вывода соединено с блоком 35 упрайл ёнйй периферийнымиустройствами через рТ1 интерфейс. Блок 35 упр;эеленй  соёдййен с системной шиной 13

черёй йнтё рфейс CAI и адаптер 7 консоли,

Эта схема Позвол ет уЬтройству б управл ть коШуника ионной св зью между койсолью и стём:ОЙ.:..:: ;- ;:;:;; :;:;::;...-.... ;-: Устройство 6 у прайл   ё дистй№|ЦйЬнЦь1М техническим обслуживанием через ййтер- фёис RiylO, соединенный с блоком 36 ленй  перйфериййымй устрЬйствамй. Блок 36 также управл ет устройством 8 регистрации через интерфейс ADI. Устройства 35 и 36 управл ютс  йдресйымй сигналами А14 и А15, идущими от процёссорнЬго узла 34 и передачи.

Блок 48 haMfltH начальных данных хранит информацию, кОтбра  включает в себ  пароль, г1рёДбтвраЩающий недозволенный доступ через интерфейс Дистанционного технического обслуживани , идентифицирует устройство, хран щее программу н$к

10

15

0

25

30

5

0

45

50

:

55

: :---: ,: .-.i-..-.-.,,..--.-.--. .

чальнои загрузки, и  чейки запоминающих устрО йств 3, в которые записываетс  про- начальйой загрузки дл  исполнени , управл ющие биты, указывающие разнообразные тестовые функций QLT, подлежащие исполнению системой, и указывающа , какое периферийное устройство хранит программное обеспечение по управлению подсистемамиТи  чейки запоминающих устройств 3, в которые это программное обеспечение Записываетс .;

Регистр 41 режимов выполн ет следую- щйё функции: . k; а,„ ,

1) определ ет дл  устройства 6 диагностическое управление битами приоритетно- стй сйстемной шины 13; -,;/,;; ,

2) управл ет нарастающим (убывающим ) счетбм выходного адресного счетчика 28 адреса; .,. .;.,; //л v - : -:..

3) разрешает блоку сравнени  44 выполн ть сравнени  данных на информационной магистрали 32 общей системной шины;

4) управл ет отчётами устройства 6 на комгйнды от подсистем 1;

5) управл ет специальными операци ми систёмной,шины 13 во врем  логического тестировани  QLT и инициализации при включении питани .

РегистрГ41 режимов становитс  действующим по сигналу ENBL IX, булево выра- жеййе которого имеет вид:

А8.ЖА10.А11.AO.A1.A2.A3.A4.M1.MREQ.

Тактирующие регистр 41 сигналы СКМрВО-2 генерируютс  в соответствии с булевым выражением:

ENBL IX. A12.WR. А13. (А14.А15). (А14.Х15. .КМрВО; А15.А14 дл  CKMDB1 и А14.А15 дл  CKMDB2)

Сигналы интерфейса РС1 устройства 10 управлени  тём.пературой и электропитанием принимает устройство 6, Эти сигналы означают несколько состо ний.

Сигнал Питание ВКЛ/ПРЕРВАНО SYSPWN указывает устройству 6, что переменное входное напр женней выходные логические напр жени  наход тс , в специфицированных пределах. Устройство 6 затем начинает операции инициировани  системы. Если прерываетс  подача переменного тока, сигнал Питание ВКЛ/ПРЕ- РВАНО переходит на низкий уровень, ОднёКО выходное логическое напр жение будет Оставатьс  в специфицированных пределах еще 3 мс, предоставл   системе врем  на Отключение в установленном пор дке , чтобы предотвращалась потер  данных .

Сигнал состо ни  питани  PWRYLOyKa- зывает, что все источники энергетического

питани  работают в специфицированных пределах. Сигнал состо ни  питани  своим переходом на низкий уровень указывает на бездействующий источник питани .

Устройство 10 может включать в себ  поддерживаемый батареей источник питани , чтобы в любое врем  данные в запоминающих устройствах 3 оставались пригодными. Сигнал пригодности пам ти BBUATV, если на низком уровне, означает, что, несмотр  на вспомогательное батарей- Hoje питание, напр жение стало низким и что информаци  в запоминающих устройст- вах 3 может оказатьс  непригодной, и инициируетс  перезагрузка пам ти.

Сигнал замкового ключа от выключа- тёй  на управл ющем пульте устройства 10 управлени  температурой и электропитанием инициирует сигнал запертого пульта, чтрбы управл ть доступом к функционально ™ системы,..

Эти сигналы, принимаемые устройство 6 от интерфейса РС1, подаютс  на муль- туГплекс-ор 42, Процессорный узел 34 принимает эти сигналы через приемопередатчик 39, чтобы предприн ть соответствующее действие.

Устройство 6 подает сигнал Питание включено BSPWON на системную шину 13, чтобы указать всем подсистемам, подсоединенным к системной шине 13. что питание соответствует спецификации. Сн тие сигнала BSPWON дает всем подсистемам 3 мс на приведение себ  в пор док.

Дополнительно, переход сигнала SVSRWN Питание включено/прервано на высокий уровень во врем  Питание вклю- чейо заставл ет основной сигнал сброса BSMCLR по системной шине 13 через шинный формирователь 22 установить в исходное состо ние все уместные логические функции.

Устройство 6 посылает несколько сигналов на устройство 10 управлени  температурой и электропитанием по интерфейсу РС1. Управл ющий сигнал Высока  граница потенциального выхода HIMARG и управл ющий сигнал Низка  граница потенциального выхода LOMARG генерируютс  узлом 34 во врем  тестовых операций дл  вариации выходных границ в пределах i2%.

Сигнал BSQLTI системной шины означает , что все другие подсистемы, присоединенные к системной шине 13, подключены правильно, получают питание и успешно завершили все тестовые программы 1JQLT). Блок 37 формировани  результатов прохождени  тестов принимает шинный сигнал BSQLTI и сигнал данных, означающий, что устройство 6 правильно осуществило свое

логическое тестирование QLT, и генерирует сигнал BSQLTA. который отсылаетс  на устройство 10 управлени  температурой и электропитанием и означает, что система 5 полностью проверена. Сигнал BSQLTA имеет истинное значение, когда любое из устройств выполн ет программу своего логического тестировани  QLT или неуспешно завершилс  любой QLT. Сигнал

0 BSQLTA имеет ложное значение, когда тестирование QLT завершилось успехом.

Устройство 6 генерирует сигнал Высока  температура TMRYLO, если температура внутри шкафа выше максимальной

5 температуры 38°С. Если температура в шкафу становитс  ненормально высокой, термодатчик (не показан) размыкаетс , отключа  энергопитание. Это вынуждает сигнал Питание включено/прервано

0 SYSPWN породить сигнал BSPWON сис: темной шины 13, указывающий на необходимость всем подсистемам войти в соответственные последовательности действий , предусмотренных на случай отключе5 ни  питани .

Сигнал Высока  температура TMPYLO подаетс  на соответствующий мультиплексор , чтобы он стал доступным дл  процессорного узла 34.

0 Сигналы от блоков 35 и 36 управлени  периферийными устройствами также поступают на мультиплексора 42. чтобы предоставить возможность процессорному узлу 34 опрашивать линии передачи данных и

5 дополнительно опознавать, когда принимающее устройство (прибор) оказываетс  готовым к приему данных.

Мультиплексор 42 становитс  активным по сигналу ENBMUX, который генерируетс 

0 в соответствии со следующим булевым выражением:

ENBMUX A8.A9.A10.AU. ENMBOR.M1, MREQ, в котором ENMBOR АО.А1 .А2.АЗ.А4.

5 Сигнал MREQ генерируетс  узлом 34 дл  указани , что адресна  шина не содержит адреса блока 49 оперативной пам ти. Сигнал М1 генерируетс  узлом 34 дл  указани , что это не  вл етс  операцией по счи0 тыванию кода операции.

Выходной регистр данных 20, выходной

регистр 18 управлени  и выходной счетчик

28 адреса соединены с системной шиной 13

через инвертирующие шинные формирова5 тели 23,21 и 24 соответственно.

Данные помещаютс  в эти выходные регистры по байту за один раз. Эти выходные регистры адресуютс  процессорным узлом 34. Регистр 20 может быть загружен со стоСигналы на загрузку выходных регистров генерируютс  путем декодировани  соответственных адресных линий и комбинировани  их с управл ющими сигналами от узла 34.

Регистр 20, не включа  паритетность, составлен из восьми мульТиплексорных регистров 741S298. Регистр 20 загружаетс  с помощью декодеров адреса 33, как обозначено следующим булевым выражением: Разрешающий сигнал ENBLOX М1. MREQ. АО. At. А2.АЗ. А4, А8. А9. AID. All.

Приведенные булевы выражени  представл ют логику работы декодеров адреса 33. Входными сигналами дл  декодеров 33  вл ютс  адресные сигналы с АО по А15 и сигналы М1, MREQ, IORQ, WR и RD процессорного узла 34;: .

Декодеры 33 генерируют логические управл ющие сигналы, которые управл ют логическими элементами системного устройства б управлени . Мультиплекеор- ные регистры загружаютс  по два за один раз (байт за один раз) по тактовым сигналам CKDTBO, CKDTB1, CKDTB2 и CKDTB3.

CKDTBO CKDTB1 CKDTB2

ENBLOX А12 А13 А14 А15 ENBLOX A12 А13А14А15

ENBLOX А12 А13 А14 А15 CKDTB2 ENBLOX A12 A13 A14 Al5

Сигнал BPfpOT выбирает выход блока 47 пам ти тестов или выход таймеров 45. Булево выражение дл  сигнала BPTDOT таково: ; - . - - .- .-. :-. . :

(А8. А9. А10. А11. А12. А13. IORQ. M1 + +TODRWST).

Сигналы процессорного узла 34 означают следующее. М1 вместе с MREQ означает, что. это не операци  по считыванию кода операции MREQ означает, что на адресной шине нет адреса; пригодного дл  операций считывани  или записывани  в пам ть.

Ш5 означает, что узел 34 имеет необходимость в считывании данных из пам ти или некоторого устройства ввода-вывода. .

WR указывает, что шина данных узла 34 удерживает данные, пригодные дл  запоминани  в адресуемой  чейке пам ти или  чей- ке ввода-вывода.,

IORQ. M1 означает, что это не адрес устройства ввода-вывода или цикл считыва ни  кода операции узла 34. Сигнал TODRWT означает пересылку времени дн  таймера 45 на системную шину 13 через регистр 20.

Дл  загрузки регистра 20 сигнал MYDTCK от таймера 45, означающий пересылку времени дн , или сформированный узлом 34 сигнал BP2MDT, генерирует параллельные тактовые сигналы с CKDTBO no CKDTB3.

Булево выражение дл  сигнала ВP2MDT таково:

(А8. А9. АТО. А11. А12. А12. А13. IORQ.M1). Регистр 18 составлен из двух регистров 74LS273, регистра 74LS174 и регистра 74LS374. v .,-,- /.1/;,:: - ;-: -;- ; - Регистры тактируютс  соответственно сигналами с СКСМВО по СКСМВЗ. Булевые выражений таковы: ; . ; - СКСМВО ENBLOX A12.A13.A14.A15 СКСМВ1 ENBLOX Т. А13. А14. Al5 СКСМВ2 ENBLOX А12. А13. А14.А15 СКСМВЗ ENBLOX А12.А13. AM. A15 Сигнал ТОЗЙВО запирает выход реги- стра 74LS374, тактируемого сигналом СКСМВО во врем  пересылки времени дн . Сигнал CLRFLP системного сброса устанавливает в исходное состо ние остальные три

р еГЙСТра. ,:;-;:-,Гл ..;;.; .:-.-. ..: -....-.,;. -.- .

Регистр 74LS374 хранит значени  сигналов: BSYELO. BSBYTE, BSDBPL, BSDBWD, BSSHBC, BSLOCK, ВSWRIT и BSMREF. Во врем  отсутстви  пересылки времени дн  эти шинные сигналы поступают непосредственно на шинный формирователь 21. . :

Счетчик 28 включает в себ  четыре счетчика 74AS869..

Счетчики имеют четыре режима работы: сброс, уменьшение, загрузка и увеличение. Операци  загрузка счетчика инициируетс  сигналом MYADUP, подаваемым на все четыре счетчика, и сигналами со CKADBO по CKADB3, каждый из которых/подаетс  на соответственный счетчик, Булевыми выра- жёни ми  вл ютс : .

CKADBO ENBLOX А12. А13. А14. А15

CKADB1 ENBLOX . А13. А14. А15

CKADB2 - ENBLOX А12. А13. А14. А15

CKADB3: ENBLOX A12. A13. A14. A15

Сигнал MYADUP запоминаетс  в регистре 41 дл  обозначени  режима работы загрузка или увеличение. Во врем  операции начальной загрузки и логического те- стИровани  счётчики загружаютс  сначала по одному байту за раз и затем увеличивают (свое содержание) последовательно с адресным регистром 46, считывающим данные из блока 47 пам ти тестов дл  пересылки на регистр 20.

Тактовый сигнал MYADCK подаетс  на тактовый вход каждого счетчика. Сигнал MYADCK генерируетс  по задержанному подтверждающему сигналу BSACKR.. Регистр 19 составлен из четырех регистров 74S374. Регистр 29 составлен из четырех регистров 74LS374 и регистр 17 составлен из двух регистров 74LS374, регистра 74LS374 и регистра 74AS823. Регистр

84AS823 принимает восемь сигналов: BSYELO, BSBYTE, BSDBPL, BSDBWD, BSSHBC, BSLOCK, BSWRIT и BSMREF, которые устройство 6 выдает на системную шину 13.

Все перечисленные выше входные регистры загружаютс  под управлением тактового сигнала MBIPCK, который генерируетс  при трех услови х.

1. Блок 51 управлени  запросами работает в режиме ведомого устройства и прини- м;ает подтверждающий команду сигнал BSACKR или второго полуцикла шины командный сигнал BSSHBC от системной шины 13.

2. Блок 51 обнаруживает истечение интервала в 3 мкс во врем  теста окружающей среды.

3. Системное устройство управлени  6 подтверждает самого себ  во врем  тесто- вбго режима.

С регистра 19 информаци  поступает на блок сравнени  44 во врем  режима тестировани  окружающей среды. Сигналы данных также поступают на мультиплексор 43 дл  пересылки на шину данных узла 34 побайтно. Выходы мультиплексора 43 станов тс  активными по сигналу EHBL2X, булево выраже н ие которых таково:

: АО. А1. А2. A3. А4. А8. А9. А10. А11. М1. МЙЕО.

Управление мультиплексора 43 выпол- н |етс  сигналами REGSLO, REGSL1 и REGSL2. Булевы выражени  таковы:

REGSLO (ENBL2j lA12.A13.A14.+A12. А13. А15 + А12. А14. А15) + ENBL2X. A15)RD

REGSL1(ENBL2X(A12.A13.A14.+A12. A13) + ENBI2X. A14)RD

REGSL2 (ENBL2X (A12 + A12, A13) + ЁШЕ2Х. A13)RD.

i Четыре регистра, составл ющие регистр 29, считываютс  под управлением сигналов RDD024, RDD025, RDD026 и RDD027, соответственно. Четыре регистра, составл ющие регистр 17, считываютс  под управлением сигналов RDD020, RDD021, RDD022 и RDD023, соответственно. Сигнал MBIPCK тактирует запись адресных сигналов в регистр 29.

Булево выражение дл  RDD02X, где X измен етс  от 0 до 7, таково:

ENBL2X. RD. А12 А13. А14. А15, где воичные

А13. А14. А15 Х.

Процессорный узел 34 заносит адресные байты, байты данных и байты команд в определенные  чейки блока 49 оперативной пам ти дл  дальнейшего использовани  под управлением программного обеспечени .

Ниже перечислены управл ющие сигналы , используемые в качестве части команд, посылаемых по системной шине 13 устройством 6.

5BSYELO (желтый). Этот сигнал, когда имеет истинное значение во врем  второй половины цикла шины, означает, что сопроводительна  пересылаема  информаци  подверглась коррекции. Следовательно, он

0 обозначает м гкий сбой и указывает, что целесообразно предприн ть действи  по техническому обслуживанию прежде, чем сбой станет жестким. Этот сигнал примен етс  запоминающими устройствами 3 на от5 вет считать дл  указани  на ошибку, котора  была обнаружена и исправлена.

Этот сигнал, когда имеет истинное значение во врем  запроса на считывание пам ти , квалифицирует запрос считывани .

0 Ответ на истинное значение сигнала BSYELO во врем  запроса считывани  зависит от используемой пам ти и адреса.

Когда сигнал BSYELO имеет истинное значение во врем  команды устройства 6

5 дл  подсистемы 1, он идентифицирует эту команду как ложный BSMREF, указыва , что адресные линии несут канальный адрес и функциональный код.

BSBYTE (байт). Истинное значение это0 го сигнала означает, что текуща  передача  вл етс  передачей байтами, а не передача словами.

BSDBWD (двойное слово). Этот сигнал и BSDBPL примен ютс  во врем  запросов

5 считывани  дл  индикации количества слов данных и формата, в каком их следует ожидать от запоминающего устройства 3. Во врем  циклов запроса считывани  сигнал BSDBWD указывает, будет или нет одно или

0 два слова данных находитьс  на системной шине 13.

При запросах записывани  этот сигнал используют совместно с BSAD23, BSBYTE, BSDBPL дл  идентификации комбинации

5 байтов в 32-битовом операнде, котора  должна быть записана в пам ть.

BSDBPL (двойной забор). Этот сигнал примен етс  совместно с BSDBWD. Во врем  циклов ответов на считывание BSDBPL

0 указывает,  вл етс  ли ответ последним или нет запрошенным элементом данных,

BSSHBC (втора  половина шинного цикла). Этот сигнал может либо служить дл  идентификации второго шинного цикла в ка5 честве ответа на запрос считывани  или быть информацией дл  установки или сброса запрета в сочетании с BSLOCK.

В SLOCK (заНрет). Этот сигнал своим истинным значением означает, что этот цикл

обусловлен состо нием триггера запрета в запоминающем устройстве 3 дл  указани , что этот цикл либо тестирует и установит, либо сбросит триггер запрета в сочетании с BSSHBC; дл.  синхронизации системных процессов. - V;

BSWRIT (шинное записывание), Истинное значение этого сигнала означает, что эта посылка идет от ведущего устройства к ведомому. Когда пересылку сопровождает ложное значение этого сигнала, ведущее устройство запрашивает информацию от ве- домого; Информаци /когда станет доступной, будет отправлена как отдельна 

посылка. . , ;.;.-л- ; U .7: :-.. .7:-,.:.v : -.-.

BS.MREF (указатель пам ти). Истинное значение этого сигнала означает, что адресные линии несут адрес пам ти. Ложное зна- чение этого сигнала означает, что адресные линии содержат канальный, номер и функци- ональный код. ;--ч,- 4; :-/:; -:л::.у..-;;:.. ;, :. :

BSREDL (красный левый). Истинное Значение этого сигнала означает, что сопровождающа  передайма  информаци   вл етс  ошибочной. Этот сигнал примен етс  пам тью на ответ считать дл  указани , что неисправима  ошибка находитс  в самом лебом возвращённом слове (если возвращено параллельно два слова) или одиночном слове, f :.

BSREDR (красный правый Истинное значение atoro сигнала обозначает, что сопровождающа  переданна  информаци   вл етс  ошибочной. Этот сигнал примен етс  пам тью на ответ считать дл  указа- ни , что неисправима  ошибка находитс  в самом правом возвращеннбм слове (если возвращаютс  параллельно два слова).

BSLKNC (запрет; цикл без пам ти). Этот сигнал имеет смысл лишь во врем  блокйро- ванных запросов считывани  пам ти (истинноезначение . BSLQCK). При истинном значении он инструктирует пам ть за- претить запрошенную фактическую one; рацию считывани , но в то же самое врем  допуска  другие операции, ассо- циированные с этим Запросом, к исполнению . Ответ на запрос BSACKR или BSNAKR будет одним и тем же вне зависимости от того, будет ли истинным или ложным значение BSLKNC и будут выполнены установка, очистка и тестирование триггера запрета в запоминающем устройстве 3. Циклическа  работа модул  пам ти будет запрещена; второй полови- ны шинного цикла не произойдет, и пам ть не перейдет в состо ние зан та.

BSRINT (возобновить прерывание). Этот сигнал обычно подает подсистема 1 (и

в некоторых случа х может быть подан устройством 6), когда Оказываетс  вновь в состо нии принимать прерывани . Если один или более предшествующих запросов на прерывани  оказались неподтвержденными (NAK), то сами прерывани  организуютс  в очередь (stacked), размещаемую в контроллерах 4 внешних устройств. При обнаружении истинного перехода сигнала BSRlNf эти контроллеры вновь предпримут попытку послать прерывание на подсистему 1 (что может повлечь другой ответ NACK).

Принимающие контроллеры 4 обрабатывают этот сигнал как асинхронный, одна- кб отправитель BSRINT должен быть синхронизирован с циклом системной шины 13, чтобы предотвращалась активизаци  более одного драйверного источника в каждый данный момент времени на системной шине 13 в системе.

BSR1NT должен оставатьс  устойчивым не мене 100 не; системное поведение предугадать трудно при переходах неопределенного (fuggy) заднего фронта BSRINT.

&SPWON (питание шины включено). Этот асинхронный сигнал нормально имеет истинное значение, когда все источники энергетического питани  наход тс  в соответствии с требовани ми и температура внутри шкафа укладываетс  в приемлемые рабочие границы. Этот сигнал принимает ложное значение, когда происходит сбой управлени  питанием, перегрузка, перегрев до красной отметки, и т.п.

Сигнал BSPWQN нормально генерируетс  устройством 6 в соответствии с информацией , подаваемой устройством 10 управлени  температурой и электропитанием , но в некоторых случа х может быть возбужден определенными блоками 36 и 35 дл  симул ции системного восстановлени  от хоз ина питани . Во врем  перехода питание включено положительно нарастающий фронт BSPWON означает, что мощность питани  системы возросла и стала стабильной и предстой системна  инициализаци , После инициализации устойчива  подача питани  означает наличие условий стабильной работы системы. При опознании отказа или состо ни  питание отключено сигнал BSPWON перейдет к отключено и все контроллеры 4 внешних устройств должны прекратить любой траффик на шине и вЫЬрлнитьЬамоинициализацию, чтобы разрешить подсистемам 1 сохранить системное состо ние и восстановительную информацию в запоминающих устройствах 3 (пам ть не должна разрушатьс  в услови х повторный пуск).

Переход BSPWON к значению ложь должен предшествовать фактической потере стабилизации посто нного/гока минимум на 3,0 мс и Пам ть должна входить в защи- ще нное состо ние (не принимаютс  шинные циклы) за интервал от 2,5 до 3,0 мс спуст  момент опознани  отказа, чтобы сохранилась информаци  о состо ний системы.

; BSACKR (АСК), Ведомое устройство сйг- на лизируёт ведущему, что оно принимает этО посылку путем перевода этого сигнала в истинное значение.

; ф ВSNАКр (N АК). Вёдомоё.усТройство сигнализирует ведущему, что оно отказываетс  oi| этой посылки путём перевода этого сигнала к истинному значению,

j В SWAIT (WAIT). Ведомое устройство сигнализирует ведущему, что оно временно отказываетс от посылки путем перевода эТого сигнала к истинному значению.

BSDCNN (цикл данных). Истинное значение этого сигнала означает, что некоторое конкретное ведущее устройство делает посёлку по системной шине 13. и поместило информацию на системную шину 13 дл  ис- п|6льзовани  некоторым конкретным ведомым устройством. Когда этот сигнал имеет ложное значение, системна  шина 13 бездействует или Находитс  между шинными циклами. ; BSMCLR (общий шинный сброс). Этот асинхронный сигнал нормально имеет лож- Ное значение и принимает истинное, когда обнаруживаетс  некоторое системное состо ние , которое требует, чтобы системна  работа была бы полностью исключена и что- $ы Останов, Повторный пуск или Повторна  начальна  загрузка были бы Ьыпалнены устройством 6. Источники основного сброса нормально происход т из Последовательности питание включено и кнопки Сброс пульта управлени  (обе порождаемые устройством 6).

Когда BSMCLR истинен, все устройства на системной шине 13 инициализируютс . К тому же устройства, способные это делать, прогон ют свой QLT. Успешные завершени  логических тестов завершаютс  приемом устройством б сигнала BSQLTA.

BSRESQ (квалификатор ответов). Этот сигнал подаетс  совместно с BSACKR дл  указани  запрашивающего шину ведущему устройству , что ведомое устройство признает позывы функциональности и отвечает должным образом.

Три типа запросов могут выбрать следу- щий ответ:

- запросы считать, которые могут привести к второму полуциклу шины при двойном слове (обозначаетс  BSDBWD истина);

- запросы записать , которые предпринимают попытку записать сигналы данных с BSDT16 по BSDT31 (обозначаютс  BSDBWD - истина),

5- и запросы считать, которые пытаютс  запереть или отпереть пам ть без цикли- ровани  ее (обозначаютс  BSLKNC - истина).

Блок 51 управлени  запросами включа0 ет в себ  управл ющую логику дл  обеспечени  устройства 6 управлением над системной шиной 13 и посылки команд или ответов на команду по системной шине 13 на ведомое устройство.

5 Поскольку устройство 6 занимает позицию наивысшего приоритета на системной шине 13, то, если устройство 6 запрашивает доступ к системной шине 13, ему предоставл етс  следующий цикл сразу же после ис0 течени  текущего шинного цикла. Блок 51 сгенерирует сигнал MYDCNN, который поступает на шинные формирователи 23,21 и 24, помеща  на системную шину 13 данные, адреса и управл ющую информацию. Также

5 блок 51 посылает сигнал BCDCNN по системной шине 13, оповеща  все подсистемы, что системна  шина 13 находитс  в пользовании ,

Затем блок 51 ожидает один из некото0 рого числа ответов от системной шины 13. Возможные ответы таковы:

1. Никакого ответа не получено за 3 микросекунды .

2. Прин т ответ ждать (BSWAIT). 5 3. Прин т ответ не признан (BSNAKR).

4. Подтвержден Заперто; нет циклов (IKNCJ, т.е. (BSLKNC) (BSACKR).

5. Подтвержден записать (прин то записать одно слово: или BSRESQ), т.е. 0 (BSACKR).

6. Подтвержден записать (BSRESQ не прин т Двойное Слово), т.е. (BSACKR).

7. Подтвержден цикл считать (BSACKR).

5 Блок 51 прекратит этот цикл системной шины 13 и вновь запросит доступ к системной шине 13, если будет прин т ответ BSWAIT или BSNAKR или если его ответ BSACKR будет прин т после запроса запи0 сать двойное слово.

Блок 51 включает в себ  управл ющую логику, котора  активизируетс , когда ожидаетс  втора  половина шинного цикла в ответ на команду считать, посланную уст5 ройством б в запоминающие устройства 3 на подсистему 1 или контроллеры 4. Управл юща  логика блока 51 также активизируетс , когда шинный цикл содержит шестнадцатиричное число OF в качестве номера канала устройства 6. Втора  половина шинного цикла допускаетс  устройством б, если нет признаков ошибок и подтверждающий ответ BSACKR послан на системную шину 13 устройством 6 дл  ведущего устрой- 5 ства,

Если допущена втора  половина шинного цикла, то сигналы от регистра режимов управл ют увеличением и уменьшением со-. держимого счетчика 28 в зависимости от 10 количества слов, подлежащих пересылке, которое указывает управл ющий сигнал BSDBWD.

Устройство 6 акцептирует непредусмотренную команду, если номером канала  вл - 15 етс  шестнадцатиричное число OF, нет ошибок паритетности, нет второй половины шинного цикла (ложный BSSHBC), шинные адресные сигналы содержат функциональ- ный код и канальный номер (BSMREF ложен) 20 и функциональный код  вл етс  действенным дл  устройства 6. Устройство 6 ответит по системной шине 13 подтверждающим сигналом BSACKR, не подтверждающим сигналом BSNAKR или проигнорирует эту команду, ее- 25 ли неправильна  паритетность или присутствует запрещенный функциональный код.

Блоки 35 и 36 управлени  периферийными устройствами прерывают процессорный узел 34 по общей линии прерываний. 30 Узел 34 отвечает на прерывание посылкой сигналов М1 и. IORQ, а также сигналов А14 и А15. Прерывающий блок 35 или 36 отвечает посылкой статуса по шине данных узла 34. Затем узел 34 переходит к подпрограмме в 35 зависимости от статуса дл  обработки задани . Типичными функци ми, исполн емыми по подпрограммам при ответе на статусные сигналы блоков ЗГ- и 36 управлени  периферийными устройствами,  вл ютс : пере- 40 дать буфер пуст , расширить статусное изменение, прием имеющегос  символа и специальное условие приема.

Claims (2)

1.Многопроцессорна  вычислительна  система, содержаща  N подсистем, подключенных к общей системной шине через устройства шинного интерфейса и содержащих центральные процессор и устройства пам ти , отличающа с  тем, что, с целью увеличени  надежности, система содержит системное устройство управлени , устройство управлени  температурой и электропи- танием, адаптер консоли, устройства ввода-вывода и регистрации, подсистема удаленного ввода-вывода и (N + 1)-е устройство шинного интерфейса, первый инфор5

0

5 0 5

0 5 0

5

0 5

мационный вход-выход системного устройства управлени  подключен к информационному входу-выходу адаптера консоли, второй информационный вход-выход - к соответствующему информационному выходу-входу устройства ввода-вывода, третий информационный вход-выход - к первому информационному входу-выходу устройства регистрации, четвертый информационный вход-выход - к соответствующему информационному входу-выходу удаленной системы ввода-вывода, п тый информационный вход-выход - к выходу-входу устройства управлени  температурой и электропитанием , выход значени  температуры которого подключен к первому информационному входу системного устройства управлени , информационные входы-выходы группы адаптера консоли, информационные входы-выходы группы устройства регистрации и информационные входы-выходы (N + 1)-го устройства шинного интерфейса подключены к общей .системной шине, с первого по двенадцатый выходы системного устройства управлени  подключены соответственно к управл ющим входам с первого по двенадцатый устройства шинного интерфейса, информационный вход-выход, вход признака результата прохождени  теста, восьмой выход, четвертый и п тый информационные входы, седьмой, шестой , п тый и дев тый выходы, шестой инфор- мационный вход и вход синхронизации устройства шинного интерфейса подключены соответственно к шестому информационному входу-выходу, к второму информационному входу, к третьему информационному входу, к тринадцатому и четырнадцатому выходам, четвертому-седьмому информационным входам и к п тнадцатому и шестнадцатому выходам системного устройства управлени , входы-выходы признака запроса которого через системную шину подключены к одноименным входам-выходам устройств шинного интерфейса с первого по М-е, устройство шинного интерфейса содержит входной и выходной регистры управлени , входной и выходной регистры данных, входной адресный регистр, выходной счетчик адреса , с первого по четвертый шинные формирователи, с первого по третий приемники , причем с первого по двенадцатый управл ющие входы устройства шинного интерфейса подключены соответственно к первому входу режима, к входу установки, к второму входу режима выходного регистра, к информационному входу второго шинного формировател , к входу записи-чтени  входного регистра управлени , к входам записи-чтени  и синхронизации выходного

;--;. U 3$eVr

211792540 RNHsnaeq : .

регистра данных, к входу режима, счетному входу, синхровхоДу счетчика адреса, к входу записи-чтени  входного регистра адреса и к входу записи-чтени  входного регистра дан- ных|, синхровход устройства шинного интерфейса подключен к синхровхоДам первого, третьего и четвертого шинных формирова- , информационный вход-выход, первый и второй выходы, первый информационный вход, третий и четвертый выводы, вторЬй-п - тый йнформационныё входы, п тый-седьмой выходы образуют вход-выход системной шины , Шестой информационный вход, восьмой и дев тый выходы устройства тинного интер- фейЬа подключены соответственно к инфор- маЦиоиному входу-выходу выходного регистра управлени , к выходам первого и второго шинных формирователей, к вйходу первого приемника, к выходам третьего и четвертого шинных формирователей, к входам второго и третьего приемников; к первому и второму информ зцйойнЫм входа выходного регистра данных, к первому и второму выходам входного регистра данный , к первому выходу выхо дного регистра данных, к информационному входу Счетчика адреса, к выходам входного регистра управ- и входного регистра адреса, выходы выгодного регистра управлени  и первого преемника, второй выход выходного регистра данных, выходы второго приемника, вы- ход|ного адресного регистра и третьего приемника подключены соответственно к информационным входам первого шинного формировател , входного регистра управлени 1 , третьего шинного формировател , входного регистра данных, четвертого шинного , формировател  и входного регистра

10

15

20

25

30

35

адреса.

2.Система по п.1, о т л и ч а ю щ а   с   тем , что системное устройство управлени  содёр.жит процессорный узел, блок оперативной пам ти, блок посто нной пам ти команд , таймер и декодер адреса, первый и второй блоки управлени  периферийными устройствами, первый и второй приемопередатчики , блок передачи, блок формирова- ни  результатов прохождени  тестов, регистр режимов, первый и второй мульти- пле ксоры, блок управлени  запросами, блок сравнени ; адресный регистр, блок пам ти тестов, блок пам ти начальных данных, при этой выходы с первого по двенадцатый системного устройства управлени  подключены к соответству эщим выходам с первого по двенадцатый первой группы декодера адреса, выход адреса процессорного узла подключен к входу блока передачи, первый выход которого подключен к информацион40

45

50

55

ном - к ков вам вхо дам ка нач ход инф емо вхо пер пер рий фор . упр под ром тем чет кот ром вы пер фор пер пос онн пам вых го у дек цес чен бло ств вый сис чен ще пер фор тес цио лен и вт мац вхо чер ни  мац упр ни  фор тов, и вт му

( Ч1

22

0

5

0

5

0

5

0

5

0

5

ному входу декодера адреса, второй выход - к адресным входам первого и второго блоков управлени  периферийными устройствами , третий выход - к информационному входу адресного регистра и к адресным BXOJ дам блока посто нной пам ти команд, блока оперативной пам ти и блока пам ти начальных данных, информационный вход-выход процессорного узла:подключен к первому информационному входу-выходу первого приемопередатчика , к первому информационному входу-выходу второго приемопередатчика и к первьиу информационным вхбдэм -выходШ первого и второго блоков управлени  периферийными устройствами, второй и третий информационные входы-выходы первого блока .управлени  периферийными устройствами подключены соответственно к первому и второму информационным входам-выходам системного устройства управлени , третий и четвертый информационные входы-выходы которого подключены соответственно к второму и третьему информационным входам- выходам второго блока управлени  периферийными устройствами, второй информационный вход-выход второго приемопередатчика подключен к выходу блока посто нной пам ти команд и к информационным входам-выходам блока оперативной пам ти и блока пам ти начальных данных, выход управл ющих сигналов процессорного узла подключён к управл ющим входам декодера адреса, выход прерывани  процессорного узла блока обработки подключен к входам прерывани  первогоТгвторого блоков управлени  периферийными устройствами и к входу прерывани  таймера, первый и второй информационные входы системного устройства управлени  подключены соответственно к первому управл ющему входу перЁОго мультиплексора и к первому информационному входу блока формировани  результатов прохождени  тестов, четвертый, п тый и шестой информационные входы системного устройства управлени  подключены соответственно к первому и второму входам блока сравнени  и к информационному входу второго мультиплексора, вход-выход первого приемопередатчика через локальную шину устройства управлени  подключен к третьему и седьмому информационным входам системного устройства управлени , шестому информационному вхо- ду выходу системного устройства управле: ни , к второму информационному входу блока формировани  результата прохождени  тестов , к входу-выходутаймера, к выходам первого и второго мультиплексоров, к информационному входу-выходу регистра режима, к четырнадцатому и п тнадцатому выходам систей- нр1ч5 устройства yjft ipideii&yi &&$№ $#&&$: . ногр регистрагШ лйэчен к входу блфка пам ти T&ctoic выход которой не й с; тринадцатым вйхбйбм систёцнйгб ус- тройот а управлени , выходы первого и, второго блоков управлени  периферийными уЬтррйстваК й ;объедйн&йы и подключены k etupotfyуправлйющё1му вхЬду пе&1огоЩгп& тйллехсорй, ин«| орма и 1Ннй1Й выход систёмногй;устройства управлени  и выход блока фо йиро&ани  рёёуЛьтатЬ пррхождейй  тестов рбьеДйнены и подкл«6 ёйы к информационным входам первого мультиплексор, вход-выход признака -эди 0

5

проса системного устройства управлёни)  подключен к входу-выходу блока нй  запросами, выход котррогр подключей к 1йё адцато1иу выхщу сиртемйдго уст ЬйсТ: ва управлени , выхрды р п нгг|эа и блока сравнени  подключены к cootЁётству- ющим входу-выходу режима и к входу призна- , ка разрешени  передачи процессорного узла, третий управл ющий вход первого Мультиплексора , синхрЪвхбдi niepepro ьтигше)1 сора, управл ющий вхбд регистра режима, второй информацйркный вхо/i, efpporo мультиплексора И управл ющий вход второго мул ьтип л ексорапЬдкл ючён ы к ср твётст- ву 1рщйм выходам адресного дёкодера, i и

/ i

39

/ v

35

Фиг. 2

.21 №

Y

18

/

Ј

1

w

M

LZ.

j;

4 Э