RU155207U1

RU155207U1 - PULSE FREQUENCY-PHASE DISCRIMINATOR

Info

Publication number: RU155207U1
Application number: RU2015107741/08U
Authority: RU
Inventors: Алина Наилевна Четверик; Алексей Владимирович Бубнов; Александр Николаевич Чудинов; Марина Владимировна Гокова
Priority date: 2015-03-05
Filing date: 2015-03-05
Publication date: 2015-09-27

Abstract

Импульсный частотно-фазовый дискриминатор, содержащий блок фазового сравнения, два блокирующих триггера и элемент ИЛИ-НЕ, первый и второй входы блока фазового сравнения являются соответственно первым и вторым входами импульсного частотно-фазового дискриминатора, синхровходы первого и второго триггеров соединены со вторым входом блока фазового сравнения, информационные входы первого и второго блокирующих триггеров подсоединены соответственно к первому и второму выходу блока фазового сравнения, при этом первый выход блока фазового сравнения является первым выходом импульсного частотно-фазового дискриминатора, а выходы первого и второго блокирующих триггеров подключены к первому и второму входам элемента ИЛИ-НЕ и являются вторым и четвертым выходами импульсного частотно-фазового дискриминатора, а выход элемента ИЛИ-НЕ является третьим выходом импульсного частотно-фазового дискриминатора, отличающийся тем, что введены дешифратор, шесть элементов И и два элемента ИЛИ, первый вход дешифратора подключен к третьему выходу блока фазового сравнения, второй вход дешифратора подключен к первому выходу блока фазового сравнения, первый выход дешифратора подключен к третьему входу второго элемента ИЛИ, второй выход дешифратора подключен ко вторым входам первого и третьего элементов И, третий выход дешифратора подключен ко вторым входам второго и четвертого элементов И, четвертый выход дешифратора подключен к третьему входу первого элемента ИЛИ, первый вход первого элемента И подключен к выходу второго блокирующего триггера, первые входы второго и третьего элементов И подключены к выходу элемента ИЛИ-НЕ, �A pulse frequency-phase discriminator comprising a phase comparison block, two blocking triggers and an OR-NOT element, the first and second inputs of the phase comparison block are the first and second inputs of the pulse frequency-phase discriminator, the sync inputs of the first and second triggers are connected to the second input of the phase block comparison, the information inputs of the first and second blocking triggers are connected respectively to the first and second output of the phase comparison block, while the first output of the phase block c avtoniya is the first output of the pulse phase-frequency discriminator, and the outputs of the first and second blocking triggers are connected to the first and second inputs of the OR-NOT element and are the second and fourth outputs of the pulse frequency-phase discriminator, and the output of the element OR-NOT is the third output of the pulse frequency -phase discriminator, characterized in that a decoder, six AND elements and two OR elements are introduced, the first decoder input is connected to the third output of the phase comparison unit, the second decoder input the torus is connected to the first output of the phase comparison unit, the first output of the decoder is connected to the third input of the second element OR, the second output of the decoder is connected to the second inputs of the first and third elements AND, the third output of the decoder is connected to the second inputs of the second and fourth elements AND, the fourth output of the decoder is connected to the third input of the first OR element, the first input of the first AND element is connected to the output of the second blocking trigger, the first inputs of the second and third AND elements are connected to the output of the OR-NOT element,

Description

Полезная модель относится к области автоматики и вычислительной техники и может быть использована в качестве логического элемента сравнения частоты следования и фазового рассогласования импульсов задающего генератора и датчика обратной связи в системах автоматического управления, построенных на основе принципа фазовой автоподстройки частоты.The utility model relates to the field of automation and computer technology and can be used as a logical element for comparing the repetition rate and phase mismatch of the pulses of the master oscillator and the feedback sensor in automatic control systems based on the principle of phase-locked loop.

Известен частотно-фазовый дискриминатор (патент SU №1589373 от 30.08.1990 г.), содержащий блок фазового сравнения, первый и второй блокирующие триггеры, дешифратор и блок логической блокировки, причем первый и второй входы блока фазового сравнения являются соответственно первым и вторым входами частотно-фазового дискриминатора, а первый и второй выходы блока фазового сравнения являются соответственно первым и вторым входами дешифратора, первый и второй выходы которого соединены с информационными входами соответственно первого и второго блокирующих триггеров, тактовые входы которых соединены со вторым входом блока фазового сравнения, при этом выходы первого и второго блокирующих триггеров соединены соответственно с третьим и четвертым входами дешифратора, а также соответственно с первым и третьим входами блока логической блокировки, второй и четвертый входы которого соединены соответственно с первым и вторым выходами блока фазового сравнения, при этом выход блока логической блокировки является выходом частотно-фазового дискриминатора.Known frequency-phase discriminator (patent SU No. 1589373 from 08.30.1990), containing a phase comparison unit, the first and second blocking triggers, a decoder and a logical blocking unit, and the first and second inputs of the phase comparison unit are the first and second inputs respectively phase discriminator, and the first and second outputs of the phase comparison unit are respectively the first and second inputs of the decoder, the first and second outputs of which are connected to the information inputs of the first and second block, respectively triggers whose clock inputs are connected to the second input of the phase comparison unit, while the outputs of the first and second blocking triggers are connected respectively to the third and fourth inputs of the decoder, as well as to the first and third inputs of the logic block, the second and fourth inputs of which are connected, respectively with the first and second outputs of the phase comparison unit, while the output of the logical blocking unit is the output of the frequency-phase discriminator.

Недостатком такого устройства можно считать узкие функциональные возможности, не позволяющие комплексно его использовать в системах фазовой автоподстройки частоты.The disadvantage of this device can be considered narrow functionality that does not allow complex use in phase-locked loop systems.

Наиболее близким техническим решением к заявляемому устройству является импульсный частотно-фазовый дискриминатор (Патент RU №95439 от 27.06.2010), содержащий блок фазового сравнения, первый и второй входы которого являются соответственно первым и вторым входами импульсного частотно-фазового дискриминатора, а также первый и второй триггеры, синхровходы которых соединены со вторым входом блока фазового сравнения, а информационные входы первого и второго триггеров подсоединены соответственно к первому и второму выходу блока фазового сравнения, при этом первый выход блока фазового сравнения является первым выходом импульсного частотно-фазового дискриминатора, а выходы первого и второго триггеров являются выходами импульсного частотно-фазового дискриминатора, кроме того, в импульсный частотно-фазовый дискриминатор введен элемент ИЛИ-НЕ, первый и второй входы которого соединены соответственно с выходами первого и второго триггеров, при этом выход элемента ИЛИ-НЕ является выходом дискриминатора.The closest technical solution to the claimed device is a pulse frequency-phase discriminator (Patent RU No. 95439 dated 06/27/2010) containing a phase comparison unit, the first and second inputs of which are the first and second inputs of the pulse frequency-phase discriminator, as well as the first and second triggers whose sync inputs are connected to the second input of the phase comparison unit, and the information inputs of the first and second triggers are connected respectively to the first and second output of the phase comparison unit I, while the first output of the phase comparison block is the first output of the pulse frequency-phase discriminator, and the outputs of the first and second triggers are the outputs of the pulse frequency-phase discriminator, in addition, an OR-NOT element is introduced into the pulse frequency-phase discriminator, the first and second the inputs of which are connected respectively to the outputs of the first and second triggers, while the output of the OR-NOT element is the output of the discriminator.

Недостатком такого устройства являются узкие функциональные возможности, не позволяющие формировать сигналы, соответствующие моментам времени изменения режима работы импульсного частотно-фазового дискриминатора.The disadvantage of this device is the narrow functionality that does not allow the formation of signals corresponding to time instants of the change in the operating mode of the pulse frequency-phase discriminator.

Техническим результатом полезной модели является расширение функциональных возможностей импульсного частотно-фазового дискриминатора.The technical result of the utility model is to expand the functionality of a pulse frequency-phase discriminator.

Данный технический результат достигается тем, что в импульсный частотно-фазовый дискриминатор, содержащий блок фазового сравнения, два блокирующих триггера и элемент ИЛИ-НЕ, первый и второй входы блока фазового сравнения являются соответственно первым и вторым входами импульсного частотно-фазового дискриминатора, синхровходы первого и второго триггеров соединены со вторым входом блока фазового сравнения, информационные входы первого и второго блокирующих триггеров подсоединены соответственно к первому и второму выходу блока фазового сравнения, при этом первый выход блока фазового сравнения является первым выходом импульсного частотно-фазового дискриминатора, а выходы первого и второго блокирующих триггеров подключены к первому и второму входам элемента ИЛИ-НЕ и являются вторым и четвертым выходами импульсного частотно-фазового дискриминатора, а выход элемента ИЛИ-НЕ является третьим выходом импульсного частотно-фазового дискриминатора согласно заявляемому техническому решению, введены дешифратор, шесть элементов И и два элемента ИЛИ, первый вход дешифратора подключен к третьему выходу блока фазового сравнения, второй вход дешифратора подключен к первому выходу блока фазового сравнения, первый выход дешифратора подключен к третьему входу второго элемента ИЛИ, второй выход дешифратора подключен ко вторым входам первого и третьего элементов И, третий выход дешифратора подключен ко вторым входам второго и четвертого элементов И, четвертый выход дешифратора подключен к третьему входу первого элемента ИЛИ, первый вход первого элемента И подключен к выходу второго блокирующего триггера, первые входы второго и третьего элементов И подключены к выходу элемента ИЛИ-НЕ, первый вход четвертого элемента И подключен выходу первого блокирующего триггера, выходы первого и второго элементов И подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого подключен ко второму входу пятого элемента И, выходы третьего и четвертого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выход которого подключен к первому входу шестого элемента И, первый вход пятого элемента И подключен ко второму входу блока фазового сравнения, второй вход шестого элемента И подключен к первому входу блока фазового сравнения, выходы пятого и шестого элементов И являются соответственно пятым и шестым выходами устройства.This technical result is achieved by the fact that in a pulse frequency-phase discriminator containing a phase comparison unit, two blocking triggers and an OR-NOT element, the first and second inputs of the phase comparison unit are the first and second inputs of the pulse frequency-phase discriminator, the sync inputs of the first and the second triggers are connected to the second input of the phase comparison unit, the information inputs of the first and second blocking triggers are connected respectively to the first and second output of the phase comparison, the first output of the phase comparison block is the first output of the pulse frequency-phase discriminator, and the outputs of the first and second blocking triggers are connected to the first and second inputs of the OR-NOT element and are the second and fourth outputs of the pulse frequency-phase discriminator, and the output element OR is NOT the third output of the pulse frequency-phase discriminator according to the claimed technical solution, a decoder, six AND elements and two OR elements, the first input of the decoder are introduced connected to the third output of the phase comparison unit, the second input of the decoder is connected to the first output of the phase comparison unit, the first output of the decoder is connected to the third input of the second OR element, the second output of the decoder is connected to the second inputs of the first and third elements AND, the third output of the decoder is connected to the second inputs the second and fourth elements AND, the fourth output of the decoder is connected to the third input of the first element OR, the first input of the first element And is connected to the output of the second blocking trigger, the first the inputs of the second and third elements AND are connected to the output of the element OR NOT, the first input of the fourth element AND is connected to the output of the first blocking trigger, the outputs of the first and second elements AND are connected respectively to the first and second inputs of the first element, the output of which is connected to the second input of the fifth element And, the outputs of the third and fourth elements AND are connected respectively to the first and second inputs of the second OR element, the output of which is connected to the first input of the sixth element AND, the first input of the fifth element AND chen to the second input of the phase comparator, the second input of the sixth AND gate connected to the first input of the phase comparator, the outputs of the fifth and sixth AND gates are respectively the fifth and sixth outputs of the device.

Сущность технического решения пояснена чертежами, где на фиг. 1 приведена функциональная электрическая схема предлагаемого устройства; на фиг. 2 приведена схема блока фазового сравнения, выполненного на основе двухразрядного реверсивного счетчика импульсов; на фиг. 3 приведен граф работы блока фазового сравнения; на фиг. 4 приведен полный граф работы устройства.The essence of the technical solution is illustrated by drawings, where in FIG. 1 shows a functional electrical diagram of the proposed device; in FIG. 2 shows a diagram of a phase comparison block based on a two-bit reversible pulse counter; in FIG. 3 shows a graph of the phase comparison unit; in FIG. 4 shows a complete graph of the device.

Импульсный частотно-фазовый дискриминатор содержит блок частотно-фазового сравнения 1, триггеры 2 и 3, элемент ИЛИ-НЕ 4, дешифратор 5, элементы И 6, 7, 8, 9, 12, 13, элементы ИЛИ 10, 11. Входы блока фазового сравнения 1 подключены к источникам контролируемой f_к и эталонной f_э частоты. Первый выход блока фазового сравнения 1 является первым выходом устройства и подключен к информационному D-входу триггера 2, синхровход С которого подключен к источнику эталонной частоты f_э, второй выход блока фазового сравнения 1 подключен к информационному D-входу триггера 3, синхровход С которого подключен к источнику эталонной частоты f_э, выход триггера 2 подключен к первому входу элемента ИЛИ-НЕ 4 и является вторым выходом дискриминатора, индицирующим режим насыщения дискриминатора при f_к<f_э, инверсный выход триггера 3 подключен ко второму входу элемента ИЛИ-НЕ 4 и является четвертым выходом дискриминатора, индицирующим режим насыщения дискриминатора при f_к>f_э, инверсный выход элемента ИЛИ-НЕ 4 является третьим выходом дискриминатора, индицирующим режим фазового сравнения дискриминатора, первый вход дешифратора 5 подключен к третьему выходу блока фазового сравнения 1, второй вход дешифратора 5 подключен к первому выходу блока фазового сравнения 1, первый выход дешифратора 5 подключен к третьему входу элемента ИЛИ 11, второй выход дешифратора 5 подключен ко вторым входам элементов И 6 и И 8, третий выход дешифратора 5 подключен ко вторым входам элементов И 7 и И 9, четвертый выход дешифратора 5 подключен к третьему входу элемента ИЛИ 10, первый вход элемента И 6 подключен к инверсному выход триггера 3, первые входы элементов И 7 и И 8 подключены к инверсному выходу элемента ИЛИ-НЕ 4, первый вход элемента И9 подключен к выходу триггера 2, выходы элементов И 6, И 7 подключены соответственно к первому и второму входам элемента ИЛИ 10, выход которого подключен ко второму входу элемента И 12, первый вход элемента И 12 подключен к источнику эталонной частоты f_э, выход элемента И 12 является пятым выходом импульсного частотно-фазового дискриминатора, выходы элементов И 8, И 9 подключены соответственно к первому и второму входам элемента ИЛИ 11, выход которого подключен к первому входу элемента И 13, второй вход элемента И 13 подключен к источнику контролируемой f_к частоты, выход элемента И 13 является шестым выходом устройства.The pulse frequency-phase discriminator comprises a frequency-phase comparison unit 1, triggers 2 and 3, an OR-NOT 4 element, a decoder 5, AND 6, 7, 8, 9, 12, 13 elements, OR 10, 11. elements. Phase block inputs Comparison 1 connected to the sources controlled f _to and reference f _e frequency. The first output of the phase comparison unit 1 is the first output of the device and is connected to the information D-input of trigger 2, the clock input from which is connected to the source of the reference frequency f _e , the second output of the phase comparison unit 1 is connected to the information D-input of trigger 3, the clock input from which is connected a source reference frequency f _e, output latch 2 is connected to a first input of OR-NO element 4 and a second output of the discriminator, the discriminator indicia saturation mode when _a f <f _e, inverse output flip-flop 3 is connected to a oromu input of OR-NO element 4 and a fourth output of the discriminator, indicia discriminator saturation mode at f _a> f _e inverse element output NOR 4 is a third output of the discriminator indicating the phase comparison mode discriminator, the first input of the decoder 5 is connected to the third output phase comparison unit 1, the second input of the decoder 5 is connected to the first output of the phase comparison unit 1, the first output of the decoder 5 is connected to the third input of the OR element 11, the second output of the decoder 5 is connected to the second input m elements And 6 and And 8, the third output of the decoder 5 is connected to the second inputs of the elements And 7 and 9, the fourth output of the decoder 5 is connected to the third input of the OR element 10, the first input of element 6 is connected to the inverse output of trigger 3, the first inputs of the elements And 7 and And 8 are connected to the inverse output of the OR-NOT 4 element, the first input of the And9 element is connected to the output of the trigger 2, the outputs of the And 6, And 7 elements are connected respectively to the first and second inputs of the OR element 10, the output of which is connected to the second input of the element And 12, the first input of the element And 12 is connected to the source of the reference frequency f _e , the output of the element And 12 is the fifth output of the pulse frequency-phase discriminator, the outputs of the elements And 8, And 9 are connected respectively to the first and second inputs of the element OR 11, the output of which is connected to the first input of the element And 13, the second input And 13 element is connected to a source of controlled f _{to the} frequency, the output of And 13 element is the sixth output of the device.

Импульсный частотно-фазовый дискриминатор работает следующим образом.Pulse frequency-phase discriminator operates as follows.

Импульсы эталонной f_э и контролируемой f_к частот поступают на вход блока фазового сравнения 1. Блок фазового сравнения 1 служит для фазового сравнения импульсов эталонной и контролируемой частот и формирования в режиме фазового сравнения последовательности импульсов на первом выходе блока фазового сравнения 1, период следования которых равен периоду эталонной частоты, а длительность пропорциональна величине фазового рассогласования сравниваемых частот.The pulses of the reference f _e and the controlled f _{to the} frequencies are fed to the input of the phase comparison unit 1. The phase comparison unit 1 is used for phase comparison of the pulses of the reference and controlled frequencies and the formation of a sequence of pulses at the first output of the phase comparison unit 1, the repetition period of which is equal to period of the reference frequency, and the duration is proportional to the magnitude of the phase mismatch of the compared frequencies.

В качестве блока фазового сравнения 1 можно использовать схему импульсного частотно-фазового дискриминатора без индикации режимов работы (Стребков В.И. Импульсный частотно-фазовый дискриминатор на интегральных микросхемах // Электронная техника в автоматике / Под ред. Ю.И. Конева. - М.: Советское радио, 1977. - Вып. 9. - С. 223-230), состоящую из двухразрядного реверсивного счетчика импульсов 14, элементов И 15 и 16, элемента И-НЕ 17 и элемента ИЛИ 18. Первый и второй входы синхронного счетчика импульсов 14 подключены соответственно к выходам элементов И 15 и 16. Первый выход реверсивного счетчика импульсов 14 подключен к первому входу элемента И-НЕ 17 и к первому входу элемента ИЛИ 18 и является третьим выходом блока фазового сравнения 1. Второй выход синхронного счетчика импульсов 14 подключен ко второму входу элемента И-НЕ 17, ко второму входу элемента ИЛИ 18 и является первым выходом блока фазового сравнения 1. Выход элемента И-НЕ 17 подключен к первому входу элемента И 15, второй вход которой подключен к источнику эталонной частоты и является первым входом блока фазового сравнения 1. Выход элемента ИЛИ 18 является вторым выходом блока фазового сравнения 1 и подключен ко второму входу элемента И 16, первый вход которой подключен к источнику контролируемой частоты и является вторым входом блока фазового сравнения 1.As a phase comparison unit 1, you can use the pulse frequency-phase discriminator circuit without indicating the operating modes (Strebkov V.I. Pulse frequency-phase discriminator on integrated circuits // Electronic engineering in automation / Edited by Yu.I. Konev. - M .: Soviet radio, 1977. - Issue 9. - P. 223-230), consisting of a two-bit reversible pulse counter 14, elements And 15 and 16, element AND 17 and element OR 18. The first and second inputs of the synchronous counter pulses 14 are connected respectively to the outputs of the elements And 15 and 16. The first output of the reversible pulse counter 14 is connected to the first input of the AND-NOT element 17 and to the first input of the OR element 18 and is the third output of the phase comparison unit 1. The second output of the synchronous pulse counter 14 is connected to the second input of the AND-NOT 17 element, to the second input of the OR element 18 and is the first output of the phase comparison unit 1. The output of the AND-NOT 17 element is connected to the first input of the And 15 element, the second input of which is connected to the source of the reference frequency and is the first input of the phase comparison unit 1. The output of the OR element 1 8 is the second output of the phase comparison unit 1 and is connected to the second input of the And 16 element, the first input of which is connected to a source of controlled frequency and is the second input of the phase comparison unit 1.

Реверсивный счетчик импульсов 14 служит для подсчета количества импульсов эталонной частоты (суммирующий вход) с насыщением в состоянии 11 и вычитания импульсов контролируемой частоты с насыщением в состоянии 00.The reversible pulse counter 14 is used to count the number of pulses of the reference frequency (summing input) with saturation in state 11 and subtracting pulses of the controlled frequency with saturation in state 00.

Алгоритм работы импульсного частотно-фазового дискриминатора отображен на фиг. 3 в виде графа переходов с четырьмя выходными состояниями (Τ, ТП, РП, Р) дискриминатора: состояние Τ соответствует выходному коду счетчика импульсов 500, состояние ТП - выходному коду 01, состояние РП - выходному коду 10, состояние Ρ - выходному коду 11.The operation algorithm of the pulse frequency-phase discriminator is shown in FIG. 3 in the form of a transition graph with four output states (Τ, ТП, РП, Р) of the discriminator: state Τ corresponds to the output code of the pulse counter 500, state ТП - to the output code 01, state РП - to the output code 10, state Ρ - to the output code 11.

Каждый входной импульс частоты f_э переводит импульсный частотно-фазовый дискриминатор в соседнее состояние в направлении от Τ к Р, а каждый импульс частоты f_к - в обратном направлении. Режиму фазового сравнения соответствует поочередная смена состояний ТП и РП, при этом выходной сигнал γ представляет собой последовательность импульсов частоты f_э с длительностью, пропорциональной разности фаз Δφ сравниваемых сигналов. Режимам насыщения соответствует поочередная смена состояний Τ и ТП (при f_к>f_э, γ=0) или РП и Ρ (при f_к<f_э, γ=1). Переход из одного режима в другой возможен только при приходе двух (или более) импульсов одной частоты между двумя соседними импульсами другой частоты в соответствии с графом переходов.Each input pulse of frequency f _e translates the pulse frequency-phase discriminator into the neighboring state in the direction from Τ to P, and each pulse of frequency f _k - in the opposite direction. The phase comparison mode corresponds to the alternate change of the TP and RP states, while the output signal γ is a sequence of pulses of frequency f _e with a duration proportional to the phase difference Δφ of the compared signals. Saturation modes correspond to a successive change of state Τ and TP (for f _to > f _e , γ = 0) or RP and Ρ (for f _to <f _e , γ = 1). The transition from one mode to another is possible only when two (or more) pulses of one frequency arrive between two adjacent pulses of a different frequency in accordance with the transition graph.

Двухразрядный реверсивный счетчик импульсов 14 имеет насыщение при значениях выходного двоичного кода 11 (состояние F) или 00 (состояние 7) в зависимости от направления подсчета импульсов. Состояния ТП (код 01) и РП (код 10) на графе переходов соответствуют одновременно режиму фазового сравнения и режимам насыщения импульсного частотно-фазового дискриминатора.The two-bit reversible pulse counter 14 is saturated at the values of the output binary code 11 (state F) or 00 (state 7) depending on the direction of counting the pulses. The states of TP (code 01) and RP (code 10) on the transition graph correspond simultaneously to the phase comparison mode and the saturation modes of the pulse frequency-phase discriminator.

Информация в триггеры записывается по приходу импульса частоты f_э. Если при приходе импульса частоты f_э реверсивный счетчик импульсов 14 находится в состоянии 00, то сигнал H на выходе элемента ИЛИ 9 равен логическому 0, который записывается в триггер 3, и на его инверсном выходе появляется логическая 1 (сигнал 7), что соответствует режиму насыщения дискриминатора при f_к>f_э.Information in the triggers is recorded upon the arrival of a pulse of frequency f _e . If, upon the arrival of a frequency pulse f _{e, the} reverse pulse counter 14 is in state 00, then the signal H at the output of the OR element 9 is equal to logical 0, which is recorded in trigger 3, and logical 1 (signal 7) appears on its inverse output, which corresponds to the mode discriminator saturation at f _to > f _e .

Если при приходе импульса частоты f_э реверсивный счетчик импульсов 14 находится в состоянии 01, то сигнал H на выходе элемента ИЛИ 18 равен логической 1, на выходе блока фазового сравнения 1 γ=0, при этом на выходах триггеров 2 и 3 появляется логический 0, вследствие чего на выходе элемента ИЛИ-НЕ 4 появляется логическая 1 (сигнал П), что соответствует режиму фазового сравнения дискриминатора.If, upon the arrival of a pulse of frequency f _{e, the} reverse pulse counter 14 is in state 01, then the signal H at the output of the OR element 18 is logical 1, at the output of the phase comparison unit 1 γ = 0, while at the outputs of triggers 2 and 3 a logical 0 appears as a result, at the output of the OR-NOT 4 element, logical 1 (signal P) appears, which corresponds to the phase comparison mode of the discriminator.

Если при приходе импульса частоты f_э реверсивный счетчик импульсов 14 находится в состоянии 10 или 11 (γ=1), то на выходе блока фазового сравнения 1 γ=1, этот сигнал записывается в триггер 2, и на его инверсном выходе появляется логическая 1 (сигнал Р), что соответствует режиму насыщения дискриминатора при f_к<f_э.If upon arrival of a frequency pulse f _{e the} reverse pulse counter 14 is in state 10 or 11 (γ = 1), then at the output of the phase comparison unit 1 γ = 1, this signal is written to trigger 2, and logical 1 appears on its inverse output ( signal P), which corresponds to the saturation mode of the discriminator at f _to <f _e .

Полный граф переходов предлагаемого импульсного частотно-фазового дискриминатора изображен на фиг. 4. В этом графе разделены состояния Τ, Π и Р, переход между ними осуществляется по приходу импульса частоты f_э.A complete transition graph of the proposed pulsed frequency-phase discriminator is shown in FIG. 4. In this column, the states Π, Π and P are separated, the transition between them is carried out by the arrival of a pulse of frequency f _e .

Дешифратор 5 предназначен для преобразования двухразрядного двоичного кода на выходе реверсивного счетчика импульсов 14 блока фазового сравнения 1 в унитарный код, позволяющий определять состояние (А, В, С, D) блока фазового сравнения 1 в соответствии с графом переходов (Фиг. 3).The decoder 5 is designed to convert a two-bit binary code at the output of the reversible pulse counter 14 of the phase comparison unit 1 into a unitary code, which allows to determine the state (A, B, C, D) of the phase comparison unit 1 in accordance with the transition graph (Fig. 3).

С помощью логических элементов И 6, И 7, И 8, И 9, ИЛИ 10, ИЛИ И, И 12, И 13 реализуются логические функции, позволяющие определять моменты времени изменения режима работы предлагаемого устройства:Using the logical elements AND 6, AND 7, AND 8, AND 9, OR 10, OR AND, AND 12, AND 13, logical functions are implemented that allow you to determine when the operating mode of the proposed device changes:

0/2=f_on(D+C*П+B*T);0/2 = f _on (D + C * P + B * T);

2/2=f_oc(А+В*П+С*Р), _2/2 = f _oc (A + B * P + C * P),

где А, В, С, D - состояния счетчика импульсов в соответствии с графом переходов, приведенном на Фиг. 3, Ρ, Π, Τ - сигналы индикации режима работы импульсного частотно-фазового дискриминатора.where A, B, C, D are the states of the pulse counter in accordance with the transition graph shown in FIG. 3, Ρ, Π, Τ - signals indicating the operation mode of the pulse frequency-phase discriminator.

В результате достигается расширение функциональных возможностей импульсного частотно-фазового дискриминатора за счет формирования дополнительных сигналов индикации моментов времени изменения режима работы.As a result, the expansion of the functionality of the pulse frequency-phase discriminator is achieved due to the formation of additional signals indicating the time moments of the change in the operating mode.

Таким образом, введение в импульсный частотно-фазовый дискриминатор дешифратора, элементов И и ИЛИ с соответствующими связями позволяет расширить функциональные возможности устройства, что дает возможность реализовать на его основе более эффективные алгоритмы функционирования систем автоматического управления, построенных на основе принципа фазовой автоподстройки частоты.Thus, the introduction into the pulse frequency-phase discriminator of the decoder, AND and OR elements with appropriate connections allows you to expand the functionality of the device, which makes it possible to implement on its basis more efficient algorithms for the operation of automatic control systems based on the principle of phase-locked loop.

Claims

A pulse frequency-phase discriminator comprising a phase comparison block, two blocking triggers and an OR-NOT element, the first and second inputs of the phase comparison block are the first and second inputs of the pulse frequency-phase discriminator, the sync inputs of the first and second triggers are connected to the second input of the phase block comparison, the information inputs of the first and second blocking triggers are connected respectively to the first and second output of the phase comparison block, while the first output of the phase block c avtoniya is the first output of the pulse phase-frequency discriminator, and the outputs of the first and second blocking triggers are connected to the first and second inputs of the OR-NOT element and are the second and fourth outputs of the pulse frequency-phase discriminator, and the output of the element OR-NOT is the third output of the pulse frequency -phase discriminator, characterized in that a decoder, six AND elements and two OR elements are introduced, the first decoder input is connected to the third output of the phase comparison unit, the second decoder input the torus is connected to the first output of the phase comparison unit, the first output of the decoder is connected to the third input of the second element OR, the second output of the decoder is connected to the second inputs of the first and third elements AND, the third output of the decoder is connected to the second inputs of the second and fourth elements AND, the fourth output of the decoder is connected to the third input of the first OR element, the first input of the first AND element is connected to the output of the second blocking trigger, the first inputs of the second and third AND elements are connected to the output of the OR-NOT element, he first input of a fourth AND gate connected to the output of the first locking latch, the outputs of the first and second AND gates respectively connected to first and second inputs of the first OR gate whose output is connected to the second input of the fifth AND gate,

the outputs of the third and fourth elements AND are connected respectively to the first and second inputs of the second OR element, the output of which is connected to the first input of the sixth element And, the first input of the fifth element And is connected to the second input of the phase comparison unit, the second input of the sixth element And is connected to the first input of the block phase comparison, the outputs of the fifth and sixth elements And are respectively the fifth and sixth outputs of the device.