RU148198U1

RU148198U1 - INTELLIGENT POWER MODULE

Info

Publication number: RU148198U1
Application number: RU2014122796/08U
Authority: RU
Inventors: Игорь Павлович Воронин; Павел Анатольевич Воронин; Михаил Константинович Алексеев
Original assignee: Открытое акционерное общество "Научно-производственное объединение "ЭНЕРГОМОДУЛЬ" (ОАО "НПО "ЭНЕРГОМОДУЛЬ")
Priority date: 2014-06-05
Filing date: 2014-06-05
Publication date: 2014-11-27

Abstract

Полезная модель относится к конструированию силовых полупроводниковых модулей и силовых интегральных схем, сочетающих преимущества полевого управления и биполярного механизма переноса тока и может быть использовано в схемах и устройствах энергетической электроники. Технический результат заключается в обеспечении надежной работы в режимах токовой и тепловой перегрузки. Интеллектуальный силовой модуль содержит тиристор с электростатическим управлением (ТЭУ), управляющий n-канальный МОП-транзистор, регулирующий n-канальный МОП-транзистор и защитный n-канальный МОП-транзистор. Указанный технический результат достигается тем, что сток защитного МОП-транзистора соединен с затвором управляющего МОП-транзистора, а исток с истоком управляющего МОП-транзистора, при этом затворы защитного и регулирующего МОП-транзисторов соединены между собой и подключены к затвору ТЭУ. 8 илл. The utility model relates to the design of power semiconductor modules and power integrated circuits that combine the advantages of field control and a bipolar current transfer mechanism and can be used in circuits and devices of power electronics. The technical result is to ensure reliable operation in current and thermal overload modes. The intelligent power module contains an electrostatic controlled thyristor (TEU), an n-channel MOS transistor, an n-channel MOS transistor, and a protective n-channel MOS transistor. The specified technical result is achieved by the fact that the drain of the protective MOS transistor is connected to the gate of the control MOS transistor, and the source to the source of the control MOS transistor, while the gates of the protective and control MOS transistors are interconnected and connected to the gate of the TEU. 8 ill.

Description

Предложение относится к области полупроводникового приборостроения, в частности к конструированию силовых полупроводниковых модулей и силовых интегральных схем, сочетающих преимущества полевого управления и биполярного механизма переноса тока и может быть использовано в схемах и устройствах энергетической электроники.The proposal relates to the field of semiconductor instrumentation, in particular to the design of power semiconductor modules and power integrated circuits that combine the advantages of field control and a bipolar current transfer mechanism and can be used in circuits and devices of power electronics.

Известен силовой модуль, в котором высоковольтный тиристор с электростатическим управлением (ТЭУ) коммутируется включенным последовательно с ним низковольтным МОП-транзистором (схема каскодного ключа) US 5323028 A, 21.06.1994).A known power module in which a high-voltage thyristor with electrostatic control (TEU) is switched by a low-voltage MOS transistor connected in series with it (cascode key circuit) US 5323028 A, 06/21/1994).

Недостатком данного модуля является относительно медленное включение, обусловленное неполным разрядом емкости затвор-исток ТЭУ через открытый МОП-транзистор и диод Зенера (стабилитрон), подключенный между затвором ТЭУ и истоком МОП-транзистора.The disadvantage of this module is the relatively slow inclusion due to the incomplete discharge of the gate-source capacitance of the TEU through an open MOS transistor and a Zener diode (zener diode) connected between the gate of the TEU and the source of the MOS transistor.

Наиболее близким по технической сути к заявляемому решению является силовой модуль, включающий тиристор с электростатическим управлением (ТЭУ), управляющий n-канальный МОП-транзистор и регулирующий n-канальный МОП-транзистор, содержащие каждый исток, сток и затвор, соединенные между собой таким образом, что сток ТЭУ подключен к первому силовому выводу, затвор ТЭУ подключен к стоку регулирующего МОП-транзистора, а исток ТЭУ присоединен к стоку управляющего МОП-транзистора, при этом истоки регулирующего и управляющего МОП-транзисторов соединены между собой и подключены ко второму силовому выводу, служащему общей шиной, затвор управляющего МОП-транзистора подключен к третьему управляющему выводу (RU 2268545 C2, 20.01.2006).The closest in technical essence to the claimed solution is a power module, including a thyristor with electrostatic control (TEU), a control n-channel MOS transistor and a control n-channel MOS transistor containing each source, drain and gate, interconnected in such a way that the drain of the TEU is connected to the first power terminal, the gate of the TEU is connected to the drain of the MOS transistor, and the source of the TEU is connected to the drain of the MOS transistor, while the sources of the regulating and controlling MOS transistors are ineny interconnected and connected to the second power pin serving as the common bus, a control MOS transistor connected to the third gate control terminal (RU 2268545 C2, 20.01.2006).

В указанном устройстве затвор регулирующего МОП-транзистора соединен со стоком управляющего МОП-транзистора, за счет чего обеспечивается автоматическая защита устройства от токовой перегрузки. Однако существенным недостатком указанного устройства является то, что в переходном процессе включения относительно большая входная емкость затвор-исток регулирующего МОП-транзистора разряжается через управляющий МОП-транзистор, что при относительно высокой частоте коммутации приводит к увеличению токовой перегрузки и росту потерь мощности в управляющем МОП-транзисторе.In the specified device, the gate of the regulating MOS transistor is connected to the drain of the control MOS transistor, due to which automatic protection of the device against current overload is ensured. However, a significant drawback of this device is that in the transition process, the relatively large input gate-source input capacitance of the MOS transistor is discharged through the MOS transistor, which at a relatively high switching frequency leads to an increase in current overload and an increase in power losses in the MOS transistor.

Технический результат предлагаемого устройства заключается в обеспечении защиты устройства от токовой и тепловой перегрузки, а также автоматического возврата устройства к нормальному функционированию при устранении указанной перегрузки.The technical result of the proposed device is to protect the device from current and thermal overload, as well as automatically return the device to normal operation when eliminating the specified overload.

Технический результат достигается тем, что в интеллектуальном силовом модуле, включающем тиристор с электростатическим управлением (ТЭУ), управляющий n-канальный МОП-транзистор и регулирующий n-канальный МОП-транзистор, содержащие каждый исток, сток и затвор, соединенные между собой таким образом, что сток ТЭУ подключен к первому силовому выводу, затвор ТЭУ подключен к стоку регулирующего МОП-транзистора, а исток ТЭУ присоединен к стоку управляющего МОП-транзистора, при этом истоки регулирующего и управляющего МОП-транзисторов соединены между собой и подключены ко второму силовому выводу, служащему общей шиной, затвор управляющего МОП-транзистора подключен к третьему управляющему выводу, в устройство введен защитный n-канальный МОП-транзистор, сток которого соединен с затвором управляющего МОП-транзистора, а исток с истоком управляющего МОП-транзистора, при этом затворы защитного и регулирующего МОП-транзисторов соединены между собой и подключены к затвору ТЭУ.The technical result is achieved by the fact that in an intelligent power module including an electrostatically controlled thyristor (TEU), a control n-channel MOS transistor and a control n-channel MOS transistor containing each source, drain and gate, interconnected in such a way that the drain of the TEU is connected to the first power output, the gate of the TEU is connected to the drain of the regulating MOS transistor, and the source of the TEU is connected to the drain of the controlling MOS transistor, while the sources of the regulating and controlling MOS transistors are connected interconnected and connected to a second power terminal serving as a common bus, the gate of the MOS transistor is connected to the third control terminal, a protective n-channel MOS transistor is introduced into the device, the drain of which is connected to the gate of the MOS transistor, and the source to the source of the control MOS transistors, while the gates of the protective and regulating MOS transistors are interconnected and connected to the gate of the TEU.

На Фиг. 1. представлен интеллектуальный силовой модуль.In FIG. 1. Introduced intelligent power module.

На Фиг. 2. представлена схема прототипа.In FIG. 2. presents a prototype diagram.

На Фиг. 3. представлены осциллограммы переключения интеллектуального силового модуля в номинальном режиме.In FIG. 3. presents the oscillograms of switching the intelligent power module in the nominal mode.

На Фиг. 4. представлены осциллограммы в управляющей цепи интеллектуального силового модуля в номинальном режиме.In FIG. 4. Oscillograms are presented in the control circuit of an intelligent power module in nominal mode.

На Фиг. 5. представлены осциллограммы переключенияIn FIG. 5. presents switching waveforms

интеллектуального силового модуля в режиме токовой перегрузки.intelligent power module in current overload mode.

На Фиг. 6. представлены осциллограммы в управляющей цепи интеллектуального силового модуля в режиме токовой перегрузки.In FIG. 6. Oscillograms are presented in the control circuit of the intelligent power module in the current overload mode.

На Фиг. 7. представлены осциллограммы переключенияIn FIG. 7. presents switching waveforms

интеллектуального силового модуля в режиме тепловой перегрузки.intelligent power module in thermal overload mode.

На Фиг. 8. представлены осциллограммы в управляющей цепи интеллектуального силового модуля в режиме тепловой перегрузки.In FIG. 8. Oscillograms are presented in the control circuit of an intelligent power module in thermal overload mode.

Интеллектуальный силовой модуль содержит высоковольтный тиристор 1 с электростатическим управлением (ТЭУ), включенный последовательно с ним низковольтный управляющий МОП-транзистор 2, регулирующий низковольтный МОП-транзистор 3, при этом ТЭУ содержит область истока 4, область стока 5 и затвор 6, управляющий МОП-транзистор содержит область истока 7, область стока 8 и затвор 9, регулирующий МОП-транзистор содержит область истока 10, область стока 11 и затвор 12.The smart power module contains a high-voltage thyristor 1 with electrostatic control (TEU), a low-voltage control MOS transistor 2 connected in series with it, regulating a low-voltage MOS transistor 3, while the TEU contains a source region 4, a drain region 5 and a gate 6, controlling the MOS- the transistor contains a source region 7, a drain region 8 and a gate 9, the regulating MOS transistor contains a source region 10, a drain region 11 and a gate 12.

ТЭУ, управляющий и регулирующий МОП-транзисторы соединены между собой следующим образом. Сток 5 ТЭУ 1 подключен к первому силовому выводу "С" (сток устройства), затвор 6 ТЭУ 1 подключен к стоку 11 регулирующего МОП-транзистора 3, а исток 4 ТЭУ 1 присоединен к стоку 8 управляющего МОП-транзистора 2. Исток 10 регулирующего МОП-транзистора 3 и исток 7 управляющего МОП-транзистора 2 соединены между собой и подключены ко второму силовому выводу "И" (исток устройства), служащему общей шиной, при этом затвор 9 управляющего МОП-транзистора 2 подключен к третьему управляющему выводу "З" (затвор устройства).TEU, controlling and regulating MOS transistors are interconnected as follows. The drain 5 of the TEU 1 is connected to the first power terminal "C" (device drain), the gate 6 of the TEU 1 is connected to the drain 11 of the MOS transistor 3, and the source 4 of the TEU 1 is connected to the drain 8 of the control MOS transistor 2. The source 10 of the regulating MOS transistor the transistor 3 and the source 7 of the control MOS transistor 2 are interconnected and connected to the second power terminal "And" (the source of the device), which serves as a common bus, while the gate 9 of the control MOS transistor 2 is connected to the third control terminal "Z" ( device shutter).

В устройство введен защитный n-канальный МОП-транзистор 13, содержащий область истока 14, область стока 15 и затвор 16. Сток 15 защитного МОП-транзистора 13 соединен с затвором 9 управляющего МОП-транзистора 2, исток 14 защитного МОП-транзистора 13 соединен с истоком 7 управляющего МОП-транзистора 2, при этом затвор 16 защитного МОП-транзистора 13 и затвор 12 регулирующего МОП-транзистора 3 соединены между собой и подключены к затвору 6 ТЭУ 1.A protective n-channel MOS transistor 13 is introduced into the device, comprising a source region 14, a drain region 15 and a gate 16. The drain 15 of the MOS transistor 13 is connected to the gate 9 of the MOS transistor 2, the source 14 of the MOS transistor 13 is connected to the source 7 of the control MOS transistor 2, while the gate 16 of the protective MOS transistor 13 and the gate 12 of the regulating MOS transistor 3 are interconnected and connected to the gate 6 of the TEU 1.

Заявляемое устройство работает следующим образом.The inventive device operates as follows.

Номинальный режим работы.Nominal operating mode.

Устройство является асимметричным ключом и обеспечивает пропускание тока и регулирование мощности в нагрузке при положительном потенциале на первом силовом выводе "С" относительно второго силового вывода "И", т.е. при условииThe device is an asymmetric key and provides current transmission and power regulation in the load with a positive potential at the first power terminal "C" relative to the second power terminal "And", i.e. provided

где U_СИ - выходное напряжение устройства между выводами "С" и "И", В.where U _SI is the output voltage of the device between the terminals "C" and "I", V.

Блокированное состояние ключа реализуется при нулевом управляющем сигнале на третьем управляющем выводе "З", соединенном с затвором 9 управляющего МОП-транзистора.The locked state of the key is realized when the control signal is zero at the third control terminal "Z" connected to the gate 9 of the control MOS transistor.

Обозначим внешнее напряжение, приложенное к заявляемому ключевому устройству и включенной последовательно с ним нагрузке, символом Е. При закрытом ключевом устройстве:Let us designate the external voltage applied to the claimed key device and the load connected in series with it, the symbol E. When the key device is closed:

где U_{DS ТЭУ1} - напряжение сток 5 - исток 4 ТЭУ 1, В.where U _{DS TEU1} - voltage drain 5 - source 4 TEU 1, V.

U_{DS МОП2} - напряжение сток 8 - исток 7 управляющего МОП-транзистора 2, В.U _{DS MOS2} - voltage drain 8 - source 7 of the control MOS transistor 2, V.

Обозначим коэффициент блокирования ТЭУ 1 символом µ. Тогда напряжение сток 8 - исток 7 управляющего МОП-транзистора 2 можно записать как:Denote the blocking coefficient of TEU 1 by μ. Then the voltage drain 8 - source 7 of the control MOS transistor 2 can be written as:

где U_{GS ТЭУ1} - напряжение затвор 6 - исток 4 ТЭУ 1, В.where U _{GS ТЭУ1} - gate voltage 6 - source 4 ТЭУ 1, V.

U_{GS МОП3} ^_ напряжение затвор 12 - исток 10 регулирующего МОП-транзистора 3, В.U _{GS MOS3} ^_ gate voltage 12 - source 10 of the regulating MOS transistor 3, V.

Напряжение U_{GS МОП3} устанавливается во входной цепи регулирующего МОП-транзистора 3 при выключении устройства и равно падению напряжения на сопротивлении сток 11 - исток 10 открытого регулирующего МОП-транзистора 3, когда через него протекает импульс обратного тока затвора 6 ТЭУ 1. Таким образом:The voltage U _{GS of the MOSFET 3 is} set in the input circuit of the MOSFET 3 when the device is turned off and is equal to the voltage drop across the resistance drain 11 is the source 10 of the open MOSFET 3 when the reverse current pulse of the gate 6 of the TEU 1 flows through it. Thus:

где U_{GS МОП13} - напряжение затвор 16 - исток 14 защитного МОП-транзистора 13, В.where U _{GS MOS13} - gate voltage 16 - source 14 of the protective MOS transistor 13, V.

I_З - ток затвора 6 ТЭУ 1 при выключении, А.I _З - gate current 6 TEU 1 when turned off, A.

R_DS(on)3 - сопротивление сток 11 - исток 10 открытого регулирующего МОП-транзистора 3, Ом.R _{DS (on) 3} - drain resistance 11 - source 10 of the open regulating MOS transistor 3, Ohm.

В известных технологиях реализации структуры ТЭУ 1 не существует физических и технологических причин, препятствующих достижению практически любой необходимой величины коэффициента блокирования µ. Согласно уравнению (3) это позволяет применить в устройстве низковольтный управляющий МОП-транзистор 2 с малым сопротивлением сток 8 - исток 7 в открытом состоянии.In the known technologies for the implementation of the structure of TEU 1, there are no physical and technological reasons preventing the achievement of almost any necessary value of the blocking coefficient µ. According to equation (3), this allows the use of a low-voltage control MOS transistor 2 with a low resistance, drain 8 - source 7 in the open state, in the device.

Таким образом, в блокированном состоянии устройства практически все внешнее напряжение Е в соответствии с уравнением (2) приложено к высоковольтному ТЭУ 1. Регулирующий 3 и защитный 13 МОП-транзисторы открыты и находятся на границе насыщении, поскольку падение напряжения в их входной цепи примерно равно пороговому напряжению. Напряжение на закрытом управляющем МОП-транзисторе 2 относительно невелико.Thus, in the locked state of the device, almost all the external voltage E is applied to the high-voltage TEU 1 in accordance with equation (2). Regulating 3 and protective 13 MOS transistors are open and are at the saturation boundary, since the voltage drop in their input circuit is approximately equal to the threshold stress. The voltage at the closed control MOS transistor 2 is relatively small.

Включение устройства производится подачей положительного импульса напряжения на третий управляющий вывод "З". При этом происходит запирание защитного МОП-транзистора 13 и последующий заряд входной емкости управляющего МОП-транзистора 2, что обеспечивает его включение.The device is turned on by applying a positive voltage pulse to the third control terminal "Z". When this occurs, the protective MOS transistor 13 and the subsequent charge of the input capacitance of the control MOS transistor 2, which ensures its inclusion.

Емкость управляющего p-n перехода затвор 6 - исток 4 ТЭУ 1 заряжена перед включением до отрицательного напряжения, определяемого в соответствии с уравнением (3):The capacity of the control p-n junction gate 6 - source 4 of the TEU 1 is charged before switching on to a negative voltage determined in accordance with equation (3):

При включении управляющего МОП-транзистора 2 емкость затвор 6 - исток 4 ТЭУ 1 будет форсированно разряжаться. При снижении напряжения на данной емкости до уровня напряжения отсечки в выходной цепи ТЭУ 1 появляется ток нагрузки.When you turn on the control MOS transistor 2, the gate capacitance 6 - source 4 of the TEU 1 will be forcedly discharged. When the voltage at this capacity is reduced to the cut-off voltage level, a load current appears in the output circuit of the TEU 1.

По окончании переходного процесса включения на устройстве установится прямое напряжение:At the end of the transient switching process, a direct voltage will be established on the device:

где U_(on)ТЭУ1 - падение напряжения на открытом ТЭУ 1, В.where U _{(on) ТЭУ1} - voltage drop on an open ТЭУ 1, V.

R_DS(on)2 - сопротивление сток 8 - исток 7 открытого управляющего МОП-транзистора 2, Ом.R _{DS (on) 2} - drain resistance 8 - source 7 open control MOS transistor 2, Ohm.

I_C - ток силового устройства в открытом состоянии, А.I _C - current power device in the open state, A.

Ток I_C определяется параметрами нагрузки и внешней цепи.The current I _C is determined by the parameters of the load and the external circuit.

Выключение устройства производится переключением напряжения на управляющем выводе "З" до нулевого значения. При этом происходит разряд входной емкости управляющего МОП-транзистора 2, после чего данный транзистор запирается. Потенциал стока 8 управляющего МОП-транзистора 2 начинает увеличиваться, при этом растет отрицательное напряжение во входной цепи затвор 6 - исток 4 ТЭУ 1 (в начальный момент времени потенциал затвора 6 ТЭУ 1 определяется практически нулевым напряжением затвор 12 - исток 10 регулирующего МОП-транзистора 3). При этом в базовом слое ТЭУ формируется область пространственного заряда, и напряжение на устройстве увеличивается.The device is turned off by switching the voltage at the control output "Z" to zero. In this case, the input capacitance of the control MOS transistor 2 is discharged, after which this transistor is locked. The drain potential 8 of the control MOSFET 2 starts to increase, while the negative voltage in the input circuit of the gate 6 - source 4 of the TEU 1 increases (at the initial instant of time, the potential of the gate 6 of the TEU 1 is determined by the almost zero voltage of the gate 12 - source 10 of the control MOSFET 3 ) In this case, a space charge region is formed in the base layer of the TEU, and the voltage on the device increases.

В цепи затвора ТЭУ при этом появляется импульс обратного тока по амплитуде практически равный току нагрузки I_C. Данный импульс тока начинает заряжать емкость затвор 12 - исток 10 регулирующего МОП-транзистора 3, и при увеличении напряжения во входной цепи указанного МОП-транзистора 3 выше порогового, последний отпирается. Отпирается также и защитный МОП-транзистор 13, обеспечивая увеличение скорости запирания устройства.In this case, a reverse current pulse with an amplitude almost equal to the load current I _C appears in the TEU gate circuit. This current pulse begins to charge the gate capacitance 12 - source 10 of the regulating MOS transistor 3, and when the voltage in the input circuit of the indicated MOS transistor 3 is higher than the threshold, the latter is unlocked. The protective MOS transistor 13 is also unlocked, providing an increase in the locking speed of the device.

Номинальный режим работы устройства и его цепи управления иллюстрируется осциллограммами, представленными на Фиг. 3 и Фиг. 4, соответственно.The nominal operating mode of the device and its control circuit is illustrated by the oscillograms shown in FIG. 3 and FIG. 4, respectively.

Режим перегрузки по току.Over current mode.

При протекании тока нагрузки в цепи затворов регулирующего 3 и защитного 13 МОП-транзисторов действует напряжение:When the load current flows in the gate circuit of the regulating 3 and protective 13 MOS transistors, the voltage acts:

При росте тока нагрузки I_C выше некоторого критического значения, напряжения U_{GS МОП3} и U_{GS МОП13} повышаются до уровня порогового напряжения, при котором регулирующий 3 и защитный 13 МОП-транзисторы начинают отпираться. При этом затвор 6 высоковольтного ТЭУ 1 соединяется с общей шиной устройства и в цепи затвор 6 - исток 4 ТЭУ 1 реализуется отрицательное запирающее напряжение. При этом происходит блокирование канала протекания тока в ТЭУ 1 и устройство автоматически запирается.When the load current I _C increases above a certain critical value, the voltages U _{GS MOS3} and U _{GS MOS13} increase to the threshold voltage level at which the regulating 3 and protective 13 MOS transistors begin to unlock. In this case, the gate 6 of the high-voltage TEU 1 is connected to the common bus of the device and in the circuit gate 6 - source 4 of the TEU 1 a negative blocking voltage is realized. In this case, the current flow channel is blocked in TEU 1 and the device is automatically locked.

При снятии токовой перегрузки устройство автоматически возвращается в номинальный режим работы.When removing the current overload, the device automatically returns to the nominal operating mode.

Работа устройства и его цепи управления в режиме защиты от токовой перегрузки иллюстрируется осциллограммами, представленными на Фиг. 5 и Фиг. 6, соответственно.The operation of the device and its control circuit in the protection against current overload is illustrated by the oscillograms shown in FIG. 5 and FIG. 6, respectively.

Режим тепловой перегрузки (перегрузка по температуре).Thermal overload mode (temperature overload).

В режиме тепловой перегрузки растет температура p-n переходов и омических каналов проводимости ключевых элементов устройства. При этом положительное напряжение смещения U_{GS ТЭУ1} в цепи затвора ТЭУ 1 снижается, а сопротивление канала R_DS(on)2 управляющего МОП-транзистора растет.In the thermal overload mode, the temperature of pn junctions and ohmic conduction channels of the key elements of the device increases. In this case, the positive bias voltage U _{GS of the TEU1} in the gate circuit of the TEU 1 decreases, and the channel resistance R _{DS (on) 2 of} the MOSFET increases.

В соответствии с уравнением (7) при увеличении температуры перегрева выше некоторого критического значения, напряжения U_{GS МОП3} и U_{GS МОП13} повышаются до уровня порогового напряжения, и далее реализуется механизм защиты, практически идентичный рассмотренному в режиме токовой перегрузки.In accordance with equation (7), when the superheat temperature increases above a certain critical value, the voltages U _{GS MOS3} and U _{GS MOS13} increase to the threshold voltage level, and then a protection mechanism is implemented that is almost identical to that considered in the current overload mode.

При снижении температуры перегрева устройство автоматически возвращается в номинальный режим работы.When the temperature of the superheat drops, the device automatically returns to the nominal operating mode.

Работа устройства и его цепи управления в режиме защиты от тепловой (температурной) перегрузки иллюстрируется осциллограммами, представленными на Фиг. 7 и Фиг. 8, соответственно.The operation of the device and its control circuit in the protection against thermal (temperature) overload is illustrated by the oscillograms shown in FIG. 7 and FIG. 8, respectively.

Пример конкретного исполнения. Устройство представляет собой силовую гибридную схему, выполненную в соответствии с Фиг. 1, в которой все элементы в виде отдельных кристаллов (ТЭУ 1, управляющий 2, регулирующий 3 и защитный 13 МОП-транзисторы) напаяны на общую изолирующую подложку, выполненную из алюмооксидной керамики, покрытую медной металлизацией. При этом применялся высоковольтный ТЭУ 1 с предельно допустимым напряжением сток 5 - исток 4 величиной 1200 В, коэффициентом блокирования 100 единиц, максимально допустимым током 50 А. Размер кристалла ТЭУ 7×7 мм. В качестве управляющего транзистора 2 использовался кристалл n-канального МОП транзистора, имеющий максимально допустимое напряжение сток-исток 55 В, пороговое напряжение 3,0 В, максимально допустимый ток стока 100 А, сопротивление сток-исток в открытом состоянии 10,0 мОм, входную емкость затвор-исток 10 нФ. В качестве транзисторов 3 и 13 использованы кристаллы n-канальных МОП-транзисторов, имеющие максимально допустимое напряжение сток-исток 55 В, пороговое напряжение 1,2 В, максимально допустимый ток стока 100 А, сопротивление сток-исток в открытом состоянии не более 3,0 мОм, входную емкость затвор-исток 20 нФ. Все электрические соединения элементов выполнены ультразвуковой сваркой при помощи алюминиевой проволоки диаметром 300 мкм, присоединенной к контактным площадкам соответствующих элементов.An example of a specific implementation. The device is a hybrid power circuit constructed in accordance with FIG. 1, in which all the elements in the form of individual crystals (TEU 1, control 2, control 3, and protective 13 MOS transistors) are soldered to a common insulating substrate made of alumina ceramic coated with copper metallization. In this case, a high-voltage TEU 1 was used with a maximum allowable voltage of drain 5 - source 4 of 1200 V, a blocking coefficient of 100 units, a maximum allowable current of 50 A. The size of the TEU crystal is 7 × 7 mm. As the control transistor 2, an n-channel MOS transistor crystal was used, which had a maximum allowable drain-source voltage of 55 V, a threshold voltage of 3.0 V, a maximum allowable drain current of 100 A, and a drain-source resistance of 10.0 mΩ in open state, the input gate-source capacitance 10 nF. As transistors 3 and 13, crystals of n-channel MOS transistors were used, having a maximum allowable drain-source voltage of 55 V, a threshold voltage of 1.2 V, a maximum allowable drain current of 100 A, and the drain-source resistance in open state no more than 3, 0 mOhm, gate-source input capacitance of 20 nF. All electrical connections of the elements are made by ultrasonic welding using an aluminum wire with a diameter of 300 microns attached to the contact pads of the corresponding elements.

На Фиг. 3-8 представлены осциллограммы работы макетного образца заявляемого устройства, снятые с использованием цифрового осциллографа фирмы Tektronix серии TDS 3054.In FIG. 3-8 shows the oscillograms of the breadboard model of the claimed device, taken using a digital oscilloscope company Tektronix series TDS 3054.

Режимы работы устройства:Device Modes:

- напряжение выходная цепи Е=300 В, номинальный ток нагрузки 10 А;- voltage output circuit E = 300 V, rated load current 10 A;

- напряжение цепи управления Ег=15 В, фронт переключения импульсов управления <15 нс, выходное сопротивление цепи генератора не более 0,2 Ом, сопротивление, последовательно подключенное к выводу "З" 2,2 Ом.- control circuit voltage Eg = 15 V, switching pulse of control pulses <15 ns, output resistance of the generator circuit no more than 0.2 Ohms, resistance connected in series to terminal “Z” 2.2 Ohms.

- порог срабатывания защиты при токовой перегрузке 50 А;- protection operation threshold at current overload of 50 A;

- порог срабатывания защиты при тепловой (температурной) перегрузке 100°C.- protection operation threshold at thermal (temperature) overload of 100 ° C.

На Фиг. 3 показаны осциллограммы переключения интеллектуального силового модуля в номинальном режиме:In FIG. Figure 3 shows the oscillograms of switching the intelligent power module in nominal mode:

- канал 3: ток стока устройства (ток стока ТЭУ 1);- channel 3: drain current of the device (drain current of TEU 1);

- канал 4: ток затвора ТЭУ 1.- channel 4: shutter current of TEU 1.

Масштаб по вертикали (масштаб амплитуды):Vertical scale (amplitude scale):

- канал 3: 5 А на деление;- channel 3: 5 A per division;

- канал 4: 5 А на деление.- Channel 4: 5 A per division.

Масштаб по горизонтали (масштаб развертки):Horizontal Scale (Sweep Scale):

- 2 мкс на деление.- 2 μs per division.

Стрелка слева с номером соответствующего канала показывает уровень нулевого значения по вертикали для данного канала.The arrow on the left with the number of the corresponding channel shows the level of zero vertical values for this channel.

На Фиг. 4 показаны осциллограммы в управляющей цепи интеллектуального силового модуля в номинальном режиме:In FIG. Figure 4 shows the waveforms in the control circuit of an intelligent power module in nominal mode:

- канал Г. напряжение затвор-исток регулирующего 3 и защитного 13 МОП-транзисторов;- channel G. gate-source voltage of regulating 3 and protective 13 MOS transistors;

- канал 2: напряжение сток-исток управляющего 2 МОП-транзистора.- channel 2: drain-source voltage of the control 2 of the MOS transistor.

Масштаб по вертикали:Vertical Scale:

- канал 1: 5 В на деление;- channel 1: 5 V per division;

- канал 2: 5 В на деление.- channel 2: 5 V per division.

Масштаб по горизонтали:Horizontal Scale:

- 2 мкс на деление.- 2 μs per division.

На Фиг. 5 показаны осциллограммы переключения интеллектуального силового модуля в режиме токовой перегрузки:In FIG. Figure 5 shows the oscillograms of switching the intelligent power module in the current overload mode:

- канал 3: 5 А на деление;- channel 3: 5 A per division;

- канал 4: 5 А на деление.- Channel 4: 5 A per division.

- 2 мкс на деление.- 2 μs per division.

На Фиг. 6 показаны осциллограммы в управляющей цепи интеллектуального силового модуля в режиме токовой перегрузки:In FIG. Figure 6 shows the oscillograms in the control circuit of an intelligent power module in the current overload mode:

- канал 1: напряжение затвор-исток регулирующего 3 и защитного 13 МОП-транзисторов;- channel 1: gate-source voltage of regulating 3 and protective 13 MOS transistors;

Масштаб по вертикали:Vertical Scale:

- канал 1: 5 В на деление;- channel 1: 5 V per division;

- канал 2: 5 В на деление.- channel 2: 5 V per division.

Масштаб по горизонтали:Horizontal Scale:

- 2 мкс на деление.- 2 μs per division.

На Фиг. 7 показаны осциллограммы переключения интеллектуального силового модуля в режиме тепловой перегрузки:In FIG. Figure 7 shows the oscillograms of switching an intelligent power module in thermal overload mode:

- канал 3: 5 А на деление;- channel 3: 5 A per division;

- канал 4: 5 А на деление.- Channel 4: 5 A per division.

- 2 мкс на деление.- 2 μs per division.

На Фиг. 8 показаны осциллограммы в управляющей цепи интеллектуального силового модуля в режиме тепловой перегрузки:In FIG. Figure 8 shows the oscillograms in the control circuit of an intelligent power module in thermal overload mode:

Масштаб по вертикали:Vertical Scale:

- канал 1: 5 В на деление;- channel 1: 5 V per division;

- канал 2: 5 В на деление.- channel 2: 5 V per division.

Масштаб по горизонтали:Horizontal Scale:

- 2 мкс на деление.- 2 μs per division.

Claims

Intelligent power module, including an electrostatically controlled thyristor (TEU), an n-channel MOS transistor and a control n-channel MOS transistor, containing each source, drain and gate, interconnected so that the drain of the TEU is connected to the first power conclusion, the gate of the TEU is connected to the drain of the control MOS transistor, and the source of the TEU is connected to the drain of the control MOS transistor, while the sources of the control and control MOS transistors are interconnected and connected to the second power the output serving as a common bus, the gate of the control MOS transistor is connected to the third control terminal, characterized in that a protective n-channel MOS transistor is introduced, the drain of which is connected to the gate of the control MOS transistor, and the source with the source of the control MOS transistor, In this case, the gates of the protective and regulating MOS transistors are interconnected and connected to the gate of the TEU.