PL167348B1

PL167348B1 - Measuring system for obtaining an output signal being a function of a parameter measured, method of obtaining such output signal, voltage to digital signal coverter for obtaining digital representation of input voltage signals and strain gauge type transducer

Info

Publication number: PL167348B1
Application number: PL90287106A
Authority: PL
Inventors: Roger L Frick; John P Schulte
Original assignee: Rosemount Inc
Priority date: 1989-09-29
Filing date: 1990-09-28
Publication date: 1995-08-31
Also published as: BR9007787A; CN1027469C; EP0493528B1; WO1991005267A1; US5119033A; RU2137145C1; ATE139033T1; DE69027329T2; US5155445A; JPH05500716A; PL287106A1; JP2998989B2; CA2065843A1; CN1050615A; CA2065843C; EP0493528A1; DE69027329D1; EP0493528A4

Abstract

A voltage-to-digital converter comprising a storage circuit for providing a storage capacitance with a plurality of selectable magnitudes. The storage circuit provides a charge output representative of applied voltage input signals and the selected capacitive magnitude. A charge accumulation circuit is coupled to the charge output. The total charge accumulated is proportional to the integral of the amount of charge discharged from the storage circuit. The charge accumulation circuit provides a balance output representative of a comparison of the accumulated charge and a reference charge. A control circuit is coupled to the balance output for providing feedback signals as functions of the balance output for periodically charging and discharging the storage capacitance whereby a first sequence of charge packets is provided on the charge output for driving the accumulation of charge toward the reference within a first set of limits when a first capacitive magnitude is selected in the storage circuit and whereby a second sequence of charge packets is provided on the charge output for driving the accumulation of charge toward the reference charge within a second set of limits when a second capacitive magnitude is selected in the storage circuit. A calculation circuit is coupled to the feedback circuit for counting the number of charged packets generated in a measurement cycle. An output circuit provides an output indicative of the voltage input signals as a function of the number of packets counted.

Description

Przedmiotem wynalazku jest sposób przetwarzania wejściowego sygnału napięciowego na wartość cyfrową i układ przetwarzania wejściowego sygnału napięciowego na wartość cyfrową.The present invention relates to a method for converting an input voltage signal into a digital value and a circuit for converting the input voltage signal into a digital value.

Przetwarzanie sygnału napięciowego na wartość cyfrową jest wykorzystywane do przekształcania mierzonego parametru w postać cyfrową w celu zapewnienia bieżącej analizy mierzonego parametru lub dla przesyłania informacji o mierzonym parametrze do zdalnie usytuowanych urządzeń. W systemach sterowania parametr podlegający pomiarowi jest mierzony i oceniany w celu wyznaczenia odpowiedniego do tej oceny nastawienia pętli sterowania. Dla skutecznego funkcjonowania pętli sterowania mają znaczenie takie jej cechy jak szybkość i dokładność. Wszędzie tam, gdzie może być polepszona szybkość działania i dokładność pętli sterowania, uzyskuje się znaczne korzyści ze stosowania systemów sterowania z taką ulepszoną pętlą sterowania.Converting the voltage signal to digital value is used to digitize the measured parameter to provide ongoing analysis of the measured parameter or to transmit information about the measured parameter to remotely located devices. In control systems, the parameter to be measured is measured and evaluated to determine a suitable control loop setting for this evaluation. Features such as speed and accuracy are important to the successful operation of the control loop. Wherever the speed of operation and accuracy of the control loop can be improved, significant benefits are obtained from using control systems with such an improved control loop.

Opis patentowy Stanów Zjednoczonych Ameryki nr 4 791 352 dotyczący nadajnika z pomiarem dokładnym i amerykańskie zgłoszenie patentowe nr 07/175627 z dnia 30 marca 1988 r. dotyczące układu pomiarowego ujawniają rozwiązanie o zwiększonej szybkości działania i polepszonej rozdzielczości przetworników mierzonych parametrów. Osiąga się to poprzez zastosowanie konwersji dużej liczby pakietów ładunków, które są gromadzone w obwodzie całkującym. Ilość ładunku w każdym pakiecie zależy od mierzonego parametru. Zgromadzony ładunek jest porównywany z poziomem odniesienia, a wynikowy sygnał wyjściowy jest wykorzystywany jako sygnał sprzężenia zwrotnego do sterowania gromadzeniem pakietów ładunków w obwodzie całkującym. Liczba pakietów ładunków generowana podczas cyklu pomiarowego stanowi odwzorowanie mierzonego parametru. Odwzorowanie cyfrowe mierzonego parametru jest określane na podstawie zliczanych liczb.US Patent No. 4,791,352 relating to a transmitter with an accurate measurement and US Patent Application No. 07/175627 of March 30, 1988 relating to a measuring system disclose a solution with increased speed of operation and improved resolution of transducers of measured parameters. This is achieved by converting a large number of charge packets that are accumulated in the integrating circuit. The amount of charge in each packet depends on the parameter measured. The accumulated charge is compared with a reference level and the resulting output is used as a feedback signal to control charge packet accumulation in the integration circuit. The number of load packets generated during the measurement cycle is a representation of the measured parameter. The digital representation of the measured parameter is determined from the counted numbers.

Opisane znane układy pomiarowe są zbudowane w oparciu o obwód pamięci z kondensatorem, do którego są doprowadzane poprzez przełączniki sygnały napięciowe, z których przynajmniej jeden jest wejściowym, mierzonym sygnałem napięciowym. Obwód pamięci jest dołączony poprzez obwód całkujący do komparatora, który porównuje ładunek odwzorowujący mierzone napięcie z poziomem odniesienia. Wyjście komparatora jest następnie dołączone do obwodu synchronizacji, który steruje przełącznikami na wejściu układu pomiarowego i obwodem obliczającym wartość cyfrową wejściowego sygnału napięciowego.The described known measuring systems are built on the basis of a memory circuit with a capacitor, to which voltage signals are fed via switches, at least one of which is an input, measured voltage signal. The memory circuit is connected via an integrator circuit to a comparator which compares the charge representing the measured voltage with a reference level. The output of the comparator is then connected to the synchronization circuit that controls the switches at the input of the measuring circuit and the circuit for calculating the digital value of the input voltage signal.

Polepszenie dokładności jest osiągane w rozwiązaniu według opisu patentowego Stanów Zjednoczonych Ameryki nr 4 791 352 poprzez wprowadzenie dokładnej regulacji do każdego cyklu pomiarowego. Regulacją dokładną jest taka regulacja, która zmienia rozdzielczość układu przetwarzania sygnału napięciowego na wartość cyfrową. W pierwszej fazie cyklu pomiarowego kilka pierwszych pakietów ładunków generuje się poprzez pierwszy potencjał pobudzający i realizuje się zgrubną regulację ładunku gromadzonego w obwodzie całkującym. W drugiej fazie cyklu pomiarowego kilka drugich pakietów ładunków generuje się przez drugi potencjał pobudzający, mniejszy od pierwszego. Wartość ładunku w każdym pakiecie ładunków zmienia się w zależności od potencjału pobudzającego i z tego powodu kilka drugich pakietów ładunków zapewnia dokładną regulację w układzie całkującym. Dokładna regulacja zapewnia znacznie większą dokładność wynikowego sygnału cyfrowego, niż regulacja zgrubna.The improvement in accuracy is achieved in US Patent No. 4,791,352 by making fine adjustments to each measurement cycle. A fine adjustment is an adjustment that changes the resolution of the voltage signal processing circuit to a digital value. In the first phase of the measurement cycle, the first few charge packets are generated through the first drive potential and a coarse adjustment of the charge accumulated in the integrating circuit is performed. In the second phase of the measurement cycle, several second charge packets are generated by a second excitation potential smaller than the first. The value of the charge in each charge packet varies depending on the excitation potential, and therefore the several second charge packets provide fine tuning in the integrator. Fine adjustment provides much greater accuracy of the resulting digital signal than coarse adjustment.

Znane rozwiązanie według omawianego patentu zapewnia możliwość przetwarzania o zwiększonej szybkości działania i ze zwiększoną rozdzielczością, jednakże generowanie zgrubnych i dokładnych potencjałów pobudzających, przy zastosowaniu rezystancyjnych lub pojemnościowych dzielników napięcia, wzmacniaczy operacyjnych o programowanym wzmocnieniu lub innych dzielników napięcia, powoduje zwiększenie stopnia złożoności rozwiązań układowych i konieczność wprowadzenia większej liczby elementów regulowanych do obwodów elektronicznych. W celu zapewnienia możliwości dogodnego zliczania pakietów ładunków, stosunki podziałów rezystancyjnych dzielników napięcia powinny być dostosowane do liczby całkowitej N, a ponadto, w obu dzielnikach powinno być zapewnione ich wzajemne dopasowanie i dostosowanie do tej samej liczby N. Tak więc istnieje potrzeba wprowadzenia takiej dokładnej regulacji, która odznacza się wymaganą szybkością i rozdzielczością, lecz nie wymaga zwiększenia stopnia złożoności rozwiązań układowych, zapewniających generowanie zgrubnych i dokładnych potencjałów pobudzających.The known solution of the discussed patent provides the possibility of processing with increased speed and resolution, however, the generation of coarse and accurate excitation potentials using resistive or capacitive voltage dividers, programmable gain operational amplifiers or other voltage dividers increases the complexity of the circuit solutions and the need to introduce a greater number of regulated elements into electronic circuits. In order to enable convenient counting of charge packets, the resistive divisions of the voltage dividers should be adjusted to an integer N, and furthermore, both dividers should be compatible with each other and adjusted to the same number N. So there is a need for such fine adjustment. which has the required speed and resolution, but does not require increasing the complexity of the circuit solutions to generate coarse and accurate excitation potentials.

167 348167 348

Istotą sposobu przetwarzania wejściowego sygnału napięciowego na wartość cyfrową według wynalazku, w którym całkuje się w obwodzie całkującym w kolejnych fazach sygnały napięciowe zawierające pakiety ładunków o przeciwnych polaryzacjach, z których przynajmniej niektóre pakiety zawierają ładunek będący funkcją wejściowego sygnału napięciowego, porównuje się wartość sygnału wyjściowego obwodu całkującego z wartością sygnału odniesienia i określa się, czy wartość sygnału wyjściowego obwodu całkującego mieści się w ustalonym przedziale wartości sygnału odniesienia, po czym generuje się wartość cyfrową wejściowego sygnału napięciowego jako funkcję ilości pakietów ładunku każdej polaryzacji, jest to, że całkując sygnały napięciowe w kolejnych fazach cyklu przetwarzania, zmienia się dla tych faz wartość ładunku w przynajmniej niektórych pakietach ładunków poprzez selektywną zmianę, sygnałem sprzężenia zwrotnego z wyjścia obwodu całkującego, połączeń między kondensatorami obwodu pamięci gromadzącego ładunki.The essence of the method of converting the input voltage signal into a digital value according to the invention, in which voltage signals are integrated in the integrating circuit in successive phases, with charge packets with opposite polarities, at least some of which contain a charge that is a function of the input voltage signal, the value of the output signal of the circuit is compared integrator with the value of the reference signal and it is determined whether the value of the output signal of the integrating circuit is within a predetermined range of the value of the reference signal, and then the digital value of the input voltage signal is generated as a function of the number of charge packets of each polarity, that is, by integrating the voltage signals in phases of the processing cycle, the value of the charge in at least some charge packets changes for these phases by selective change, by a feedback signal from the output of the integrating circuit, connections between the capacitors of the cluster memory circuit hare loads.

Korzystne jest, gdy kondensatory obwodu pamięci przełącza się między pierwszą a drugą pozycją, wartość sygnału odniesienia zmienia się między pierwszą a drugą wartością, zaś wartość cyfrowa wejściowego sygnału napięciowego tworzy się z pierwszej wartości cyfrowej, którą generuje się, gdy kondensatory obwodu pamięci są połączone zgodnie z pierwszą pozycją a wartość sygnału wyjściowego obwodu całkującego mieści się w ustalonym przedziale pierwszej wartości sygnału odniesienia, i z drugiej wartości cyfrowej, którą generuje się, gdy kondensatory obwodu pamięci są połączone zgodnie z drugą pozycją a wartość sygnału wyjściowego obwodu całkującego mieści się w ustalonym przedziale drugiej wartości sygnału odniesienia.It is preferred that the memory circuit capacitors switch between the first and second positions, the value of the reference signal changes between the first and second values, and the digital value of the input voltage signal is formed from the first digital value that is generated when the memory circuit capacitors are connected in accordance with with the first position a, the output signal of the integrating circuit is within a predetermined range of the first reference value, and a second digital value that is generated when the memory circuit capacitors are connected in accordance with the second position and the output signal of the integrating circuit is within a predetermined range of the second reference signal values.

Dalsze korzyści uzyskuje się, gdy pakiety ładunku zlicza się dla co najmniej jednej polaryzacji.Further advantages are obtained when charge packets are counted for at least one polarization.

Kolejne korzyści z wynalazku uzyskuje się, gdy kondensatory obwodu pamięci przełącza się między pierwszą a drugą pozycją, gdy ilość pakietów ładunku w sygnale napięciowym równa się pierwszej ustalonej liczbie oraz gdy kondensatory obwodu pamięci przełącza się z drugiej na pierwszą pozycję, gdy ilość pakietów ładunku w sygnale napięciowym równa się drugiej ustalonej liczbie.Further advantages of the invention are obtained when the memory circuit capacitors switch between the first and second positions, when the number of charge packets in the voltage signal equals the first predetermined number, and when the memory circuit capacitors switch from the second to the first position when the number of charge packets in the signal is voltage equals the second predetermined number.

Korzystne jest ponadto, gdy stosunek pierwszej pojemności elektrycznej, określonej przez pierwsze połączenie między kondensatorami obwodu pamięci, i drugiej pojemności elektrycznej, określonej przez drugie połączenie między kondensatorami obwodu pamięci, ustala się jako 2ⁿ: 1, gdzie n jest liczbą całkowitą.It is furthermore preferred that the ratio of the first electric capacitance defined by the first connection between the memory circuit capacitors and the second electric capacitance defined by the second connection between the memory circuit capacitors is set to 2 ⁿ : 1, where n is an integer.

Istotą układu przetwarzania wejściowego sygnału napięciowego na wartość cyfrową według wynalazku, zbudowanego z obwodu pamięci z kondensatorem, do którego są dołączone przez obwód przełączający sygnały napięciowe, z których przynajmniej jeden jest wejściowym sygnałem napięciowym, przy czym obwód pamięci jest dołączony poprzez obwód akumulacji ładunku i obwód synchronizacji do obwodu sterowania obwodem przełączającym i do obwodu obliczającego wartość cyfrową, jest to, że obwód pamięci zawiera co najmniej jeszcze jeden kondensator, dołączany równolegle do pierwszego kondensatora, przy czym wyjście obwodu synchronizacji jest dołączone także do następnego obwodu sterowania, którego wyjście jest dołączone do obwodu przełączającego kondensatory obwodu pamięci.The essence of the voltage-to-digital conversion circuit according to the invention, consisting of a memory circuit with a capacitor, to which voltage signals are connected via a circuit for switching voltage signals, at least one of which is an input voltage signal, the memory circuit being connected via the charge accumulation circuit and the circuit to the control circuit of the switching circuit and to the digital value calculation circuit, such that the memory circuit includes at least one more capacitor connected in parallel to the first capacitor, the output of the synchronization circuit also connected to a further control circuit, the output of which is connected to memory circuit capacitors switching circuit.

Korzystne jest również gdy do wyjścia obwodu obliczającego wartość cyfrową wejściowego sygnału napięciowego jest dołączona, poprzez obwód wyjściowy, pętla transmisyjna.It is also advantageous if a transmission loop is connected via the output circuit to the output of the circuit calculating the digital value of the input voltage signal.

Przedmiot wynalazku jest bliżej objaśniony w przykładzie wykonania w oparciu o rysunek, na którym fig. 1 przedstawia schemat nadajnika pętli sterowania z układem przetwarzania według wynalazku, a fig. 2 - schemat nadajnika zbudowanego z dwóch układów przetwarzania według wynalazku.The subject matter of the invention is explained in more detail in an embodiment based on the drawing, in which Fig. 1 shows a diagram of a control loop transmitter with a processing circuit according to the invention, and Fig. 2 a diagram of a transmitter composed of two processing circuits according to the invention.

Przedstawiony na fig. 1 nadajnika 10, zawierający układ przetwarzania realizuje szereg kolejnych cykli pomiarowych w celu przekształcenia sygnału wyjściowego czuj nika mierzonego parametru na sygnał wyjściowy nadajnika o wartości cyfrowej, który jest odwzorowaniem mierzonego parametru.The transmitter 10 shown in FIG. 1, including the processing circuitry, executes a series of consecutive measuring cycles to convert the output of the sensor of the measured parameter into a digital output of the transmitter which is a representation of the measured parameter.

W przykładzie przedstawionym na fig. 1 nadajnik 10 zawiera obwód tensometryczny 12, który reaguje na przyłożone ciśnienie P. Obwód tensometryczny 12 zawiera mostek rezystancyjny 14 i przedwzmacniacz 16. Mostek rezystancyjny 14 składa się z czterech rezystorów 18, 20, 22, 24 o rezystancji, które są zależne od przyłożonego ciśnienia P. Punkt połączeniaIn the example shown in Fig. 1, the transmitter 10 includes a strain gauge circuit 12 which is responsive to an applied pressure P. The strain gauge circuit 12 includes a resistance bridge 14 and a preamplifier 16. The resistance bridge 14 consists of four resistors 18, 20, 22, 24 of resistance, which are dependent on the applied pressure P. Connection point

167 348 pierwszego rezystora 18 i czwartego rezystora 24 jest dołączony do źródła napięcia zasilania Vsupply w obwodzie wyjściowym 28. Mostek rezystancyjny 14 jest dołączony do punktu 30 o potencjale odniesienia układu w punkcie połączenia drugiego rezystora 20 i trzeciego rezystora 22. Napięciowy sygnał wyjściowy czujnika odwzorowujący przyłożone ciśnienie P jest doprowadzany do wejścia odwracającego i do wejścia nieodwracającego przedwzmacniacza 16, przy czym wejście odwracające jest połączone z punktem połączenia trzeciego rezystora 22 i czwartego rezystora 24, a wejście nieodwaracające jest połączone z punktem połączenia pierwszego rezystora 18 i drugiego rezystora 20.167 348 of the first resistor 18 and the fourth resistor 24 is connected to a voltage supply Vsupply in the output circuit 28. A resistance bridge 14 is connected to a point 30 with a circuit reference potential at the junction point of the second resistor 20 and the third resistor 22. The voltage output of the sensor mapping the applied pressure P is applied to the inverting input and to the non-inverting preamplifier 16 input, the inverting input is connected to the junction point of the third resistor 22 and the fourth resistor 24, and the non-reversing input is connected to the junction point of the first resistor 18 and the second resistor 20.

Obwód tensometryczny 12 podaje sygnały napięciowe do przełączników obwodu przełączającego 32 układu przetwarzania. Pierwszy sygnał jest sygnałem napięcia zasilania Vr. Drugi, będący sygnałem wyjściowym obwodu tensometrycznego 12, jest wejściowym sygnałem napięciowym VINukładu przetwarzania. Trzeci jest sygnałem napięcia odniesienia Vo układu przetwarzania. Ten trzeci sygnałjest doprowadzany z punktu połączenia drugiego rezystora 20 i trzeciego rezystora 22 oraz z punktu 30 o potencjale odniesienia układu. Sygnały napięciowe Vr, Vin i Vo doprowadzane do układu przetwarzania generują potencjały V) i V2, które są odwzorowaniem ciśnienia P przyłożonego do mostka rezystancyjnego 14. Potencjał V( jest różnicą między Vr a Vin, natomiast potencjał V2 jest różnicą między Vin i Vo.Strain gauge circuit 12 supplies voltage signals to the switches of the switching circuit 32 of the processing circuit. The first signal is the supply voltage signal Vr. The second, which is the output of the strain gauge circuit 12, is the input voltage signal VIN of the processing circuit. The third is the reference voltage Vo signal of the processing circuit. This third signal is supplied from the junction point of the second resistor 20 and the third resistor 22 and from a point 30 at the reference potential of the circuit. The voltage signals Vr, Vin and Vo supplied to the processing circuit generate potentials V) and V2, which represent the pressure P applied to the resistance bridge 14. Potential V (is the difference between Vr and Vin, while the potential V2 is the difference between Vin and Vo.

Nadajnik 10 zawiera, oprócz obwodu przełączającego 32, także obwód pamięci 34, obwód akumulacji 36 ładunków, obwód sterujący 38 i wyjściowy 28. Obwód sterujący 38 zawiera pierwszy obwód sterowania 40 przeznaczony do przełączania kondensatorów obwodu pamięci 34, drugi obwód sterowania 42 przeznaczony do przełączania przełączników obwodu przełączającego 32, obwód obliczający 44 i obwód synchronizacji 46. Obwód synchronizacji 46 steruje cyklami pomiarowymi poprzez sterowanie działaniem pierwszego obwodu sterowania 40, drugiego obwodu sterowania 42 i obwodu obliczającego 44. Obwód obliczający 44 określa wartość cyfrową D odwzorowującą ciśnienie P przyłożone do mostka rezystancyjnego 14.The transmitter 10 includes, in addition to the switching circuit 32, a memory circuit 34, a charge accumulation circuit 36, a control circuit 38 and an output circuit 28. The control circuit 38 includes a first control circuit 40 for switching the memory circuit capacitors 34, a second control circuit 42 for switching switches. switching circuit 32, calculation circuit 44 and synchronization circuit 46. Timing circuit 46 controls the measurement cycles by controlling the operation of the first control circuit 40, second control circuit 42, and calculation circuit 44. Calculation circuit 44 defines a digital value D representing the pressure P applied to the resistive bridge 14 .

Sygnały napięciowe Vr, Vin, Vo są doprowadzane odpowiednio do przełączników 48, 50, 52 w obwodzie przełączającym 32. Drugi obwód sterowania 42 steruje przełącznikami 48, 50, 52, w celu selektywnego doprowadzenia sygnałów napięciowych Vr, Vin, Vo do obwodu pamięci 34. Drugi obwód sterowania 42 również steruje przełącznikami 54, 54A, 56, 56A, w celu doprowadzenia wybranych sygnałów napięciowych do obwodu pamięci 34 przy jego dołączeniu do punktu 30.The voltage signals Vr, Vin, Vo are applied to switches 48, 50, 52 respectively in the switching circuit 32. The second control circuit 42 controls the switches 48, 50, 52 to selectively apply the voltage signals Vr, Vin, Vo to the memory circuit 34. The second control circuit 42 also controls the switches 54, 54A, 56, 56A to apply selected voltage signals to the memory circuit 34 when connected to point 30.

Obwód pamięci 34 zawiera kondensatory C1 i C2. Przełączniki 54, 54A, 56,56A służą do przełączania kondensatorów C1 i C2 tak, aby obwód pamięci 34 magazynujący ładunki miał regulowaną pojemność. Pierwszy kondensator C1 mający mniejszą pojemność jest wybierany przełącznikami 54A i 56A. Natomiast większa wartość pojemności jest wybierana również poprzez zwarcie przełączników 54 i 56, co ma na celu zapewnienie równoległego włączenia kondensatorów C1 i C2. W jednym z przykładów wykonania wynalazku pierwszy kondensator Cl ma pojemność C, a drugi kondensator C2 ma pojemność (2N - 1)C, gdzie C jest miarą pojemności a N jest uprzednio wybraną liczbą, która wyznacza stosunek pojemności pierwszego kondensatora C1 do drugiego kondensatora C2. Równoległe połączenie pierwszego i drugiego kondensatora C1 i C2 daje wartość pojemności 2Nc.The memory circuit 34 includes capacitors C1 and C2. Switches 54, 54A, 56.56A are operable to switch capacitors C1 and C2 such that the charge storage circuit 34 has an adjustable capacity. The first capacitor C1 having the smaller capacity is selected by switches 54A and 56A. On the other hand, the larger value of the capacitance is also selected by closing switches 54 and 56 to ensure that the capacitors C1 and C2 are switched on in parallel. In one embodiment of the invention, the first capacitor C1 has a capacitance C and the second capacitor C2 has a capacitance (2N - 1) C, where C is a measure of the capacitance and N is a preselected number that determines the ratio of the capacitance of the first capacitor C1 to the second capacitor C2. Parallel connection of the first and second capacitors C1 and C2 gives a capacitance value of 2Nc.

W cyklu pomiarowym drugi obwód sterowania 42 steruje przełącznikami 48, 50, 52, 54, 54A, 56,56A w obwodzie przełączającym 32, co ma na celu zapewnienie okresowego ładowania i rozładowywania kondensatorów C1, C2 magazujących ładunki w obwodzie pamięci 34. Drugi obwód sterowania 42 najpierw zamyka wybrane przełączniki w obwodzie przełączającym 32, załączając kondensatory Cł, C2 między punkt 30 o potencjale odniesienia układu z wybranych sygnałów napięciowych Vo, Vin, Vr. Wybrany ładunek jest gromadzony w obwodzie pamięci 34, gdy wybrane przełączniki są otwarte. Następnie, drugi obwód sterowania 42 zamyka inne wybrane przełączniki w obwodzie przełączającym 32 dla rozładowania pojemności magazynującej obwodu pamięci 34 i do wygenerowania pakietu ładunków doprowadzanych do wejścia 62 obwodu akumulacji 36 ładunków przez przełącznik 56. Termin pakiet odnosi się do dyskretnej wartości ładunku, który przepływa do pojemności lub z pojemności, gdy jest ona ładowana od pierwszego potencjału napięciowego do drugiego potencjału napięciowego, odmiennego od pierwszego potencjału. Ilość ładunku w pakiecie ładunków jest funkcją pojemnościIn the measurement cycle, the second control circuit 42 controls the switches 48, 50, 52, 54, 54A, 56.56A in the switching circuit 32 to provide periodic charging and discharging of the capacitors C1, C2 that will charge the charges in the memory circuit 34. The second control circuit 42 first closes the selected switches in the switching circuit 32, connecting the capacitors C1, C2 between point 30 at the reference potential of the system from the selected voltage signals Vo, Vin, Vr. The selected charge is accumulated in the memory circuit 34 when the selected switches are open. Thereafter, the second control circuit 42 closes other selected switches in the switching circuit 32 to discharge the storage capacity of the memory circuit 34 and to generate a packet of charges applied to input 62 of the charge accumulation circuit 36 through switch 56. The term packet refers to the discrete value of the charge that flows to it. capacitance or from capacitance when it is charged from the first voltage potential to a second voltage potential different from the first potential. The amount of cargo in a cargo package is a function of the capacity

167 348 magazynującej, potencjału napięciowego przyłożonego, gdy jest ładowana pojemność magazynująca, oraz potencjału napięciowego przyłożonego, gdy pojemność magazynująca jest rozładowywana.167 348, the voltage potential applied when the storage capacity is charged, and the voltage potential applied when the storage capacity is discharged.

W jednym z przykładów wykonania potencjały napięciowe VI i V2 są selektywnie doprowadzane do obwodu pamięci 34, co ma na celu ładowanie pojemności magazynującej w tym obwodzie pierwszym ładunkiem o pierwszej biegunowości lub drugim ładunkiem o drugiej biegunowości odmiennej od pierwszej biegunowości. Są przy tym generowane pakiety ładunków dodawanych lub odejmowanych poprzez odpowiednio rozładowywanie pierwszego i drugiego ładunku.In one embodiment, voltage potentials VI and V2 are selectively applied to memory circuit 34 to charge the storage capacity in the circuit with a first charge of a first polarity or a second charge of a second polarity different from the first polarity. In this case, packages of added or subtracted charges are generated by discharging the first and second charges, respectively.

W pierwszej fazie cyklu pomiarowego, obwód sterujący 38 steruje pierwszym obwodem sterowania 40 oddziaływując przy tym na drugi obwód sterowania 42, co ma na celu wybór większej wartości pojemności 2 C poprzez zamknięcie przełączników 54, 54A, 56, 56A w obwodzie pamięci 34. Drugi obwód sterowania 42 oddziaływuje na wybrane przełączniki w obwodzie przełączającym 32, co ma na celu okresowe ładowanie i rozładowanie pojemności magazynujących i generowanie pierwszego ciągu dodawanych i odejmowanych pakietów ładunków na wyjściu ładunkowym 62 obwodu przełączającego 32. Liczba poszczególnych dodawanych i odejmowanych pakietów ładunków może się zmieniać, jednakże ogólna liczba pakietów ładunków (Ni + N2) w pierwszym ciągu jest ustalana jako równa uprzednio wybranej liczbie, przy czym:In the first phase of the measurement cycle, the control circuit 38 controls the first control circuit 40 by acting on the second control circuit 42 to select a larger value of the capacitance 2C by closing switches 54, 54A, 56, 56A in the memory circuit 34. The second circuit control 42 acts on selected switches in the switching circuit 32 to periodically load and discharge the storage capacities and generate a first string of additions and subtractions at the output of the load 62 of the switching circuit 32. The number of individual added and subtracted load packets may vary, however, the total number of charge packets (Ni + N2) in the first string is determined to be equal to the previously selected number, where:

Ni = zliczonej liczbie pakietów ładunków dostarczających ładunek o wartości (2^N C VI) do obwodu całującego 64;Ni = the counted number of charge packets delivering a charge of (2 ^N C VI) to the integrating circuit 64;

N2 = zliczonej liczbie pakietów ładunków dostarczających ładunek o wartości (2N C V2) do obwodu całkującego 64.N2 = the counted number of charge packets delivering a charge of (2NC V2) to the integrating circuit 64.

Poszczególne liczby Nii N2 pakietów ładunków w pierwszym ciągu mogą odpowiadać dodawanym lub odejmowanym pakietom ładunków w zależności od biegunowości napięć V1 i V2, które są doprowadzane do obwodu magazynującego.The individual numbers N1 and N2 of the load packets in the first string may correspond to the addition or subtraction of the load packets depending on the polarity of the voltages V1 and V2 that are applied to the storage circuit.

Obwód akumulacji 36 ładunków jest dołączony do wyjścia ładunkowego 62 i zawiera obwód całkujący 64, który sumuje dodawane i odejmowane pakiety ładunków z wyjścia ładunkowego 62. Obwód całkujący 64 zawiera wzmacniacz 66 i kondensator całkujący 68. Wejście nieodwracające wzmacniacza 66 jest połączone z punktem 30 o potencjale odniesienia układu. Wejście odwracające wzmacniacza 66 jest połączone z wejściem ładunkowym 62. Kondensator całkujący 68 jest włączony między wejściem odwracającym a wyjściem wzmacniacza 66. Obwód całkujący 64 sumuje pakiety ładunków podawanych do wejścia 62 w wyniku realizacji operacji uśrednienia w czasie prądu wytwarzanego przez pakiety ładunków. Dodawane i odejmowane pakiety ładunków są dodawane lub odejmowane od ładunku zgromadzonego w obwodzie akumulacji 36. Wyjściowy sygnał napięciowy VAjest generowany przez wzmacniacz 66. Odwzorowuje on wartość ładunku zgromadzonego w obwodzie całkującym 64. Wyjściowy sygnał Va jest doprowadzany do wejścia odwracającego komparatora 70. Wejście nieodwracające komparatora 70 jest połączone z punktem 30 o potencjale odniesienia układu i odwzorowuje sygnał odniesienia. Komparator 70 wytwarza sygnał wyjściowy na wyjściu 72, odwzorowujący wynik porównania ładunku sumowanego i ładunku odniesienia.A charge accumulation circuit 36 is connected to charge output 62 and includes an integrator circuit 64 that sums the added and subtracted charge packets from charge output 62. Integration circuit 64 includes an amplifier 66 and an integrating capacitor 68. The non-inverting input of amplifier 66 is connected to a potential point 30 system reference. The inverting input of amplifier 66 is connected to the charge input 62. An integrating capacitor 68 is connected between the inverting input and the output of amplifier 66. The integrating circuit 64 sums the charge packets fed to input 62 as a result of the time-averaging operation of the current produced by the charge packets. The added and subtracted charge packages are added to or subtracted from the charge accumulated in the accumulation circuit 36. The voltage output VA is generated by the amplifier 66. It maps the value of the charge accumulated in the integrator circuit 64. The output Va is fed to the inverting comparator input 70. Comparator non-inverting input 70 is connected to the reference potential point 30 and maps the reference signal. Comparator 70 produces an output on output 72 representing the result of comparing the summed charge and the reference charge.

Obwód synchronizacji 46 kontroluje sygnał wyjściowy na wyjściu 72 komparatora 70 i określa, czy zsumowany ładunek jest większy czy też mniejszy od ładunku odniesienia i w zależności od wyniku kontroli oddziaływuje na drugi obwód sterowania 42, co ma na celu selektywne wygenerowanie dodawanych lub odejmowanych pakietów ładunków, tak aby wartość ładunku przybliżała się do ładunku odniesienia dla pierwszego ustawienia zakresów pomiarów. Pierwsze ustawienie zakresów pomiarów jest określane podczas pierwszej fazy cyklu pomiarowego przez wybranie większej pojemności magazynującej 2Nc i wartości przyłożonego napięcia Vi i V2.The timing circuit 46 controls the output 72 of the comparator 70 and determines whether the summed charge is greater than or less than the reference charge and, depending on the result of the inspection, acts on the second control circuit 42 to selectively generate added or subtracted charge packets. that the charge value approaches the reference charge for the first measurement ranges setting. The first measurement range setting is determined during the first phase of the measurement cycle by selecting the larger storage capacity 2Nc and the applied voltage values Vi and V2.

Pierwsze ustawienie zakresów pomiarów określa zgrubną regulację sumowanego ładunku przez obwód całkujący 64 w porównaniu z ładunkiem odniesienia. Równowaga ładunku wThe first setting of the measuring ranges determines the coarse adjustment of the summed charge by the integrator circuit 64 compared to the reference charge. Load balance w

167 348 obwodzie całkującym 64 po zakończeniu pierwszej fazy cyklu pomiarowego przybliża się do równowagi odwzorowanej równaniem (1):167 348 of the integrating circuit 64, after the end of the first phase of the measurement cycle, it approaches the equilibrium represented by the equation (1):

N,2ⁿCV,=N22ⁿCV2 (1)N, 2 ⁿ CV, = N22 ⁿ CV2 (1)

Podczas drugiej fazy cyklu pomiarowego pierwszy obwód sterowania 40 steruje drugim obwodem sterowania 42, co ma na celu wybieranie mniejszej wartości pojemności C w obwodzie pamięci 34 przez otwarcie przełączników 54 i 56. Drugi obwód sterowania 42 następnie oddziaływuje na wybrane przełączniki w obwodzie przełączającym 32, co ma na celu generowanie drugiego ciągu dodawanych i odejmowanych pakietów ładunków. Ogólna liczba pakietów ładunków (N3 + N4) w drugim ciągu również jest wybieranajako uprzednio ustalona liczba. Przy tym:During the second phase of the measurement cycle, the first control circuit 40 controls the second control circuit 42 to select the lower C capacitance value in the memory circuit 34 by opening switches 54 and 56. The second control circuit 42 then acts on selected switches in the switching circuit 32, which its purpose is to generate a second sequence of added and subtracted load packages. The total number of load packets (N3 + N4) in the second string is also selected as a predetermined number. While:

N3 = liczbie pakietów ładunków dostarczających ładunek o wartości (CVi) do obwodu całkującego 64;N3 = number of charge packets delivering a charge of (CVi) to integrating circuit 64;

N4 = liczbie pakietów ładunków dostarczających ładunek o wartości (CV2) do obwodu całkującego 64.N4 = number of charge packets delivering a charge of value (CV2) to the integrating circuit 64.

Wartość ładunku w każdym pakiecie ładunków jest mniejsza w drugiej fazie cyklu pomiarowego niż w pierwszej fazie tego cyklu, gdyż każdy pakiet w drugim ciągu jest generowany poprzez rozładowywanie raczej mniejszej pojemności C niż 2Nc. Każdy pakiet ładunków w drugim ciąuu jest sumowany preez obwód całkujący 64. Pierwszy obwód 42 selektywnie genenuje i odejmowane pakiety ładunków tak, ayy ładunek sumowyny przez obwód całkujący 64 zbliżał się do łańcucha odniesienia odpowiadającego drugiemu ustawieniu granic pomiarów. Drugie ustawienie granic pomiarów jest mniejsze niż pierwsze ustawienie granic pomiarów, co warunkuje większą rozdzielczość, ponieważ wartość ładunku w każdym pakiecie ładunków jest mniejsza w drugiej fazie cyklu pomiarowego, niż w pierwszej fazie tego cyklu. Mniejsze pakiety ładunków zapewniają precyzyjną regulację ładunku sumowanego przez obwód całkujący 64. Ładunek sumowany jest równoważony w pierwszej i drugiej fazie cyklu pomiarowego w sposób odwzorowany przez równoważnlj (2):The value of the charge in each load packet is smaller in the second phase of the measurement cycle than in the first phase of this cycle, since each packet in the second series is generated by discharging less capacity C than 2Nc. Each load packet in the second chain is summed by the integrator circuit 64. The first circuit 42 selectively generates and subtracted load packets so that the sum charge through the integrator circuit 64 approaches the reference chain corresponding to the second measurement limit setting. The second measurement limit setting is smaller than the first measurement limit setting, which necessitates a higher resolution since the charge value in each charge packet is smaller in the second phase of the measurement cycle than in the first phase of the cycle. Smaller load packets provide a precise control of the charge added by the integrator circuit 64. The summation charge is balanced in the first and second phases of the measurement cycle as represented by eq (2):

(N,2NcV,) + (N3CV,) = (N22NcV2) + (N4CV2)(N, 2NcV,) + (N3CV,) = (N22NcV2) + (N4CV2)

Równanie (2) może być przekształcone w sposób Następujący:Equation (2) can be transformed as follows:

Vi _ 22n 2ⁿ 12 +N V2 N, 2ⁿ + N3 (2) (3)Vi _ 22n 2 ⁿ 12 + N V2 N, 2 ⁿ + N3 (2) (3)

Wejściowy sygnał napięciowy Vin układu przetwarzania jest zasadniczo proporcjonalny do mierzonego parametru i sygnału napięcia zasilania Vr. Wartość (Vi - Vź) : (Vi + V2) odwzorowuje pod tym względem mierzony parametr, lecz jest niezależna od sygnału napięcia zasilania Vr. Równania (3) po podstawieniu w rówNanie (4) podane poniżej daje w wyniku równanie (5), które odwzorowuje stosunek (V, - Vź) : (V,+ V2) jako zależność od zliczanych liczb Ni, N2, Ν3, N4:The input voltage signal Vin of the processing unit is substantially proportional to the measured parameter and the supply voltage signal Vr. Value (Vi - Vź): (Vi + V2) in this respect reflects the measured parameter, but it is independent of the supply voltage signal Vr. Equation (3) after substitution in Equation (4) given below gives the result of equation (5), which maps the ratio (V, - Vź): (V, + V2) as a dependence on counted numbers Ni, N2, Ν3, N4:

v, - V2 ₌ 1V,: V₂1 - iv, - V2 ₌ 1V ,: V ₂ 1 - i

Vi ν V: i V i i Vei + 1Vi ν V: i V i i Vei + 1

Vi - V₂ _ 2ⁿ (N₂ - Ni) + (N₄ - N₃)Vi - V ₂ _ 2 ⁿ (N ₂ - Ni) + (N ₄ - N ₃ )

Vi + 1-2 2n 2IN )N₂ Ν 2NN N (4+ + N() (4) (5)Vi + 1-2 2n 2IN) N ₂ Ν 2NN N (4+ + N () (4) (5)

W warunkach sterowania, w których wartości (Ni + Ν2) oraz (Ν4 + Ν3) są utrzymywane jako liczby ustalone uprzednio, dzielnik w prawej części równaNia (5) jest wartością utrzymy8Under the control conditions, in which the values (Ni + Ν2) and (Ν4 + Ν3) are kept as previously determined numbers, the divisor in the right part of equation (5) is the value of the maintenance8

167 348 waną na poziomie stałym przez obwód sterujący 38 oraz przez stosunek 2^N większej i mniejszej pojemności magazynującej. Eliminuje to potrzebę każdorazowej aktualizacji wykonywanej operacji dzielenia.167 348 constant by the control circuit 38 and by a ratio of 2 ^{N of} greater and lesser storage capacity. This eliminates the need to update each split operation in progress.

Lewa część równania (5) może być przepisana w formie zależności od wejściowego sygnału napięciowego Vjn układu przetwarzania i sygnału napięcia zasilania Vr, jak pokazano w równaniu (6):The left part of equation (5) can be rewritten in terms of the input voltage signal Vjn of the processing circuit and the supply voltage signal Vr, as shown in equation (6):

Vi - V+ ₌ . _ 2(V_1N - -/o)Vi - V + ₌ . _ 2 (V _1N - - / o)

V, + V₂ (V_R. - V_o) ^{1 }} V, + V ₂ (V _R. - V _o ) ^1}

Gdy Vo = 0, równania (5) i (6) mogą być połączone razem i wówczas otrzymuje się następujące równanie (7):When Vo = 0, equations (5) and (6) can be combined together and the following equation (7) is obtained:

wzórpattern

-IN 2- _ 2 2 (Nr - NTQ N N+ - N()-IN 2- _ 2 2 (Nr - NTQ N N + - N ()

V_R 2 2 [2ⁿ (N₂ + Ni) + (N₄ + N₃)j ⁽ V _R 2 2 [2 ⁿ (N ₂ + Ni) + (N ₄ + N ₃ ) j ⁽

Lewa część równania (7) jest proporcjonalna do wejściowego sygnału napięciowego Vin układu przetwarzania, a prawa część równania (7) jest funkcją liczb pakietów ładunków, zliczanych podczas cyklu pomiarowego. Takie uporządkowanie jest przekształceniem napięcia wejściowego w sygnał cyfrowy odwzorowujący wejściowy sygnał napięciowy Vin układu przetwarzania. Ten sygnał napięciowy jest proporcjonalny do sygnału napięcia zasilania Vr, ponieważ sygnał Vr jest potencjałem, który pobudza mostek rezystancyjny 24. Stosunek Vin/Vr jest więc niezależny od sygnału Vr.The left part of equation (7) is proportional to the input voltage signal Vin of the converter, and the right part of equation (7) is a function of the number of charge packets counted during the measurement cycle. This ordering converts the input voltage into a digital signal representing the input voltage signal Vin of the processing circuit. This voltage signal is proportional to the supply voltage signal Vr, since the signal Vr is the potential that energizes the resistance bridge 24. The ratio Vin / Vr is thus independent of the signal Vr.

W powyższym równaniu (7) wszystkie wartości liczbowe po prawej stronie równania są liczbami całkowitymi, co upraszcza obliczenia numeryczne. Obliczenia prawej strony równania (7) mogą być dalej uproszczone w dalszym korzystnym przykładzie wykonania wynalazku w celu wyeliminowania potrzeby odejmowania przy każdorazowej aktualizacji sygnału wyjściowego. Liczba N oraz liczby (Ni + N₂) = Ki i (N4 + N3) = K₂w dzielniku równania (7) mogą być liczbami uprzednio wybraaymi pporzze odpowiednie snonstniowame obw obu i z tego powpou dzielnik ten moŃe gyy odwuoNowaay liczbą stałą, zależną od zastosowanego rozwijania układowego. Podstawiając stałe Kii K2 w równanie (7) i upraszczając równanie (7), otrzymuje się następujące równanie (8):In the above equation (7), all numerical values on the right side of the equation are integers, which simplifies the numerical calculation. The computation of the right-hand side of equation (7) may be further simplified in a further preferred embodiment of the invention to eliminate the need to subtract each time the output signal is updated. The number N and the numbers (Ni + N ₂ ) = Ki and (N4 + N3) = K ₂ in the divisor of equation (7) may be numbers previously selected in the appropriate equation of both circuits and for this reason this divisor may be inverted by a constant number depending on system expansion used. Substituting the constants Kii K2 into equation (7) and simplifying equation (7), the following equation (8) is obtained:

Vn = 2( Ni + N3 /2r gg eee , e- ee₂ ^} Vn = 2 (Ni + N3 / 2r gg eee, e- ee ₂ ^}

W równaniu (8) dzielnik jest wartością stałą, a wartościami zmiennymi są tylko Ni i N3. Dzielnik staje się więc czynnikiem przeliczającym i obliczenie sygnału wyjściowego może być realizowane przy wykorzystaniu tylko dwóch zmiennych: Ni i Ń3. Równanie (7) może być też przekształcone w taki sposób, że wynik będzie zależny tylko od zmiennych N2 i N4. W ten sposób uproszczone zostają obliczenia realizowane pazez obwód obliczający 44.In equation (8), the divisor is a constant value and only Ni and N3 are the variable values. The divisor becomes a conversion factor and the calculation of the output signal can be performed using only two variables: Ni and Ń3. Equation (7) can also be transformed in such a way that the result will depend only on the variables N2 and N4. In this way, the calculations performed by calculating circuit 44 are simplified.

Zgodnie z równaniami (7) i (8), obwód obliczający 44 może określać wartość liczbową D na podstawie zliczanych liczb pakietów ładunków. Wartość liczbowa D odwzorowuje ciśnienie P przyłożone do mostka aezystancyjyegN i4. Każdy następny cykl pomiarowy aktualizuje wartość liczbową D, a obwód obliczający 44 wyprowadza tę liczbę na jego wyjście 74. Obwód wyjściowy 28 jest dołączony do wyjścia 74 i przekształca każdą wartość D w sygnał analogowy, na przykład prądowy, któay jest przesyłany do zdalnie usytuowanego urządzenia pętlą transmisyjną 76. Pętla transmisyjna 76 może być linią dwuprzewodową 4-20 miliamperową. Obwód sterujący 38 generuje każdą zaktualizowaną wartość cyfrową D ze stałą częstotliwością, ponieważ ta wartość jest określana na podstawie ogólnej liczby pakietów ładunków, jaka jest geneaowana podczas każdej fazy cyklu pomiarowego. To upraszcza przekształcenie cyfrowo167 348 analogowe realizowane przez obwód wyjściowy 28, gdyż aktualizacji dokonuje się w uprzednio ustalonym czasie.According to equations (7) and (8), calculating circuit 44 may determine the numerical value of D from the number of charge packets counted. The numerical value of D represents the pressure P applied to the resistance bridge N i4. Each subsequent measurement cycle updates the numeric value of D, and the computation circuit 44 outputs that number to its output 74. An output circuit 28 is connected to output 74 and converts each value of D into an analog signal, for example a current signal, that is looped through to a remotely located device. transmission 76. Transmission loop 76 may be a 4-20 milliampere two wire line. The control circuit 38 generates each updated digital value D at a constant frequency as this value is determined from the total number of charge packets that are generated during each phase of the measurement cycle. This simplifies the digital-to-analog conversion performed by the output circuit 28 since the update is performed at a predetermined time.

Obwód obliczający 14 steruje operacją zapamiętywania ostatecznych zliczanych liczb N1, N2, N3, N4 poszczególnych dodawanych i odejmowanych pakietów ładunków podczas każdej fazy cyklu pomiarowego i steruje obliczaniem wartości cyfrowych D pod koniec każdego cyklu pomiarowego.A computation circuit 14 controls the operation of storing the final counted numbers N1, N2, N3, N4 of individual added and subtracted charge packets during each phase of the measuring cycle, and controls the computation of digital values D at the end of each measuring cycle.

Jakakolwiek nierównowaga stanu obwodu całkującego 64 po zgrubnym i dokładnym dostrojeniu jest przenoszona na następny cykl pomiarowy. Błędy w ciągu wartości liczbowych D mają tendencję być uśrednionymi na poziomie zerowym lub znoszą się w ciągu określonego czasu. Sygnał wyjściowy nadajnika 10 w pętli transmisyjnej 76 uśredniony w pewnym przedziale czasowym jest przez to pozbawiony błędów spowodowanych pozostałością ładunków w obwodzie całkującym 64 w końcu każdego cyklu pomiarowego. Zastosowanie mniejszych i większych wartości pojemności zapewnia precyzyjną regulację o wymaganym połączeniu zwiększonej szybkości działań i rozdzielczości.Any imbalance in the state of the integrator circuit 64 after coarse and fine tuning is carried over to the next measurement cycle. Errors in the numerical string D tend to be averaged at zero or cancel out over a period of time. The output of the transmitter 10 in the transmission loop 76 averaged over a period of time is thus free of errors due to residual charges in the integrating circuit 64 at the end of each measurement cycle. The use of smaller and larger capacitance values provides precise control with the required combination of increased speed and resolution.

W innym przykładzie realizacji wynalazku (nie przedstawionym na rysunku), który może stanowić alternatywne rozwiązanie w odniesieniu do opisanego powyżej, można zastosować w obwodzie pamięci 34 więcej, niż dwa kondensatory Cl, C2 i zapewnić możliwość uzyskania większej liczby wybieralnych wartości. Cykl pomiarowy wówczas jest dzielony odpowiednio tak, aby zapewnić dodatkowe poziomy rozdzielczości, oprócz regulacji zgrubnej i dokładnej, opisanych powyżej. Przy każdym poziomie rozdzielczości są generowane dodatkowe pakiety ładunków, w celu zrównoważenia zsumowanego ładunku względem ładunku odniesienia. Liczby dodatkowych generowanych pakietów ładunków są zliczane i dodawane jako nowe składniki do równania (2). Obwód obliczający 44 jest regulowany tak, aby zapewnić przetwarzanie dodatkowych zliczanych liczb i przez to zwiększyć dokładność wartości liczbowej D.In another embodiment of the invention (not shown), which may be an alternative to that described above, more than two capacitors C1, C2 may be used in the memory circuit 34 and provide more selectable values. The measurement cycle is then split appropriately to provide additional levels of resolution in addition to the coarse and fine adjustments described above. At each resolution level, additional charge packets are generated to balance the summed charge against the reference charge. The numbers of additional generated load packages are counted and added as new terms to equation (2). The computation circuit 44 is adjusted so as to provide for the processing of additional counts to be counted and thereby increase the accuracy of the numerical value D.

Zastosowany w opisanym przykładzie obwód polaryzacji 90 zapewnia ustawienie zerowego sygnału mostka rezystancyjnego 14 w czasie wytwarzania urządzenia przez producenta. Obwód polaryzacji 90 może zawierać obwód rezystorowy R - 2R dołączony do przełączników 92, jak pokazano na fig. 1, które mogą być ustawione w każdym z trzech położeń. Można zastosować także inny obwód polaryzacji, na przykład jeden ze znanych przetworników cyfrowo-analogowych. W czasie przetwarzania, przełączniki 92 są regulowane przy jednoczesnej obserwacji wyjściowego sygnału elektrycznego mostka rezystancyjnego 14 aż do momentu otrzymania na wyjściu tego mostka 14 sygnału o wymaganym poziomie.The bias circuit 90 used in the example described ensures that the resistance bridge 14 is set to zero at the time the device is manufactured by the manufacturer. The bias circuit 90 may include a R-2R resistor circuit connected to switches 92 as shown in FIG. 1, which can be set to any of three positions. Another bias circuit may also be used, for example one of the known digital-to-analog converters. During processing, the switches 92 are adjusted while observing the electrical signal output of the resistive bridge 14 until the signal output of the bridge 14 is at the required level.

Na figurze 2 przedstawiony jest schemat innego nadajnika zawierający dwa układy przetwarzania według wynalazku. Dwa układy przetwarzania przekształcają napięcie w wartości cyfrowe odwzorowujące ciśnienie i temperaturę, przyłożone do obwodu tensometrycznego. Układy przetwarzania są tak połączone w celu generowania cyfrowego odwzorowania ciśnienia skorygowanego temperaturowo i temperatury skorygowanej ciśnieniowo.Figure 2 is a schematic diagram of another transmitter including two processing circuits according to the invention. Two converters convert the voltage into digital values representing pressure and temperature applied to the strain gauge circuit. The processing circuits are combined so as to generate a digital representation of the temperature corrected pressure and the pressure corrected temperature.

Obwód tensometryczny 110 zawiera mostek rezystancyjny 112 oraz przedwzmacniacz 114. Mostek rezystancyjny 112 zawiera cztery rezystory 116, 118, 120, 122. Przedwzmacniacz 114 ma wejście odwracające i wejście nieodwracające, które są dołączone do mostka rezystancyjnego 112 odpowiednio w punkcie połączenia pierwszego rezystora 116 i drugiego rezystora 118 oraz w punkcie połączenia trzeciego rezystora 120 i czwartego rezystora 122. Przedwzmacniacz 114 jest również włączony między źródłem napięcia zasilania Vsupply a punktem 124 o potencjale odniesienia układu. Mostek rezystancyjny 112 jest dołączony do punktu 124 o potencjale odniesienia układu w punkcie połączenia drugiego rezystora 118 i trzeciego rezystora 120. Rezystor precyzyjny 126 jest włączony między źródłem napięcia zasilania Vsupply a mostkiem rezystancyjnym 112 w punkcie połączenia pierwszego rezystora 116 i czwartego rezystora 122.The strain gauge circuit 110 includes a resistance bridge 112 and a preamplifier 114. The resistance bridge 112 includes four resistors 116, 118, 120, 122. The preamplifier 114 has an inverting input and a non-inverting input that are connected to a resistance bridge 112 at the junction point of the first resistor 116 and the second, respectively. resistor 118 and at the junction point of the third resistor 120 and fourth resistor 122. The preamplifier 114 is also connected between the supply voltage Vsupply and the reference potential point 124. A resistance bridge 112 is connected to a point 124 of the circuit reference potential at the junction point of the second resistor 118 and the third resistor 120. A precision resistor 126 is connected between the supply voltage Vsupply and a resistance bridge 112 at the junction point of the first resistor 116 and fourth resistor 122.

Układ przetwarzający 100 dla obwodu tensometrycznego 110 zawiera pierwszy 130idrugi 132 układy przetwarzania. Pierwszy 130 i drugi 132 układy przetwarzania są zrealizowane zgodnie z niniejszym wynalazkiem, jak opisano powyżej. Pierwszy układ przetwarzania 130 zawiera pierwszy obwód przełączający 134, pierwszy obwód pamięci 136, pierwszy obwód sterowania 138 przeznaczony do przełączania pojemności pierwszego obwodu pamięci 136, pierwszy obwód akumulacji 140 ładunków, wspólny obwód sterowania 142 przeznaczony doThe converter 100 for the strain gauge circuit 110 includes a first 130 and a second 132 processing circuits. The first 130 and second 132 processing circuits are implemented in accordance with the present invention as described above. The first processing circuit 130 includes a first switch circuit 134, a first memory circuit 136, a first control circuit 138 for switching the capacity of the first memory circuit 136, a first charge accumulation circuit 140, a common control circuit 142 for

167 348 przełączania przełączników obwodów przełączających 134 i 150, obwód synchronizacji 144 oraz obwód obliczający 146. Pierwszy obwód przełączający 134 ma wejścia napięciowe, do których są doprowadzane sygnały napięciowe Vr, Vin, Vo. Zasilający sygnał napięciowy Vr jest uzyskiwany ze źródła napięcia zasilania Vsuplly i wyznacza poziom odniesienia potencjału napięciowego przyłożonego do mostka rezystancyjnego 112. Sygnał napięciowy odniesienia Vo ma potencjał punktu 124 o potencjale odniesienia układu. Na wyjściu przedwzmacniacza 114 jest uzyskiwany wyjściowy sygnał napięciowy ViN. co ma na celu uzyskanie napięciowych sygnałów wejściowych odwzorowujących ciśnienie P i temperaturę T przyłożone do mostka rezystancyjnego 112. Wspólny obwód sterowania 142 steruje pierwszym obwodem przełączającym 134 dla zapewnienia selektywnego doprowadzenia sygnałów napięciowych Vr, Vin, Vo do pierwszego obwodu pamięci 136, przy czym pierwszy układ przetwarzania 130 dokonuje pomiarów w celu uzyskania wartości cyfrowych odwzorowujących ciśnienie P i temperaturę T przyłożone do mostka rezystancyjnego 112.The switching circuit of switching circuits 134 and 150, the timing circuit 144, and the computing circuit 146. The first switching circuit 134 has voltage inputs to which voltage signals Vr, Vin, Vo are applied. A feed voltage signal Vr is obtained from a supply voltage source Vsuplly and determines the reference level of the voltage potential applied to the resistive bridge 112. The voltage reference signal Vo has a potential of a point 124 at a circuit reference potential. At the output of the preamplifier 114, an output voltage signal ViN is obtained. to obtain voltage inputs representing the pressure P and temperature T applied to the resistive bridge 112. The common control circuit 142 controls the first switching circuit 134 to selectively apply the voltage signals Vr, Vin, Vo to the first memory circuit 136, the first circuit the processing 130 performs measurements to obtain digital values representing the pressure P and the temperature T applied to the resistance bridge 112.

Rezystancje rezystorów 116,118,120,122 mostka rezystancyjnego 112 są czułe na zmiany temperatury, co powoduje, że napięcie wyjściowe tego mostka zmienia się w zależności od temperatury. Aby przezwyciężyć ten problem, mostek rezystancyjny 112 jest zasilany elektrycznie napięciem zasilania Vsupply przez rezystor precyzyjny 126, który jest względnie nieczuły na temperaturę mostka rezystancyjnego 112. Spadek napięcia na rezystorze precyzyjnym 126 jest wobec tego funkcją temperatury T mostka rezystancyjnego 112. Sygnał równy spadkowi napięcia na rezystorze precyzyjnym 126 jest doprowadzany do drugiego obwodu przełączającego 150 w drugim układzie przetwarzania 132 jako kolejne sygnały napięciowe Vr, Vin. Sygnał napięciowy odniesienia Vo drugiego obwodu przełączającego 150 ma potencjał punktu 124 o potencjale odniesienia układu. Drugi układ przetwarzania 132 zawiera drugi obwód przełączający 150, drugi obwód pamięci 152, drugi obwód sterowania 154 przeznaczony do przełączania pojemności drugiego obwodu pamięci 152, drugi obwód akumulacji 156 ładunku oraz wspólny obwód sterowania 142, obwód synchronizacji 144 i obwód obliczający 146. Spadek napięcia na rezystorze precyzyjnym 126 jest przetwarzany przez drugi układ przetwarzania 132 w cyfrową reprezentację wyznaczającą temperaturę mostka rezystancyjnego 112 obwodu tensometrycznego 110.The resistances of the resistors 116, 118, 120, 122 of the resistive bridge 112 are sensitive to temperature changes, which causes the output voltage of this bridge to vary with temperature. To overcome this problem, the resistive bridge 112 is electrically energized with the supply voltage Vsupply via a precision resistor 126 which is relatively insensitive to the temperature of the resistive bridge 112. The voltage drop across precision resistor 126 is therefore a function of the temperature T of the resistive bridge 112. The signal is equal to the voltage drop across the resistor bridge 112. precision resistor 126 is applied to second switch circuit 150 in second processing circuit 132 as successive voltage signals Vr, Vin. The reference voltage signal Vo of the second switching circuit 150 has a potential of a point 124 at a circuit reference potential. The second processing circuit 132 includes a second switch circuit 150, a second memory circuit 152, a second control circuit 154 for switching the capacity of the second memory circuit 152, a second charge accumulation circuit 156, and a common control circuit 142, a synchronization circuit 144, and a computation circuit 146. precision resistor 126 is converted by the second processing circuit 132 into a digital representation that defines the temperature of the resistance bridge 112 of the strain gauge circuit 110.

Pierwszy i drugi układy przetwarzania 130 i 132 wykorzystują razem wspólny obwód sterowania 142, obwód synchronizacji 144 i obwód obliczający 146. Zmniejsza to liczbę elementów składowych układu przetwarzającego 100 obwodu tensometrycznego 110. Ponieważ obwód synchronizacji 144 jest wspólny dla pierwszego i drugiego układu przetwarzania 130 i 132, działanie obu układów przetwarzania jest korzystnie synchronizowane w ten sposób, że te dwa układy przetwarzania rozpoczynają i kończą cykle pomiarowe w jednym czasie. Cyfrowe reprezentacje ciśnienia P i temperatury T są przez to wzajemnie korelowane, umożliwiając proste obliczenia, wykonywane przez obwód obliczający 146, cyfrowej reprezentacji ciśnienia P przyłożonego do mostka rezystancyjnego 112 skorygowanego względem temperatury T przy zastosowaniu tylko najbardziej aktualnych wartości zmierzonego ciśnienia P i temperatury T.The first and second processors 130 and 132 together use a common control circuit 142, timing circuit 144, and computing circuitry 146. This reduces the number of components of the processing circuit 100 of the strain gauge circuit 110. Since timing circuit 144 is common to the first and second processors 130 and 132 operation of the two processing circuits is preferably synchronized such that the two processing circuits start and end the measurement cycles at the same time. The digital representations of pressure P and temperature T are thus mutually correlated, allowing a simple computation by computing circuit 146 of a digital representation of the pressure P applied to the resistance bridge 112 corrected for temperature T using only the most recent values of the measured pressure P and temperature T.

Układ przetwarzający 100 dla obwodu tensometrycznego 110, obwód tensometryczny 110 i rezystor precyzyjny 126 stanowią łącznie nadajnik, korzystnie zrealizowany w postaci jednego układu scalonego wykonanego w technologii komplementarnych przyrządów półprzewodnikowych MOS. To zapewnia, że nadajnik odznacza się małymi wymiarami i małym zużyciem energii elektrycznej.The processing circuit 100 for the strain gauge circuit 110, the strain gauge circuit 110 and the precision resistor 126 together constitute a transmitter, preferably in the form of a single integrated circuit made by the technology of complementary MOS semiconductor devices. This ensures that the transmitter has small dimensions and low energy consumption.

167 348167 348

Departament Wydawnictw UP RP. Nakład 90 egzPublishing Department of the UP RP. Circulation of 90 copies

Cena 1,50 złPrice PLN 1.50

Claims

Patent claims

The method of converting the input voltage signal to a digital value, in which voltage signals are integrated in the integrating circuit in successive phases with charge packets with opposite polarities, at least some of which contain a charge which is an input function of the voltage signal, the value of the output signal of the integrating circuit is compared with a reference value and it is determined whether the value of the output signal of the integrating circuit is within a predetermined range of the value of the reference signal, and then the digital value of the input voltage signal is generated as a function of the number of charge packets of each polarization, characterized by integrating the voltage signals in the successive phases of the cycle processing, the value of the charge in at least some charge packages changes for these phases by a selective change, with the feedback signal from the output of the integrating circuit, connections between the integrating circuit capacitors, connections between the capacitor ami of the charge accumulator memory circuit.

2. The method according to p. The method of claim 1, wherein the memory circuit capacitors are switched between the first and second positions, the value of the reference signal changes between the first and second values, and the digital value of the input voltage signal is formed from a first digital value that is generated when the memory circuit capacitors are connected according to the first position and the output signal of the integrating circuit is within a predetermined range of the first reference signal value, and from a second digital value that is generated when the memory circuit capacitors are connected according to the second position and the output signal of the integrating circuit is within a fixed range the second value of the reference signal.

3. The method according to p. The method of claim 1, wherein charge packets are counted for at least one polarization.

4. The method according to p. The method of claim 2, wherein the memory circuit capacitors switch between the first and second positions when the number of charge packets in the voltage signal equals the first predetermined number.

5. The method according to p. The method of claim 2 or 4, characterized in that the memory circuit capacitors are switched from the second to the first position when the number of charge packets in the voltage signal is equal to the second predetermined number.

6. The method according to p. The method of claim 1, characterized in that the ratio of the first electric capacitance defined by the first connection between the memory circuit capacitors and the second electric capacitance defined by the second connection between the memory circuit capacitors is set to 2 ⁿ : 1, where n is an integer.

7. A voltage input to digital conversion circuit comprised of a memory circuit with a capacitor to which are connected by a circuit switching voltage signals, at least one of which is an input voltage signal, the memory circuit being connected through a charge accumulation circuit and a synchronization circuit to a switching circuit control circuit and a digital value calculation circuit, characterized in that the memory circuit (34) comprises at least one more capacitor (C2) connected in parallel to the first capacitor (C1), the output of the synchronization circuit (46) also connected to the next control circuit (40), the output of which is connected to the switching circuit (32) of the capacitors (C1, C2) of the memory circuit (34).

8. The system according to p. The method of claim 7, characterized in that a transmission loop (76) is connected via the output circuit (28) to the output of the circuit calculating (44) the digital value of the voltage input signal.

* * *

167 348