KR970003206B1 - 전자 정류 모터용 펄스폭 변조 제어 시스템 - Google Patents

Abstract

내용없음.

Description

전자 정류 모터용 펄스폭 변조 제어 시스템

제1도는 전자 정류 모터와 결합되는 제어 시스템의 주요 구성 요소를 개략적으로 나타낸 블록 구성도.

제2도는 본 발명의 제어 시스템에 의해서 제어 가능한 전자 정류 직류 모터의 주요 구성 요소의 분해 투시도.

제3도는 제2도의 모터에 대한 권선단과 단자를 나타내는 개략 구성도.

제4도는 본 발명의 지침에 따라 결합된 제어 시스템의 주요 구성 요소를 제1도 보다 상세히 도시한 블록 구성도.

제5도는 PWM ECM 시스템의 전압 파형을 도시하는 단자 전압 출력 대 시간의 그래프도.

제6도는 PWM ECM 시스템의 평균 전압 제어 소자의 개략 구성도.

제7도는 클럭과 전류 조절 신호의 일치로 인한 교반 사이클 온-오프 불연속을 방지하기 위한 일예를 나타내는 PWM 래치 제어 회로의 개략적인 블록 구성도.

제8도는 제7도의 래치 제어 회로에 대한 파형 타이밍도.

제9도는 본 발명에 따른 PWM 배치 제어 회로 소자의 다른 실시예를 나타내는 개략적인 블록 구성도.

제10도는 제9도의 래치 제어 회로에 대한 파형 타이밍도.

제11도는 제7도 및 제9도에서 소망의 클럭 신호를 발생하는데 이용하기에 적합한 PWM 발진기 회로를 나타내는 도면.

제12도는 제11도의 PWM 발진기 회로에 대한 파형 타이밍도.

제13도는 집적회로에 결합된 제9도 및 제11도의 주요부로 구성된 본 발명의 PWM 제어 시스템에 대한 개략적인 블록 구성도.

제14도는 제13도의 회로에 대한 파형 타이밍도.

제15도는 제13도의 집적 PWM 조절 회로의 외부에 PWM 발진기의 리세트를 발생하기 위한 일예를 나타내는 개략적인 블록 구성도.

제16도는 제15도의 회로에 대한 파형 타이밍도.

제17도는 최소 주기와 고정된 오프-시간을 형성하기 위한 PWM 제어의 다른 실예를 나타내는 개략적인 블록 구성도.

제18도는 제17도의 회로에 대한 파형 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

13 : 스테이터 15 : 모터

29 : 정류회로 31 : 전력스위칭회로

33 : 제어신호회로 35 : 위치감지회로

51 : 전압분할기 53 : 신호선택기

55 : 위치감지기 57 : 정류제어회로

59 : 비정류제어회로 61 : 전압감지기

63 : 전류감지기

본 발명은 모터 제어 시스템에 관한 것으로, 구체적으로 말하자면, 전자 정류 모터의 펄스폭 변조 제어에 관한 것이다.

간혹 무브러시 직류전류 모터라 불리는 전자 정류 모터(이하 ECM이라 칭함)용 전력제어 시스템은 모터동작을 제어하기 위해 펄스폭 변조(이하 PWM 이라 칭함) 기술을 유익하게 이용하는데, 일반적으로, 이런 시스템은 전원과 모터의 단자간에 직렬로 접속된 전력용 트랜지스터, 실리콘 제어 정류기(SCR) 혹은 게이트 턴-오프 장치(GTO)와 같은 제어 가능 전력 스위칭 장치를 사용한다. 3상 모터에 있어서, 상기 시스템은 3상 브리지의 해당 레그에 접속된 각 3상모터 전력단자를 갖는 3상 브리지 배열을 이용하는데, 각 브리지의 레그는 한쌍의 직렬 접속된 스위칭 장치를 포함하고, 상기 장치중 하나는 모터에 전류를 공급하기 위하여 상기 모터 단자가 정전압원에 접속되어 동작하며, 또다른 장치는 모터 외부로 전류를 순환하기 위하여 모터 단자를 부전압원에 접속하여 동작하게 된다. 각 스위칭 장치는 게이팅 신호에 반응함으로써 도전성을 갖게 되고 전류가 모터의 관련 권선상 내를 통과하게 된다. 상기 게이팅 신호들은 소정의 시퀀스로서 모터 권선을 여기하는 방식에 따른 ECM 제어 시스템내의 스위칭 장치중의 선택된 것에 연결된다. PWM 시스템에 있어서, 전류 감지 회로 또는 전압 제어 회로중 어느 하나는 모터 전류 및/또는 전압이 소정의 값 이하일 때 구동 인에이블 신호를 발생하는데 효과적이며, 펄스폭 변조 신호이며 PWM 인에이블 신호로 지칭되는 구동 인에이블 신호는 상기 게이팅 신호들이 적합한 스위칭 장치에 연결되도록 한다. 상기 PWM 인에이블 신호가 제거됨으로써 상기 게이팅 신호를 전력스위칭 장치에 연결하는 것이 저지된다.

구동 인에이블 신호의 펄스폭 변조는 평균 전압 또는 소망의 모터 전류를 형성하기 위하여 이용된다. 모터 전류의 작용으로 인한 모터 토크로 인하여, 토크는 적당한 전압을 이용하면서 전류를 조절함으로써 제어할 수 있으며, 평균 모터 전압의 작용으로 인한 모터 속도로 인하여, 속도는 장치내에서 적당한 정격 전류를 이용하면서 평균 전압을 조절함으로써 제어될 수 있다.

전압 제어를 위한 PWM을 이용한 시스템에 있어서, 부하에 연결된 전압은 공급 전압에 의해 증가된 PWM 듀티 사이클을 형성한다. 스위칭 주파수, 즉, 사이클 타임은 대체로 일정하게 됨으로써 전압 조절은 각 사이클 중에서 단지 전도율과 비전도 시간의 결정만을 필요로 한다.

전류 조절을 위한 PWM 시스템은 제어 불가능한 고주파 스위칭을 방지하기 위하여 계속적인 부하 전류를 감시해야 하거나 부하 전류가 조절 값에 근접할 때 제어 출력의 불연속을 표시하거나 전류 제어 방식에서 전압 제어 방식으로의 평활전이가 제공되지 않는다. 만일 부하 전류가 후면 기전력모터 위치감지기를 갖는 ECM 모터용 전파브리지 스위칭 회로내에서 계속적으로 감시되지 않는다면, "오프" 간격 혹은 비전도 시간을 제어하기 위한 수단은 과도한 고주파 스위칭을 방지하기 위하여 필요하게 된다. 프리-러닝 발진기 혹은 모노스테이블 타이머 중의 어느 하나를 이용하는데, 상기 프리-러닝 발진기는 동작에 대한 고정 최대 주파수를 형성하는데 이용되고, 모노 스테이블타이머는 고정 오프 시간을 형성하기 위하여 이용된다. 동작의 고정 최대 주파수를 형성하는 회로는 프리-러닝 발진기에 의해 클럭되는 플립플롭을 이용하는데, 상기 발진기는 PWM 사이클을 형성하는 클럭 신호를 발생한다. 제1방식 회로는 부하전류가 조절값에 가까워질 때 불연속을 나타내는데, 그 이유는 PWM 인에이블 신호가 발진기 클럭 신호와 거의 동시에 발생하고 교반 사이클이 오프 되기 때문이다.

다른 방식 회로는 플립플롭을 래치하기 위하여 모노스테이블 타이머를 이용하여 구동 인에이블 지연이 발생한다. 이 제2방식 회로는 고정 오프 시간을 발생시켜서 전류 제어에서 전압제어로의 전이에 대한 문제가 생긴다. 그 이유는 일반적으로 전압 제어는 ECM과 같은 부하에 인가된 전압을 시간적분하기 위하여 고정적분 간격을 필요로 하기 때문이다.

상기 각 회로들은 각기 장점과 단점을 갖고 있는데, 상기 고정 주파수 발진기는 평균 전압 제어를 위한 최선의 수단이지만, 다른 수단이 제공되지 않는다면, 이 전압 제어를 시행함으로써 상기 전류가 고정 주기 시간상 거의 100%에서 조절 값에 접근할 때 전류 조절기로서 제어 출력내에 불연속을 발생하게 된다. 상기 불연속을 피하기 위하여 다른 수단을 사용한다하더라도, "오프" 간격은 고정되지 않고 발진기의 고정 주기의 잔여 간격으로 존재하게 되므로 부하 전류 내에 저장된 인덕티브의 소멸을 위한 부적합한 시간이 종종 발생하는데, 이것은 차기 발진기 주기의 초기에 턴온 상태를 지속시키기 때문이다. 고정 오프 시간은 전류 제어를 위한 최선의 수단이지만 전압 제어를 위한 평활한 전이가 제공되지 않고 경부하 상태에서 소망 스위칭 주파수에 비해 더 높아지게 한다.

상기 프리-러닝 발진기는 각 발진기 사이클에 고정 오프 시간 간격을 삽입시키므로써 개선시킬 수 있는데, 이 오프-시간은 상기 발진기 클럭 신호 및 구동 인에이블 신호가 일치되는 것을 피해야 한다. 그러나, 상기 오프-시간 값에 의해서 세트된 사이클의 %를 시스템상의 전력 출력으로 한정되어야 한다. 달리말하면, 사이클 시간이 고정되어 있기 때문에 최대 PWM 비는 상기 고정 오프-시간으로서 세트된다.

상술한 문제점은 발진기 주파수를 변화시킴으로써 해소할 수 있는데, 이 변화는 PWM 시스템에 의해 구동되는 전력 스위칭 장치의 스위칭 손실(열소멸)을 야기시킨다. 즉, 열소멸은 스위칭 주파수를 증가시킨다. 고정 클럭 속도를 갖는 PWM 시스템은 소정의 최대 값으로 스위칭 손실을 제한하기에 바람직하다. 아울러, 고정 클럭 속도 회로는 무익한 피크 전류비를 제어 시스템의 평균 전류에 유입하기 때문에 클럭 속도를 저속이나 고속 동작중 어느 하나든지 둘다가 아니더라도 최적화시킬 수 있다.

PWM 시스템의 스위칭속도는 부하 전류의 상승 및 하강 시간에 의해서 제한될 수 있다. 그러나, ECM 시스템내에서, 부하 전류의 상승 및 하강 시간은 광범위하게 모터 속도를 변화시킬 수 있기 때문에 스위칭 속도를 제한하는데 신뢰성이 없다. 스위칭 속도를 예시할 수 있다고 하더라도, 저 인덕턴스 단락 회로는 수용할 수 없는 고스위칭 속도를 야기시킨다.

ECM 시스템의 다른 문제점은, 예컨대, 전력 스위칭 장치 즉 브리지 회로의 하부 레일 장치가 PWM 제어하에 스위치될 때, 모터 순환 전류를 직접적으로 관측할 수 없다는 것이다. 이같은 문제점으로 인하여 고정 클럭 속도를 갖는 PWM 회로 또는 고정 오프-시간 회로중의 어느 하나의 신뢰성은 전도 상태로 복귀하는데 필요하며, 프리세트 최대 전류는 상기 스위칭 장치가 턴오프 되기 때문에 모터 권선내의 전류 소멸의 크기가 감시될 수 없다.

고정 오프-시간 회로는 고속 모터 동작에 대한 적정전류 소멸에 따른 정력 오프-간격과 부합될수 있지만 저속 모터 동작에서 스위칭속도를 너무 높게 하기 때문에 열성능이 높은 스위치를 필요로 한다. 고정 클럭 속도를 갖는 PWM 회로는 모든 모터 속도에 대한 전력 제어장치의 스위칭 속도를 제한한다. 그러나, 고속에서의 모터 권선 내의 전류 소멸속도는 빠르다. 고정 클럭 속도에서, 상기 전류는 스위치가 다시 전도성을 띠기전에 저레벨상태로 강하된다.

본 발명의 목적은 종래의 기술이 특징 뿐 아니라 ECM용 펄스 폭 변조 전력 제어 시스템 또는 상술한 문제점을 해소하기 위한 영구 자석 모터를 제공하는 것이다. 본 발명의 특정 목적과 특징간의 개선된 래치 제어 회로 및 PWM 리세트가 PWM 클럭 신호와 거의 동시에 발생하는 경우에 형성된 교반 사이클 온-오프 불연속을 방지하는 방법; 개선된 회로 및 단일 클럭 간격중에 PWM 신호의 사이클링을 제한하는 방법; 개선회로 및 고주파수에서 동작하지 않는 ECM용 PWM의 피크 전류의 평균비를 개선하는 방법; 개선된 회로 및 PWM 사이클내에서 최소 오프 간격을 형성하는 방법; 개선된 회로 및 고속 모터에서 적정 전류 소멸을 제공할 뿐 아니라 저속 모터에서 PWM 스위칭 속도가 높아지는 것을 억제하는 방법을 주목해야 한다.

일반적으로, 본 발명은 직류 전원으로부터 여기되는 전자정류 모더(ECM)용 PWM 제어 시스템과 적어도 하나의 기선택된 시퀀스내에서 전자 정류된 복수의 권선단을 갖는 고정 어셈블리 및 단자와 결합된 권선단에 대한 선택적 자기 결합기와 결합된 회전 어셈블리를 포함하는 전형적인 실시예로서 구성되어 있다.

상기 제어 시스템은 전자 스위칭 수단을 이용하는데, 상기 스위칭 수단은 각 권선 단자에 접속되어 각 단자를 직류전원에 선택적으로 결합하고, 상기 직류전원은 적어도 하나의 권선단에 직류전압을 인가하며, 적어도 하나의 기선택 시퀀스 내에서 상기 ECM을 여기시키기 위하여 전류를 상기 권선단에 공급하고, 상기 회전 어셈블리를 회전시킨다. 게다가 상기 시스템은 펄스폭 변조 사이클을 형성하는 주기 클럭 수단을 제공하는 클럭 수단 및 기선택된 시퀀스내에서 각 단자를 직류 전원에 접속하도록 여기용 전자 전력 스위칭 수단중의 선택된 것을 식별하는 스위칭 신호를 발생하기 위한 신호 처리 수단을 포함하고 있다. 펄스폭 변조 수단은 펄스폭 변조 사이클내에서 선택된 전자 전력 스위칭 수단을 여기하기 위한 PWM 인에이블 신호를 발생하도록 제공된다.

전류 감시 수단은 상기 ECM에 공급된 전류가 소정의 값 이하일 때 제1신호를 제공하고, ECM에 공급된 전류가 소정의 값 이상일 때 제2신호를 제공한다. 제2신호에 응답하는 논리 수단은 상기 PWM 인에이블 신호를 종료함으로써 상기 전자 전력 스위칭 수단으로부터 게이팅 신호를 제거시킨다. 제1의 실시예에 있어서, 상기 논리 수단은 상기 전류 감시 수단으로부터 제1신호가 존재하는 동안 발생되는 하나의 클럭 신호의 수신에 응답하여 상기 PWM 인에이블 신호를 발생한다. 만일 제2신호가 존재할 때 클럭 신호가 수신된다면, 상기 클럭 신호는 제1신호가 나타날때까지 저장된 후에 상기 PWM 인에이블 신호를 발생시키도록 이용된다. 제2의 실시예에 있어서, 최소 시간 간격이 PWM 사이클 종료에 앞서 경과될 때 다른 PWM 사이클을 형성하기 위한 클럭 수단을 리세팅하는 PWM 사이클중에 상기 논리 수단은 PWM 인에이블 신호의 종료에 응답하게 된다. 제3의 실시예에 있어서, 상기 논리 수단은 상기 PWM 인에이블 신호의 사이클링을 클럭 간격당 1회로 제한한다. 예컨대, 상기 논리 회로는 각 클럭 간격중 선택적으로 최소 시간 주기를 형성하기 위한 설비를 포함하는데, 상기 PWM 인에이블 신호는 각 사이클의 전류 소멸을 위한 최소오프 간격을 제공하도록 억제되어야 한다.

본 발명의 제4의 실시예에 있어서, 상기 전류 감시 시스템은 상기 ECM에 인가된 평균 전압을 조절하기 위한 전압 제어 시스템의 추가로 인하여 증가되는데, 상기 전압 제어 시스템은 전류 제어 시스템과 통합되어 있으며, 상기 ECM에 인가된 전압의 시간적분이 소정의 값에 도달할 때 상기 PWM 인에이블 신호를 종료하는 수단을 포함한다. 전압 제어 방식에 있어서, 상기 전압 제어 시스템이 상기 PWM 인에이블 신호를 종료하는데 이용될 때, 상기 논리 수단은 각 PWM 사이클중 최소 시간 주기 혹은 최소오프 간격을 억제하도록 제공된다.

상기 전류 감시 장치 및 전압감시장치 모두를 이용하는 시스템에 있어서, 이 시스템은 아울러 최소 시간 간격이 PWM 인에이블 신호의 종료보다 먼저 경과될 때 상기 클럭 발진기 수단을 상기 전류 감시 장치를 경유하는 PWM 인에이블 신호의 종료에 따라 리세팅하기 위한 사상 타이밍 수단을 구비하고 있다. 이같은 추가 실시예에는 고속모터에서 적정전류 소멸을 위한 최소 오프 간격을 구비하고 있으나 저속 모터에서 스위치 속도가 너무 높아지는 것을 억제하도록 제공되어 있다.

예시를 위한 실시예에 있어서, 이 실시예에는 PWM 사이클중에 PWM 인에이블 신호의 종료에 응답하는 클럭 발진기 수단의 리세팅에 대하여 기재되어 있는데, 상기 클럭 발진기 수단은 상기 모터에 인가된 실제 전압으로 동작하는 RC형 전압 적분기를 나타내는데, 이것에 의하여 상기 적분기의 출력에 형성된 시간 적분 전압은 기준 전압 제어 및 파형 타이밍에 모두 사용될 수 있다. 제어 가능 전자 스위치는 RC 발진에 접속됨으로써 상기 발진기로 하여금 상기 PWM 인에이블 신호의 종료에 응답하여 리세트되도록 한다. 사상 타이머는 상기 PWM 인에이블 신호의 종료에 대한 시간 간격을 표시하며, 이 표시는 상기 PWM 인에이블 신호가 상기 전류 감시 수단에 의해서 종료될때마다 최대 시간 간격으로 표시된 미리 결정된 기준과 비교된다. 상기 시간 간격 표시가 최소 시간 간격에 비해서 좀더 긴 간격으로 표시될 때, 하나의 신호는 상기 클럭 발진기의 리세트를 발생시키도록 상기 RC 클럭발진기 수단에 결합된 전자 스위칭 수단에 의해 제공된다.

상기 사상 타이머는 상기 시스템에 접속됨으로써 상기 전압제어에 응답하는 리세트가 상기 클럭 발진기 수단의 리세트를 발생시키지 않는다.

제1도를 참조하면, 제1도는 본 발명에 사용된 모터 제어 시스템에 대하여 개략적으로 도시하고 있는데, 상기 시스템은 DC 전력원으로 여기되는 전자 정류 모터(ECM)(M)와 스테이터 또는 코어(13)를 포함한 고정어셈블리와 영구자석 로터(15) 및 샤프트(17)를 포함한 회전어셈블리(제2도참조)를 구비하며, 스테이터(13)는 적어도 하나의 기선택된 시퀀스 내에서 전자 정류되는 복수(예컨대, 3개)의 권선단 S1, S2 및 S3(제3도)를 포함하지만, 본 발명에서는 특정 권선단의 수를 제한하지는 않는다. 터미널 T1, T2, T3의 세트가 도시되어 있는데, 적어도 하나의 터미널은 각 권선단과 결합된다.

상기 권선단 S1, S2, S3가 순시 시퀀스내에서 여기될 때, 8개의 자극 세트는 방사상 자장을 제공하도록 형성되고, 자장은 상기 권선단이 여기되는 기선택된 시퀀스 또는 순서에 따라서 상기 스테이터 내경 주위에 시계방향 혹은 반시계 방향으로 이동한다.

이같은 이동 자장은 상기 영구 자석 로터의 자속과 교차함으로써 상기 로터(15)로 하여금 소정의 방향으로 토크를 발생하는 상기 스테이터(13)에 대하여 회전시키는데, 이 토크는 자장의 세기 혹은 강도에 직접적으로 작용한다. 전자정류 모터(M)의 구성에 대하여 좀더 상세한 기술을 원한다면, 1985년 7월 9일자에 John H. Boyd, Jr.에 의해 허여된 미합중국 특허 제4,528,485호를 참조하면 된다.

아울러, 전자정류모터(M)는 기술을 목적으로 도시하였을 뿐 아니라 본 발명의 하나 또는 다른 형태로서 목적에 부합되게끔 상이한 구성 및/또는 상이한 권선 배열을 갖는 다른 형태의 모터들을 이용할 수 있다는 것을 고려해야 한다.

1987년 3월 31일자로 David M. Erdman에게서 허여된 미합중국 특허 제4,654,566호에 기재된 것 같이, 스테이터(13)의 내경내에서 회전시에 모터(M)의 권선단은 상기 회전 어셈블리 또는 로터(15)의 회전 위치를 감지함으로써 브러시 없이도 정류되며, 상기 로터의 회전 위치의 작용으로 발생된 전기 신호를 이용하여 DC 전압을 상기 로터의 회전방향을 결정하는 각 권선단에 상이한 기선택된 순서나 시퀀스로서 순차적으로 인가한다.

위치 감지는 상기 ECM의 후면 기전력에 반응하는 위치 검출회로에 의해 수행되므로서 전압의 시간 순차인가를 제어하기 위하여 상기 모터의 로터에 대한 회전 위치를 표시하는 모의 신호를 상기 모터의 권선단에 제공한다.

다시 제1도를 참조하면, 115V 60Hz 교류 선로 또는 다른 적정원으로부터 공급된 전력은 직류전력원을 형성하는 정류회로(29)에 의해 정류되고, 합성 유효 전압을 제공하도록 상기 직류전압을 상기 권선단에 인가하는 것을 제어하기 위한 수단으로 구성된 전력 스위칭 회로(31)에 인가된다. 전력 스위칭 회로(31)는 적어도 하나의 기선택된 시퀀스내에서 상기 직류 전압을 인가함으로써 상기 로터(15)가 회전되도록 상기 권선단을 정류하는 제어 신호 회로(33)로부터 제어 신호 세트와 반응하므로, 제어 신호 회로(33)는 전자 정류 모터의 여기와 상기 모터(15)의 회전을 일으키는 적어도 하나의 기선택된 시퀀스내에서 상기 전력원으로부터 직류전압을 인가함으로써 전자정류모터(M)의 권선단에 최소한 동시에 전자 정류를 위하여 동작할 수 있는 수단을 포함하고 있다. 제어 신호 회로(33)의 제어 신호 세트는 인가된 전압(인가된 명령 신호의 부분으로 표시됨)과 같은 위치 감지회로(35)에서 파생되고, 상태 및 변수가 선택되는 로터 위치에 대한 기능이다.

위치 감지회로(35)(제4도 참조)는 권선단의 단자 전압을 감지하기 위한 전압 분할기 5V의 세트를 포함하녀, 단자전압은 상기 후면 기전력의 형성전에 정류전류단에 의해서 발생된 후면기전력과 자장소멸 전압을 포함한다. 특히 정류주기내에서 필요한 전압분할기의 특정 출력은 대응하는 정류 주기중에 중성점(N)에 인가된 직류 전압을 갖지 않는 하나의 권선단에 대한 단자 전압인데, 이같이 비여기된 권선단의 단자전압은 신호선택기(53)에 의해서 선택되고, 이 선택된 단자 전압은 그 시간에 소정의 정류 시퀀스내에 상기 전압분할기의 소망 출력을 위치감지기 회로(55)에 공급하기 위하여 상기 시스템의 특정 장소에 응답하며, 상기 위치 감지기 회로(55)는,급속한 로터 속도 변화하에서도, 상기 로터의 각 위치를 표시하는 정밀 신호를 정류제어회로(57)에 공급하고, 정류제어회로의 출력은 전력 스위칭회로(31)에 제어신호 B1, B3, B5, B7, B9, B11를 공급한다. 상기 로터가 소정의 각 위치에 도달하게 되면, 상기 정류 제어회로(57) (Erdman 특허 제4,654,566호의 제9도를 참조)는 전력스위칭회로(31)에 상기 권선단을 정류하기 위하여 공급된 제어신호를 변화시키고, 또한 상기 정류제어회로(57)는 펄스폭 변조 제어 신호 혹은 PWM 인에이블 신호를 나타내는 비정류제어회로(59)로부터 입력을 구비하고 있다.

ECM 시스템에 인가된 PWM 제어신호의 발생을 이해하기 위하여, 연속적인 정류주기 동안 상기 위치 감지기회로(55)에 도시된 단자전압 101(S1), 101(S2) 및 101(S3)의 간략도인 제5도를 참조해야 한다. 상기 단자전압들은 0˚내지 60°로 반복적으로 연장되어 있는 각각의 정류주기중에 상이한 권선단 S1, S2 및 S3로부터 유도된다. 권선단 S2가 감지 접속으로 스위치되는 동안 0˚(시간 112)에서의 수반되는 정류의 개시는 제로 전압으로 크로스된다. 그 다음에는 정류주기의 말단부에 예상 후면기전력 105(S2)과 같은 동일한 극성으로 단자전압 101(S2)의 부분(103) (S2)이 구성되는 경우가 10˚간격으로 도시되어 있다. 그러나, 부분(103)(S2)의 후면기전력으로 기인되지는 않는다. 상기 자장소멸전압 103(S2)은 상기 권선단 S2내에 존재하는 전류에 의해 발생될뿐 아니라 그 이전의 정류주기내에서 여기된다. 상기 자장소멸전압(103)(S2)이 10˚를 지속하는 동안, 각 지속 기간은 모터와 부하에 사실상 높게 의존하게 된다. 또한 각 지속 기간은 트랜지스터가 전력 스위칭 회로(31)내에서 펄스폭 변조됨에 의존하게 되는데, 그 이유는 정류전류에서 자장소멸 전압(103)을 형성하기 위하여 에너지를 추출하는 조건이 다르기 때문이다.

상기 단자 전압(101)은 펄스폭 변조(이하, PWM이라 함)에 의해 발생된 제로 전압 혹은 제로 근접부(120)를 명시한다. PWM은 돌입 전류를 제한하기 위하여 일련의 인덕턴스를 전력 스위치와 결합하여 이용하는 경우에, 회로가 비교적 급작스럽게 과도하게 되는 것을 무시해도 좋을 만큼 지체되지 않는다면, 상기 자장 소멸 전압이 완료되기 전에 이전압(120)은 과오로서 타이밍 사이클을 트리거할 수 있다. 통상적인 돌입전류는 인덕터에 의해서 보호될 수 있는데, 인덕터는 5마이크로세컨드 이하의 지속 기간을 갖는 과도기를 발생하므로, 분리 구성 소자인 연산 증폭기와 비교기등에 의해서 무시해도 된다.

그러나, PWM를 위한 전력스위치의 선택에 의한 제로 근접 전압을 갖는 오랜 지속 기간은 감지 권선에 걸린 전압으로 하여금 PWM 오프 주기의 지속 기간에 대한 소멸을 야기시킨다. 만일 턴오프된 전력 장치가 정류 이전에 감지된 권선을 구동하는 장치와 같이 동일한 극성을 갖게 되는 경우, 이 장치를 턴오프하는 결과는 3개의 권선의 단자 전압을 전력장치 및 상기 교반전력 권선의 귀환 다이오우드상에 존재하여 유지되는 전류와 동일한 전위를 갖도록 한다. 그러나, 반대 극성을 갖는 전력장치가 PWM을 위하여 선택된다면, 감지된 권선에 걸린 전압은 감지권선단자에 반대 극성으로 구성될 때 증가하게 된다. PWM 장치의 제1선택 방법은 PWM 오프 동안에 에너지 추출의 감속으로 인하여 저속 정류에 의한 것이고, 제2방법은 에너지 추출의 초고속으로 인한 고속 정류에 의한 것이다.

제6도에 있어서, Intel 8051 유닛과 같은 마이크로 컴퓨터(MCl)는, 상기 권선단을 정류할 뿐 아니라 권선단에 인가된 평균 PWM 전압과 피크모터 전류를 제어하도록 프로그램되며, 소정의 시간에 상기 권선단에 인가된 실제 사용 가능한 전원 전압은 VACT로 지칭되고, 제6도의 회로 소자의 입력으로서 분로 저항기(Rs)(제4도 참조)에 감지된 모터 전류에 대한 양단 전압이다.

상기 마이크로컴퓨터(MCl)는 저항기의 가산기 회로망을 통하여 핀(6)과 (7)(핀 7은 최상위 비트(MSB)를 나타냄)상에 최대 소망 피크 모터 전류 I_REF를 비교기(A5)의 비반전 입력으로 표시된 포트 1(P1)에 2비트 신호를 공급한다. 분로 저항기(Rs)의 양단 전압은 한쌍의 정합저항기(RM)와 필터(FT1)을 통하여 비교기(A5)의 입력 양단에 인가되기 때문에, 비교기(A5)의 출력은 실제 피크 모터 전류가 상기 마이크로컴퓨터의 핀(6, 7)상의 신호에 의해서 세트된 기준 피크 모터 전류 I_REF를 초과하는지의 여부를 표시한다.

그러므로 비교기(A5)는 상기 피크 모터 전류를 마이크로컴퓨터 세트 기준 전류와 비교하기 위한 수단을 구비한다. 동작중에, 모터 동작의 상이한 지점에서 모터 전류 레벨이 상이하게 되는 것을 원하면, 상기 모터 전류는 핀(6, 7)인 P1 상의 신호를 변화함으로써 소정의 시간에 마이크로컴퓨터에 의해서 직접적으로 변화될 수 있다.

물론, 모터 전류의 등급이 2비트를 갖는 이용 가능한 것에 비해서 월등한 것을 원한다면, 상기 마이크로컴퓨터의 부수적인 출력핀들은 다수의 비트로 구성된 소정의 모터 전류 워드를 출력하도록 사용될 수 있다. 이 경우에 있어서, 상기 마이크로컴퓨터 출력을 아날로그 형태로 변화하기 위하여 디지털-아날로그 변환기를 이용하는 것이 바람직하다.

실제 모터 전류가 마이크로컴퓨터의 기준 모터 전류를 초과할 때, 상기 비교기(A5)의 출력은 "로우(Low)"로 되면(논리 0), 이 "로우" 상태는 D형 래치(LTH)의 저능동리세트(R) 입력에 공급되므로써 QZ로 지칭된 출력 Q가 "하이(High)"로 된다(논리 1). 출력 QZ는 한쌍의 NAND 게이트(ND1, ND3)에 공급되고, 다른 입력들은 각각 마이크로컴퓨터의 포트 PO의 핀(6, 7)의 신호들이다. 전술한 David M. Erdman 특허 제4,654,566호에서의 설명한 바와 같이, PO의 핀(6, 7)은 전력이 컷 오프될 때 권선내의 전류가 순환되도록 전력 스위칭회로(31) 내의 트랜지스터 세트(상부 레일 장치(U) 또는 하부레일 장치(U)중 어느 하나)를 결정한다. PO의 핀(6, 7)의 신호는 상보적이기 때문에, 출력 QZ가 "하이"가 될 때, 게이트 ND1 및 ND3중 하나의 출력을 "하이"로 하면 다른 출력은 "로우"를 유지한다. 게이트 ND1의 출력은 인버터를 통하여 3개의 NOR 게이트(NG5)의 세트에 연결되고, 그 출력들은 권선단 연결부 A-, B- 및 C-에 해당하는 하부 트랜지스터에 제어 신호 B3, B7 및 B11이다. 마찬가지로 게이트 ND3의 출력은 인버터를 통하여 3개의 NOR게이트(NG7)의 세트에 연결되며, 그 출력은 권선단연결부 A+, B+ 및 C+에 해당되는 상부 트랜지스터 제어신호 B1, B5 및 B9이다. 게이트 ND1의 출력이 "로우"일때 출력 QZ가 "하이"이고 PO의 핀(6)은 "하이"이기 때문에, 게이트 NG5는 디스에이블된다. 이와같이 여기된 권선을 통하여 V_ACT로부터 접지로 회로를 차단함으로써 모터 전류를 감소시킨다. 마찬가지로, 게이트 ND3의 출력이 "로우"일때 출력 QZ 및 PO의 핀(7)이 "하이"이기 때문에 게이트 NG7은 디스에이블되며, 또한 상이한 지점에서 회로를 차단시킨다.

두가지 경우에 있어서, 모터 전류를 나타내는 비교기(A5)의 신호는 권선 외부인가 전압이 소멸되도록 하기 위하여 소정의 피크 전류 값에 도달된다. 비교기(A5)의 신뢰성에 의해서 래치(LTH)를 리세트할 수 있기 때문에 모터 권선에 전력이 종료됨으로써 비교기(A5)로부터의 신호는 리세트 신호로 지칭되고, 비교기(A5) 출력 상태는 전류 조절 신호로서 결합된다. UA7에서 PWM 오실레이터가 래치(LTH)를 클럭할 때 권선에 전압을 계속 인가한다.

따라서, QZ 신호는 인에이블 신호로서 지칭된 PWM 신호를 나타내고, 인에이블 신호는 리세트신호에 의해 종료되고 UA7의 클럭 신호에 의해서 발생된다.

또한 마이크로컴퓨터(MC1)는 P2의 핀(7-0) 상에 기준 전압을 표시하는 8비트 워드를 디지털-아날로그 변환기(DAC)에 공급함으로써 공칭적으로 10∼20KHz PWM 사이클을 갖는 권선에 인가된 평균 전압을 제어한다. 피크 기준 전류의 경우와 마찬가지로, 피크 기준 전압은 모터(M)의 원하는 동작 특성을 성취하는데 필요로 하는 사이클에 의해서 변화될 수 있다.

상기 변환기(DAC)의 아날로그 출력 V_ACT-REF은 인버터로서 구성된 증폭기(A13)를 통하여 비교기(UA5)의 비반전 입력에 공급되어 상기 마이크로컴퓨터에 의해서 세트된 V_ACT-REF기준전압과 모터 권선에 공급된 실제 직류 전원전압(V_ACT)와 비교된다. 특히, 기준전압(V_ACT-REF)은 비교기(UA5)에 의해서 비교되고, 비교기는 대개 RC1으로 지칭되는 저항기-캐패시터회로(R87, R89, C91)의 실제 인가전압을 적분하는데, RC1은 인가전압을 발생하기 위한 수단을 구비하고 있다. 회로 RC1의 캐패시터상의 전압이 기준전압에 도달할 때, 비교기(UA5)의 출력은 "로우"로된다. 그러므로, 비교기(UA5)는 인가전압을 기준 전압과 비교하는 수단과 기준 전압에 도달했음을 표시하는 수단으로 구성된다. 상기 비교기(UA5)의 출력이 래치(LTH)의 입력(R)에 연결되기 때문에, 래치의 출력(Q)은 "하이"로 되고, 전압을 적분시에 기준 전압에 도달할 때, 모터 전류 제어와 관련하여 상술한 것과 같이 권선단의 외부 전력이 인가되지 않는다.

인가된 전압을 적분하여 기준 전압에 도달했을 경우, 회로(RC1)의 캐패시터(C91) 상의 전압이 리세트(예컨대, 제로로 된다) 되지 않음에 유의해야 한다. 좀더 정확히 하자면, 계속해서 적분을 해나가면 외부의 전력인가는 중지된다.

달리 말하자면, 권선에 인가된 전력 사이클은 계속된 적분으로 기준전압에 도달하게 되기 때문에 멈추지 않는다. 더욱이, 사이클 기간은 전압분할기(DV3) 및 제2비교기(UA7)에 의해서 제어되는데, 비교기(UA5)의 입력과 마찬가지로, 비교기(UA7)의 반전입력은 회로(RC1)에 인접하여 연결되며, 비반전 입력은 전압 분할기(DV3)에 연결된다.

분할기(DV3), 회로(RC1) 및 비교기(UA7, UA9)는 톱니파오실레이터 회로가 되는데, 비교기(UA7)는 캐피시터(C91)에 충전이 개시된 후 뒤이어 종료될 때 신호를 발생한다. 직류 공급 전압(V_ACT) 내의 변화에 응답하여 발생되는 톱니파 발진의 사이클 기간에 대한 변화는 V_ACT를 분할기(DV3)와 충전회로(RC1) 양쪽에 인가함으로써 최소화시키거나 소멸시킬 수 있다. 캐패시터(C91)를 단시간내에 주어진 전압으로 충전하도록 VACT가 상승함으로 인하여 발생되는 전위 사이클의 단락은 분할기(DV3)에 의해서 보상되는데, 분할기는 고전압을 나타내며 C91은 비교기(UA7)의 상태가 변화되기 전에 충전해야 한다. 분할기(DV3) 내의 저항기(R81, R82, R85)와 회로(RC1)의 소자(R87, R89, C91)의 값은 미리 결정된 값에서 권선에 인가된 전압에 대한 사이클 기간을 세트하도록 선택된다. 실예로서 소자 값은 다음과 같다 : R81=1.37 메가오옴 ; R83=13 킬로오옴 ; R85=13 킬로오옴 ; R87=5.5 메가오옴 ; R89=1.8 킬로오옴, C91=0.001 마이크로파라드.

실제 인가된 전압(V_ACT)은 분할기(DV3)의 상부에 공급되고, 비교기(UA7)의 비반전 입력에 소정의 비율로 공급된다. 회로(RC1)의 캐패시터(C91) 상의 전압으로 표시된 인가 전압의 작용으로 인가 전압의 소정의 비율로 도달되는 경우, 비교기(UA7)의 출력은 "로우"로 된다. 따라서, 비교기(UA7)는 인가 전압의 작용으로 소정의 값에 도달할 때 각 전압 사이클의 단부를 시그널링하는 수단을 구비한다.

비교기(UA7)는 트랜지스터(QN)로 하여금 래치(LTH)의 단자(R)가 순간적으로 "로우"가 되고나서 래치(LTH)의 출력(Q)이 "로우"로 된다. 그러므로 트랜지스터(QN)는 비교기(UA7)의 출력을 래치(LTH)의 입력에 연결하도록 전자 제어식 스위치로 작용하는데, 트랜지스터(QN)의 베이스는 래치의 출력(Q)에 연결된다. 출력(Q)이 "로우"로 구동될때, 출력(Q)은 "하이"로 되며, 상술한 바와 같이, 이처럼 발생하지 않는다면 권선단에 외부 전력이 인가되지 않는다. 그러므로 래치(LTH)는 외부 전압을 부하로서 종료시키는 수단과 인가 전압이 기준 전압에 도달할 경우에 현재의 사이클을 종료하는 수단을 구비하고 있다.

또한, 비교기(UA7)의 출력은 비교기(UA9)의 비반전 입력에 연결되는데, 비교기의 다른 입력은 약 2.5를 유지한다.

비교기(UA7)의 출력이 "로우"로 될때, 다이오우드(D9)는 분할기(DV3)와 비교기(UA7)의 출력단자 간에 연결되어 분할기(DV3) 전압을 강하시키고 비교기(UA9)의 출력을 "로우"로 할뿐 아니라 R89를 통하여 회로(RC1)의 캐패시터(C91)를 제어 가능하게 방전한다. 상기 캐패시터(C91)가 방전될때, 비교기(UA7)의 출력이 다시 "하이"로 되는 이유는 다이오우드(D9)의 강하의 약 1/2에 해당하는 DV3 전압은 비교기(UA7)의 비반전 입력에 공급되기 때문이다. 비교기(UA7)가 "하이"로 될때, 분할기(DV3)는 다이오우드(D9)가 역방향 바이어스로 되기 때문에 재기억된다. 아울러, 동시에 비교기(UA9)가 "하이"로 됨으로써 V_ACT는 캐패시터(C91)를 다시 충전하고 새로운 사이클을 개시하게 된다. "하이"의 비교기(UA7)는 래치(LTH) 출력(Q)이 "로우"로 클럭되므로 권선단에 외부 전력을 인가한다. 제어 가능하도록 캐패시터를 방전하기 때문에, 비교기(UA9)는 각 사이클의 단부에서 최소의 오프 주기가 충분한 기간으로 되도록 함으로써 비교기(A5)로 하여금 신규의 사이클이 개시하기 전에 감지된 피크 전류 상태를 클리어시킨다. 증가된 제1부하 전류에 피크 전류 조절점에 근접했을 때 이와같은 점으로 인하여 모터 제어의 불연속을 초래하므로 이 특성을 제공할 수 있다.

상술한 것으로부터, 동일한 회로, 즉 회로(RC1)는 V_ACT-REF기준 전압을 비교하기 위한 인가전압과 각 사이클을 종료하기 위한 타이밍을 제공하며, 이런 장치는 C91용의 저정밀 캐패시터(예컨대, ±10%)를 사용하기 때문에 회로(RC1) 캐패시터의 캐패시턴스의 에러로 인하여 사이클중에 권선단에 인가된 평균 전압의 계산을 상쇄할 수 있다. 만일 분리형 저항기-캐패시터 회로가 적분하거나 사이클 기간을 결정하는데 이용된다면, 각 회로내에 저정밀 캐패시터를 사용함으로써 발생된 평균 전압(전압 비율)의 에러는 중요하다. 그러나, 본 장치에 대한 적분 값의 에러 및 사이클 기간의 에러는 더욱 양호한 정밀도를 갖는 사실상 상쇄된 회로(RC1)의 캐패시터의 캐패시턴스의 변화에 의해 발생된다.

한편 제6도에 도시된 시스템은 모터(M)를 작동하기 위한 PWM 제어 신호를 제공하는데 효과적이며, 제7도는 비교기(A5)(래치(LTH)의 리세트단자(R)에 인가됨)의 리세트 신호와 발진기(100)의 출력 신호의 일티로 인한 교반 사이클 온-오프 불연속을 방지하기 위한 변화를 나타낸다.

회로는 래치(LTH)와 더불어 부수적인 D형 플립플롭(DEF)(102) 및/한쌍의 AND게이트(104, 106)를 포함하는데, 비교기(A5)의 리세트 신호는 인버터(108)를 통하여 DEF(102)의 클럭 입력단자 및 AND게이트(104)의 제1입력단자에 인가되고, 아울러, 리세트 신호는 AND게이트(106)의 제1입력단자에 직접적으로 인가된다. 발진기(100)는 클럭신호(OSC)와 반전 클럭신호(OSC)를 제공하는데, 상기 신호(OSC)는 AND게이트(106)의 제2입력단자에 공급되고, 신호(OSC)는 DEF(102)의 세트 입력단자에 접속되며, AND게이트(106)의 제3입력단자는 DEF(102)의 출력(Q)에 접속되고, AND게이트(106)의 출력단자는 래치(LTH)의 클럭입력단자(CLK)에 접속된다. AND게이트(104)의 출력단자는 래치(LTH)의 리세트 단자(R)에 접속되고, 래치(LTH)의 입력단자(D)는 정전압원에 접속되며 래치의 세트 입력 단자는 접지된다. D형 플립플롭(102)에 있어서, D단자와 리세트 단자는 접지된다. 래치(LTH)의 출력(Q) 단자는 PWM OR게이트(NG7, NG5)를 구동하기 위한 PWM 인에이블 신호 또는 출력(QZ) 신호를 제공할 뿐 아니라 AND게이트(104)의 제2입력단자에 접속된다.

제7도의 래치(LTH)는 제6도에 기재되어 있는 것 같이 R 및 Q 단자에 비하여 R 및 Q 단자를 사용하였음에 유의해야 한다. 신호 논리의 선택은 구체화하거나 기재하기에 간단한 포맷에 따른 실시예로서 변경될 수 있다. 이 특허에 대한 포지티브 또는 네거티브중 어느 하나를 사용하느냐의 여부는 설계상의 문제이다. 래치(LTH) 신호 혹은 래치에 인가된 신호가 역 논리 상태를 필요로 하는 곳에서 공지된 방법에 따라 인버터를 사용해야 한다. OSC 신호 및 OSC 신호 모두를 발생하기 위한 회로를 구체화한 것이 제11도에 도시되어 있다.

DEF(102)의 기능은 발진기(100)로부터의 클럭신호(OSC)를 기억함으로써 리세트 입력단자의 리세트 신호, 즉 전류탐지기(63)의 신호가 논리 1일 때, 전력을 모터(M)에 공급하기 위한 구동 회로는 인에이블 됨을 나타낸다. 리세트 단자의 리세트 신호가 논리 1레벨일 때, 상기 DEF(102)의 세트 단자에 인지된 OSC 신호의 선행구간은 플립플롭의 출력(Q)을 세트상태로 가상하여 AND게이트(106)를 인에이블 되도록 한다.

다음에 클럭 신호를 래치(LTH)의 클럭 입력단자(CLK)에 제공하게 되며, AND게이트(106)는 "온" 상태의 재설정에 대한 레이스(race)를 보장하고, 래치(LTH)에 대한 클럭의 전달은 래치(LTH)의 하강 리세트와 부합된다. 또한, AND게이트(106)는 임의의 간격으로 급속한 재사이클을 금지하여 발진기 출력(OSC)이 "하이"가 되고 DEF(102)의 출력(Q)이 "하이"로 된다.

전류분로(RS)를 통하여 전류가 기준 레벨 이상일 경우에, 상기 리세트 신호는 논리 0레벨에 복귀됨으로써 출력(Q)이 논리 0레벨로 강하되고 AND게이트(106)가 금지되도록 DEF(102)를 클럭킹한다. 동시에, ON으로 표시된 반전 리세트 신호는 게이트(104)를 인에이블하고, 그의 출력(Q)이 논리 0상태가 되도록 래치(LTH)를 리세트한다. 이같은 기능은 인에이블 사이클링 또는 래치(LTH)의 출력(Q) 신호를 발진기 클럭 주기당 1사이클로 한정하게 된다.

제7도의 장치에 대한 동작을 잘 이해하기 위하여, 제8도에 도시된 타이밍도를 참조해야 한다. 인에이블을 위한 하부에 EN으로 지정된 라인은 래치(LTH)의 출력(Q) 신호를 나타내는데, 이 신호는 제6도의 NAND 게이트(ND1, ND3)에 연결되며, 상기 인에이블 신호는 제4도에 기재된 펄스폭 변조 혹은 PWM신호이다. 마이크로컴퓨터(MC1)는 상술한 방식에 따라서 스위칭 장치를 선택하도록 작동하는데, PWM 신호는 게이트(NG5, NG7)를 통하여 스위칭 장치에 전달된다. 제8도의 상단 다이아그램은 두개의 발진기 출력 상태 신호 OSC와 OSC를 나타내는데, 리세트 라인은 제6도의 비교기(A5)로부터의 피크 전류 조절 신호를 나타낸다. 상기 리세트 신호가 "로우" 혹은 논리 0상태일 경우, 분로(RS)를 경유하는 전류를 한계 또는 전류기준 레벨 이상이며, 부수적인 전류가 모터(M)에 공급되지 못하도록 전력 스위칭 회로는 억제된다. A, B, 및 C로 표시된 타이밍 라인은 각각, DEF(102)의 출력(Q), AND게이트(106)의 출력 신호 및 AND게이트(104)의 출력 신호를 나타낸다.

제8도로부터, 시간 T1에서 분로(RS)를 경유하는 전류가 발진기(100)로부터의 클럭신호(OSC)를 수신하기 전에 기준 전류를 초과하는 상태임을 알 수 있고, 상기 리세트 신호의 "로우" 상태의 지속기간이 클럭신호 간격을 훨씬 초과하므로 리세트 신호의 지속 기간동안 인에이블 신호가 제한된다. 리세트 신호의 말기에, 인에이블 신호는 재기억되는데, 즉, 래치(LTH)는 동시에 상태를 변화시키고, 비교 증폭기(A5)는 상태를 변화시키는데, 구체적으로 말하자면, 상기 인에이블 신호는 리세트 신호의 재설정에 따라서 재기억된다.

T2에 도시된 바와 같이, 리세트 신호는 OSC 클럭 펄스의 수신전에 논리 0상태로 변화하지만 그 이후에 곧 논리 1상태로 복귀되어 클럭 펄스의 수신전의 상태를 유지한다. 이 상태하에서, 상기 인에이블 신호는 리세트 신호가 논리 0상태로 되자마자 소멸되어, 클럭 신호의 말단부에 재기억되지 않는다.

T3에 있어서, 상기 리세트 신호가 논리 0상태로 되면 클럭 신호는 논리 0상태로 되면 곧 인에이블 신호내에 발생된다. 이 상태에서, 상기 클럭 신호는 리세트 신호 논리 1상태로 복귀될 때 기억되며, 상기 인에이블 신호가 뒤이어 수반된다. T4에 도시된 것이, 리세트 신호가 논리 1상태로 유지되는 동안에 클럭 신호를 발생하며, 상기 인에이블 신호는 리세트 신호의 변화 없이도 클럭 신호의 발생에 의해 영향을 받지 않는다.

T5는 상기 리세트 신호가 클럭 신호를 수신하기 전에 논리 0상태로 복귀되는 상태를 나타내지만 클럭 신호 수신중에는 논리 1상태로 복귀한다. 도시된 바와같이, 상기 리세트 신호가 논리 0으로 될 때, 인에이블 신호는 곧 논리 0로 강하된다. 그러나, 상기 인에이블 신호는 클럭 신호의 말단부에 까지 논리 1로 재기억 되지 않는다. 그러므로, 부수적인 플립플롭(DEF : 102)과 두 개의 AND게이트(104, 106)의 기능은 상기 인에이블 신호의 사이클링은 오실레이터 클럭 사이클 또는 오실레이터 주기로 한정하는 것이다.

다시 제9도를 참조하면, 두개의 부수적인 게이트(110, 112)간의 노리게이트(106)의 기능을 분담하는 PWM 래치 제어회로의 다른 형태를 도시하고 있는데, 상기 게이트(110, 112)는 기준 NAND논리 게이트이고 제7도의 제3개의 AND게이트 입력(106)에 비해 구성이 간단하다. 상기 AND게이트(114)의 두개의 입력은 AND게이트(106)로 대체되고, 제7도의 AND게이트(104)의 기능은 NOR논리 게이트(116)로 대체될 수 있다. 부수적인 인버터(118)는 장치(108, 110, 112)의 상이한 한계값으로 인하여 상기 리세트 신호의 상승 및 강하 속도가 모호한 동작을 야기시키지 않도록 확인한다. 부수적인 OR논리 게이트(120)는 논리 게이트(110)와 결합되어 각 발진기 시간 주기의 말기에 고정된 "오프" 간격의 선택권을 부여하는데, 최소의 "오프" 간격으로는 전술한 바와같이 최대 출력 전압을 감소시키거나 또한 낮은 펄스폭 변조 주파수에 의해 형성된 음성 잡음을 감소시킨다. P1으로 표시된 입력 신호는, "하이" 혹은 논리 1의 상태일 경우에 "오프" 간격을 포함하지 않으며 제5도의 동작과 동일하다.

제10도의 타이밍도는 신호 P1이 논리 0레벨에 존재하는 경우의 제9도의 회로 동작에 대하여 도시하고 있는데, T1, T2, T3 및 T5에 도시된 시간 간격은 제8도의 시간 간격 T1, T2, T3 및 T5와 동일하다. 즉, 이같은 간격에 의하여, 제7도 및 제9도의 회로는 동일하게 작동하게 된다 T4에 도시된 간격은 특정 동작 방식을 위한 각 발진기 주기의 말기에 형성된 "오프" 간격을 나타내고 있다. 상기 리세트 신호가 클럭 간격중에 "하이"를 유지하지만 이 클럭의 영향으로 인에이블 신호가 클럭 간격중에 논리 0레벨로 되어야 함에 유의해야 한다. 그러므로, 각 발진기 시간 주기의 말기에 최소의 "오프" 간격을 유지해야 할뿐 아니라, 제8도의 시간 T4에 도시된 것 같이, 제7도의 회로는 상기 리세트 신호가 논리 1레벨에 존재하는 한 "오프" 간격을 유지할 수 없다.

몇몇의 안건을 간략히 하기 위해서, 제7도 혹은 제9도 중의 어느 하나에 대한 회로를 이용한 PWM 발진기의 형태를 도시하고 있는 제11도를 참조하고자 한다. 어느 정도까지는, 제11도는 제7도와 제9도의 발진기(100)를 구체화하는 회로를 도시하고 있는데, 제11도는 제6도를 도시하고 있다. 특히, 타이밍 파형을 발생하기 위한 RC 타이핑 회로를 형성하도록 저항기 및 캐패시터 회로망은 제6도의 캐패시터(C91)와 저항기(R87, R89)를 이용한다. 제11도의 발진기는 톱니파형을 제공하는데, 이 톱니파형은 미합중국 특허 제4,642,537호에 기술된 것 같이 평균 전압 제어에 유용하고, "오프" 간격의 지속 기간을 제어 가능하게 세팅할 뿐 아니라 "오프" 간격을 일정하게 유지할 수 있다.

기준 전압 V_ACT와 접지 사이에서 캐패시터(124)와 직렬 접속된 저항기(122)는 직렬 접속된 저항기(126, 128) 및 발진기의 시간 간격과 결합되어 설치된다. 이해를 쉽게 하기 위하여, 제11도와 관련된 제12도의 타이밍도를 참조하면, 제12도에 있어서, 발진기 파형은 Vo로서 표시되는데, 이 파형은 저항기(122)와 캐패시터(124)의 중간 접속부에 Vo로 지칭된 회로점에 나타난다.

비교기(130)는 전압 기준 신호(VR)를 수신하도록 저항기(126, 128)의 중간 접속부에 연결된 반전입력단자를 갖는다. 자항기(126, 128)가 접지와 전압(V_ACT) 간에 접속되므로, V_R은 기준 전압인 Vo의 중간 전압을 나타낸다. 캐패시터(124)와 저항기(122) 사이의 접합부의 전압(Vo)은 비교기(130)의 비반전 입력단자에 연결되고, 비교기(130)는 캐패시터(124)의 피크 충전 전압을 형성한다. RS형 플립플롭으로 작용하는 NOR게이트(132, 134)는 크로스 연결되는데, 비교기(130)가 기준전압(V_R)에 도달하는 전압(Vo)의 결과에 따라서 상태가 변화될 때, 게이트(134)의 OSC 출력신호는 논리 1레벨이 되고 게이트(130)의 출력신호가 논리 0레벨이 되도록 상기와 같은 기능은 OR게이트(132, 134)의 세팅에 영향을 미친다. 이 신호들은 제7도와 제9도의 발진기(100)에서 언급한 것과 같이 발진기 출력신호 OSC와 OSC로 나타낸다.

게이트(134)의 출력신호는 MOSFET(Q1)는 저항기(122)와 캐패시터(124)의 중간 접합부에 접속되고, 드레인 단자는 접지에 연결된다.

게이트(134)의 출력신호는 MOSFET(Q1)의 게이트 단자에 접속되며, MOSFET(Q1)는 저항기(122)와 캐패시터(124)의 중간 접합부에 접속되고, 드레인 게이트(134)의 발진기 신호가 "하이" 레벨로 될 때, 상기 신호는 FET(Q1)로 하여금 전도성을 가지며 캐패시터(124) 전압을 방전시킨다. 그러므로 이같은 효과로 인하여 전압(Vo)이 V_R의 레벨이 도달되는 매시간바다 RC 발지기를 리세트할 수 있다.

NOR게이트(132, 134)로 구성된 플립플롭은 비교기(136)의 작용으로 리세트된다. 비교기(136)의 반전입력단자는 Vo 신호를 수신하도록 접속되고, 비반전 입력 단자는 기준 전압(V_V)에 접속되는데, V_V는 미리 졀정된 값을 가져야 한다(제2도 참조).

캐패시터 전압(Vo)이 리세트될 때, 전압(Vo)은 상기 비교기(136)로 하여금 상태가 변화되도록 최소한 전압(V_V)으로 강하되고 AND게이트(138)를 통하여 게이팅 신호를 NOR게이트(134)의 입력단자에 제공한다. 이 효과로서 NOR게이트(132, 134)를 구성하는 플립플롭을 리세트한다. AND게이트(138)는 리세트 되는 것을 억제하는데, 그것은 각 클럭 사이클의 말단에 "오프" 간격을 제공하기 위함이다. 그러므로, 제11도에 기재된 PWM 발진기는 PWM 사이클을 형성하는 주기 클럭 신호를 제공하기 위한 클럭 수단을 구비하며, 상기 클럭 신호(OSC)는 소정의 지속 기간의 순차 클럭 간격을 형성한다.

블록(139)으로 도시된 회로는 각 PWM 사이클중에 "오프" 간격을 형성하기 위한 래치로서 작용하는데, 최소의 시간 주기중에 PWM 인에이블 신호는 억제된다. 캐패시터(140), 저항기(142) 및 FET(144)는 PWM 발진기의 "오프" 간격을 형성하고, 상기 FET(144)는 +V로서 표시된 정전압원에 접속된 소스단자를 가지며 드레인 단자는 저항기(142)를 통하여 캐패시터(140)에 접속된다. FET(144)의 케이트 단자는 NOR게이트(132)로부터 OSC 신호를 수신하기 위하여 접속되는데, 상기 OSC 신호가 논리 0레벨 일때, 상기 FET(144)는 캐패시터(140)로 하여금 저항기(142)를 통하여 충전되도록 도전성을 갖는다. 저항기(142) 및 캐패시터(140)의 중간 접합부에서의 전압(V3)이 기준전압(V_P)을 초과할 때, "오프" 간격은 종료되며, 이 "오프" 간격은 비교기(146)에 의해서 형성되고, 비교기는 전압(V_P)을 수신하게끔 접속된 비교기의 반전 입력단자를 구비하고, 비교기의 비반전 입력단자는 전압(V3)에 접속되어 있다. 비교기(146)의 출력단자는 AND게이트(138)의 입력단자에 접속된다. 비교기(146)의 출력단자에 형성된 신호들은 제9도에서 언급된 P1 신호인데, 그 시간 동안에 OSC 신호가 논리 1레벨에 존재하는, 즉, 클럭 신호 사이의 시간에 존재하는 경우에, "온" 캐패시터(140)의 전압은 병렬 접속된 저항기(148)를 통하여 방전된다. 만일 각 발진기 시간 주기의 말단에 고정된 "오프" 간격의 이용이 바람직하지 않다면, 스위치(150)는 저항기(142)와 캐패시터(140)의 중간 접합부에 전압 +V로 접속되게끔 폐쇄됨으로써 전압(V3)는 +V로 클램프되고, 제12도의 시간 T3의 초기에 도시된 바와 같이 신호 P1으로 하여금 항시 논리 1을 유지하도록 전압(V_P) 보다 항상 높게 된다. 최소 "오프" 간격의 소멸로 인한 효과는 시간 간격을 변화시키는 것인데, 그 이유는 상기 발진기가 비교기(136)의 작용으로 리세트되기 전에 상기 캐패시터(124)는 전압(V_V) 만을 방전하기 때문이다.

캐패시터(124)가 0볼트로 방전되는 것은 입력 선전압 변경을 보상하기 위한 평균 전압제어에 아주 적합하다. 선전압 변화에 응답하는 최소 조절 에러가 필요하고, 최대 출력 전압을 원할 때, 상기 저항기(128)는 접지에 비해서 전압(V_V)과 동일한 바이어스 전압에 접속할 수 있다. 제11도의 회로 배열은 모든 회로소자로 하여금 각 전압점 V_O, V_R및 V₃의 우측단에 집적회로로서 결합되고, 저항기(148) 및 캐패시터(140)의 사용을 임의로 선택하는 능력을 보유함으로써 방전 트랜지스터, 즉 트랜지스터(144) 내의 고전류의 유입없이 오프시간을 억제하거나 오프 시간을 형성한다. 그러나 상기 회로는 저항기(148)의 선택을 기준 전압(V_P)을 초과하는 충전 전압을 형성하는 것에 비해서 큰 값으로 제한된다. 특히, 저항기(148, 142)로 구성된 전압분할기는 전압(+V)와 관련하여 선택되어야 함으로써 전압(V₃)은 전압(V_P)이상이어야 한다. 저항기(148)의 값은 +V와 V_P간의 차를 V_P의 비율로 승산한 저항기(142) 값도다 커야만 한다. 이같은 저항기(148)의 제한을 위하여, 상기 캐패시터(140)에 대한 충전 간격은 일련의 클럭 펄스간의 방전 간격에 비해 매우 짧아야 한다. 예컨대, 시간 T1에서의 V3 충전 간격을 제12도와 T1와 T2 간의 방전 간격을 비교하기로 하자.

제13도는 제9도 및 제11도의 소자들을 V_R, V_O, V₃의 온 및 EN으로 지칭된 입력단자와 동일하게 지칭된 PWM 조절회로(152)와 결합한 것인데, 이것의 구성은 상기 PWM 조절회로가 클럭 신호의 타이밍과 그들 각각의 지속 기간을 변화시키는 외부에 접속된 소자로 이루어진 집적회로로서 제조된다. 근본적으로 상기 PWM 조절회로(152)는 제6도의 래치(LTH)로 대체되는데, 제13도의 비교기(154)는 제6도의 비교기(UA5)에 해당할 뿐 아니라 제6도의 비교기(UA7)는 PWM 조절회로(152) 내에 결합된다. 마찬가지로, 제13도의 비교기(156)는 제6도의 비교기(A5)에 해당하고, 제13도의 비교기(156)는 제6도의 비교기(A5)에 해당하고, 제13도의 회로(63')는 실제로 제6도의 회로(63)에 해당하는데, 대부분의 여과성 소자들은 도시를 쉽게 하기 위하여 생략하였다.

아울러, 상기 PWM 조절 인에이블 신호의 이용을 명확히 하기 위하여, 제13도의 하나의 권선(S1)과 직렬 전력 스위칭 트랜지스터(158)에 의해서 전압(V_ACT)을 갖는 회로에 선택적으로 접속된 모터(M)를 개략적으로 도시하였다. 트랜지스터(158)는 각 권선단 단자를 직류전원에 선택적으로 결합시키기 위해 제1도의 전력스위칭 회로(31)의 일부를 구성하는 하나의 전력스위칭 수단을 표시한다. 인에이블 신호는 트랜지스터(158)의 베이스 단자에 결합된 것으로 도시되었지만, 인에이블 신호는 NOR논리 게이트(NB5, NG7)으로 하여금 MC1로부터의 전력 스위칭 제어신호를 발생하게 함으로써 이 시간 중에 인에이블 신호가 논리 1레벨에 있을 때 전력 스위치중 선택된 것들을 작동시키기 때문에 회로내의 모터 권선(인덕터(160) 및 레지스터(162)로 표시)을 전압 V_ACT와 접속시켜서 모터 전류(L_L)이 흐를 수 있다. 인에이블 신호가 트랜지스터(158)의 베이스에서 제거되는 경우, 모터 권선의 에너지는 유도전류 L_L을 발생시켜서 가역 접속 무차 다이오우드(164)를 통해 순환한다. 제6도에 예시한 바와같은 회로에는 트랜지스터(158)에 해당하는 복수의 전력 스위칭 트랜지스터에 있으며, 이들 각각은 NOR게이트(NG5, NG7)으로부터의 출력중 하나에 의해 제어된다. PWM 조절회로(152)로부터의 인에이블 신호에 응답하여 작동되는 트랜지스터중 특정한 하나는 마이크로컴퓨터(MC1)에 의해 선택된다.

제13도의 회로의 동작은 제14도에 예시된 타이밍 선도에 의거하여 설명할 수 있다. 타이밍 선도의 상부는 캐패시터(124)를 횡단하여 전개된 전압에 대응하는 반복 톱니 타이밍 전압 파형의 간이 설명부이다(정확한 파형은 제12도에 도시되어 있다). 설명을 위해서, 비교 전압(V_RET)는 타이밍 전압 파형과 중첩시켜 도시하였다. 타이밍파형(VO)의 바로 하부는 전류분로(RS)를 통과하는 전류(Is)와 권선(S1)을 통과하는 전류(L_L)에 대응하는 파형의 간이 설명부이다.

Is&L_L로 라벨링된 파형 부분은 트랜지스터(158)가 전도 상태인 경우, 즉 전류 분로(RS)에 의해 측정된 전류 파형이 부하 또는 모터권선 전류를 나타내는 경우에, 그 주기중의 전류를 표시한다. 트랜지스터(158)가 비전도 상태인 경우, 예를 들면 시간 주기 T₂중에, 전류(Is)는 거의 존재하지 않는 한편 전류(L_L)를 모터 전류 루프내의 저항(162)로 인하여 쇠퇴한다.

시간 주기 T₃중에, 전력스위치는 인에이블되며 선택된 모터권선을 통과하는 전류(L_L)은 전류비교치(I_REF)에 도달할때까지 증가하고, 이때 비교기(156)은 상태를 변화시켜서 PWM 조절회로(152)의 ON 단자에서의 신호를 로우치로 강하시킴으로써 인에이블 신호가 트랜지스터(158)로 가는 것을 차단한다.

동시에, 비교기(156)의 출력단자에 접속된 캐패시터(166)는 방전된다. ON 신호는 제14도의 ON으로 라벨링된 라인에 표시되어 있으며, ON 신호는 분로(RS)를 통과하는 전류가 I_RET값보다 작은 한 +V 값에 고정되는 것으로 나타나 있다.

비교기(156)이 상태를 변화시켜서 트랜지스터(158)을 차단하자마자, 분로(RS)를 통과하는 전류는 비교기(156)으로 하여금 그 기존 상태로 복귀하도록 하고 캐패시터(166)으로 하여금 레지스터(168)을 통해 용이하게 충전되도록 한다. 비교기(154) 및 (156)은 풀업레지스터(168)에 필요한 콜렉터 출력을 개방하여 하드와이어 "OR" 접속을 행한다. 비교기(154) 및 (156)의 출력단자간에 접속된 다이오우드(170)은 전류쇠퇴를 위한 최소 오프 간격을 한정하여 전류 조절회로(63')의 동작만을 행한다. 부하전류(LL)은 트랜지스터(158)이 도전되지 않은 경우에는 직접 관찰할 수 없기 때문에, 적절한 오프 간격을 위한 준비는 제11도에 도시한 바와같이 PWM 조절회로(152) 내의 래치(139)에 의해 공급되고, 비교기(156)의 출력시에 캐패시터(166) 및 레지스터(168)의 작용에 의해 증가된다.

특히, PWM 조절회로(152)에 결합된 PWM 발진기 및 비교기(156)에 접속된 RC 네트웍은 PWM 인에이블 신호를 억제하기 위한 고정 오프 간격을 설정하는데 사용할 수 있다.

제14도의 파형을 설명함에 있어서, 비교전압(V_RET)가 시간 주기 T5중에 나타난 바와같은 로우치로 설정되는 경우, 비교기(154)는 Vo 전압이 V_RET전압에 도달할 때 ON 신호를 소거하도록 동작하여 PWM 조절회로(152)의 ON 단자로 하여금 인에이블 신호를 트랜지스터(158)로부터 제거하도록 한다. 이러한 작용은 시간 주기 T6의 시험에 의해 확인할 수 있다. 시간 T1, T2, T3 및 T4를 포함하는 시간 주기에 있어서, 전류는 전류 비교 신호(IRET)에 의해 설정된 최고치로 조정된다. 시간 T5, T6 및 T7을 포함하는 시간 주기에 있어서, 전류(LL)은 신호 VRET의 감소 및 전압조절회로(152)와 비교기(154)의 동작에 의해 평균 전압 공급을 부하로 한정시킴으로써 조정된다. 오프 주기 T2는 발진기 클럭 사이클에서 충분히 일찍 개시되었으나 오프 시간의 지속 시간은 발진기 클럭에 의해 설정된다. 즉, 인에이블 신호는 캐패시터(124)에서의 전압이 로우치로 재설정되는 시간에 재개시된다. T4에서의 오프 주기는 최소 오프 주기가 캐패시터(166) 및 레지스터(168)의 작용과 PWM 조절회로(152)의 내부한계값에 의해 전개되도록 서서히 개시된다. 레지스터(168) 및 캐패시터(166)의 값은 반응이 모터 반응 유도기(160)과 레지스터(162)에 의해 표시된 바와같은 각종 부하로 최적화되는데 사용된다.

모터 전류가 조절치에 접근할 때 제13도의 회로가 제어출력의 불연속성을 제거하지는 못하였지만, 클럭이 최대 오프 주기를 거친후 전류 파형의 마루가 비교기(156)의 트리거 레벨에 이르도록 하는 로킹에 대한 저항이 발생하여 종래 회로에서는 실현할수 없었던 교호 온-오프사이클 출력의 현저한 감소를 실현한 수 있다.

즉, 제7도 내재 제14도에 의거하여 설명한 본 발명은 전력을 우수하게 조정하여 모터(M)과 같은 영구자석 모터로 이송하는 회로를 내장하고 있다. PWM 조절회로(152)와 동일한 내부 회로 부분은 집적회로에 결합되는 것이 바람직하고, 외부회로는 집적회로에 접속되어 조절회로에 향상된 기능을 제공한다. PWM 조절회로를 사용하는 경우에 바람직한 한 특징은 지나치게 높은 스위칭비에서 위험한 동작없이 전개된 최고 전류의 평균비가 증진된다는 것이다. 전술한 바와같이, 전력스위칭 장치의 스위칭비를 높게 하는 경우, 전력제어를 위한 고비율 부품의 필요에 따라 전력 손실이 증가한다. 또한, 스위칭 부품을 고정 클럭비로 동작시키는 경우, 최고 전류와 평균 전류의 비가 불리하게 전개될 수 있다.

그럼에도 불구하고, 전력장치내의 스위칭 손실량을 소정의 최대치로 제한하기 위해서 일반적으로 고정 클럭비의 PWM 회로를 채용한다. 어떤 시스템에 있어서는, 펄스폭의 변조 제어를 행하기 위해 부하 전류의 증가 및 강하 시간을 이용할 수 있다. 그러나, 제13도에 의거하여 설명한 바와같이, ECM 제어 시스템의 경우, 모터 순환 전류는 전력스위칭 장치가 비전도 상태일 때에는 직접 관찰할 수 없다. 전력스위치를 전도 상태로 개방하였을 때, 권선내에서의 유도 전류로 인하여 모터 전류가 내부 순환하게 되나 이 순환 전류는 전류분로(RS)를 통해 통과하지 않는다. 스위칭 장치가 비전도 상태일때 발생하는 전류의 손실량은 측정하지 않았지만, 일반적으로 미리 설정한 고정 오프-타임 주기를 제공하며 스위칭 장치는 고정 오프-타임 주기의 말기에 전도 상태로 스위칭 된다.

고속 모터 동작시의 최적 전류 손실위해 설계된 고정 오프-타임 주기가 저속모터 동작시의 스위칭비를 너무 높게 할 수 있다는 문제점을 나타내고 있다. 저속과 고속 모터에서 전개된 역기전력(CEMF)의 차이로 인하여 고속 모터에서의 전류 증가시간이 저속 모터에서의 전류증가 시간 보다 훨씬 늦은 경향 때문에 문제가 증가한다. 이와 마찬가지로, 저속에서의 전류 손실시간은 고속에서의 큰 CEMF로 인하여 저속에서의 전류손실 시간 보다 빠른 경향이 있다. 즉, 고정클럭비 회로가 모든 모터속도에서 스위칭비를 제한하지만, 최적 전류손실을 위한 고속모터에서의 오프-타임을 너무 길게 하여 만족스럽지 못하다. 제7도 내지 제14도에 설명한 회로는 고정클럭 주기의 말기에 전력이 너무 신속히 복원되는 것을 억제하는 최소 오프-타임을 설정함으로써 상기 문제점을 해결한다. 그러나, 전류 조정 펄스, 즉 온 또는 리세트 신호가 고정 클럭 주기의 초기, 즉 OSC 신호가 수신되는 시간에 발생하는 경우, 오프-타임은 고정 클럭 주기의 균형을 유지한다. 제15도에 도시한 회로는 적어도 몇몇의 최소 주기가 경과할 때 최종 스위칭이 일어날때까지 부가의 회로에 의해 클럭 발진기를 재설정함으로써 스위치비의 부가적인 보호를 행한다. 이로 인해 고속모터에서의 최적 전류손실을 위한 최소 오프 주기를 제공하나 저속에서의 스위칭비가 너무 높아지는 것을 방지하지는 못한다.

제15도의 PWM 조절회로(152)는 제11도 및 제13도에 의거하여 설명한 회로와 실질적으로 동일하다. 비교기(154) 및 (156)은 전류분로(RS)를 통해 측정한 관련 전류 및 레지스터(168), 캐패시터(166) 및 다이오우드(170)으로 구성되는 최소 오프 주기회로와 함께 제13도에 도시되어 있다. 레지스터(122), (126) 및 (128) 및 캐패시터(124)로 구성되는 회로의 발진기부도 제13도에 도시되어 있다. 부가의 특징은 블록(172) 및 (174)에 도시되어 있다. 블록(172) 및 (174)는 적어도 최소시간이 경과하였을 때 PWM 인에이블 신호가 즉시 종단될때까지, 전류 감지 회로(63')에 의해 PWM 인에이블 신호를 종단시킬 경우 PWM 발진기(블럭(176))을 재설정하는 사상 타이머를 포함한다. 블록(172)는 비교기(180)의 비전환 입력단자에 접속된 양극을 가지는 다이오우드(178)에 의해 비교기(154)의 출력단자에 결합된다. 레지스터(182)는 비전환 입력단자가 전압원 +V에 접속되며 귀환레지스터(184)는 비교기(180)의 비전환 입력단자와 출력단자간에 접속된다.

타이밍 기능은 비교기(180)의 출력단자로부터 레지스터(186)을 통해 비교기의 전환 입력단자로 이어지는 귀환 루우프에 의해 영향을 미친다. 상기 귀환 루우프는 평행 접속된 타이밍 레지스터(188)과 바닥에 접속된 캐패시터(190)을 포함한다. 블록(172)의 출력에서 발생된 신호는 비교기(180)의 전환 입력 단자에서 레지스터(192)의 캐패시터(194)로 구성되는 RC 네트웍을 통해 블록(174)의 다른 비교기(196)의 전환 입력단자에 결합된다. 비교기(196)의 출력단자는 PWM 조절회로(152)의 VR 단자에 접속된다. 블록(174)는 비교기(156)의 출력단자와 양전압원 +V간에 직렬로 접속된 레지스터(198) 및 (200)으로 구성되는 전압분할기를 포함한다.

단자중간 레지스터(198) 및 (200)은 비교기(196)의 비전환 입력단자에 접속된다. 따라서, 블록(172)는 PWM 인에이블 신호의 연속 종단간의 시간 주기를 표시하는 타이밍 수단을 포함하는 한편, 블록(174)는 블록(172)에 의해 표시된 시간 주기를 전류 측정 수단(63)이 PWM 인에이블 신호를 종단시킬때마다 선택된 최소 시간 주기를 표시하는 소정 기준 전압과 비교하는 수단을 포함한다.

최종 PWM 인에이블 종단까지의 시간 주기가 선택된 최소 시간 주기 보다 큰 경우, 블록(174)는 PWM 클럭 발진기 수단(176)에 신호를 공급하여 재설정하는 한편 새로운 클럭 주기를 개시한다.

다음은 제15도의 회로전반에 대한 일련의 타이밍 선도인 제16도를 참조하여 PWM 조절회로에 접속된 사상 타이머의 동작을 설명한다. 최상측의 타이밍 선도는 축전지(Co)에 걸리는 Vo 전압을 도시한다. 이 전압은 예를 들면 제12도를 참조하여 전술한 바 있는 램프 전압과 사실상 동일하다. Is로 표시된 그래프는 전류 분로(RS)를 통과하는 감시 전류를 나타낸다. VR198로 표시된 그래프는 저항(198)과 (200)의 중간에 걸리는 전압을 나타내는 것으로, 이 전압은 비교기(156)의 동작과 함수 관계를 가진다. VC194로 표시된 그래프는 축전지(194)를 거쳐서 비교기(196)의 반전 입력단자에 걸리는 전압을 나타낸다. V_ON으로 표시된 그래프는 비교기(154)의 출력단자에 걸리는 전압을 나타내는 것으로, 이 전압은 PWM 조절회로(152)의 온입력 단자에 입력된다. VR182로 표시된 그래프는 비교기(180)의 비반전 입력단자에 걸리는 전압을 나타내고, VC190으로 표시된 그래프는 비교기(180)의 반전 입력단자에 걸리는 전압을 나타낸다.

먼저 주기(T1)에 대하여 고찰하면, 전압(Vo)은 정상적인 패턴에 따라 최저 기준 전압(VV)에서 PWM 회로(152)에 의해 설정된 최고 기준 전압(V_R)으로 증가한다. 전압(V0)이 V_R의 값에 도달하면 PWM 회로(152)는 클럭발진 신호(OSC)를 발생함과 동시에 리세트 트랜지스터(Q1)(제11도 참조)를 통전시켜서 캐패시터(124) 및 리세트 발진기(176)를 방전시킨다. 전압(Vo)은 V_REF레벨까지 도달하지 못하기 때문에, 비교기(154)는 Vo전압이 리세트될때의 상태를 유지한다. 따라서, 모터 권선에 공급되는 전류를 제어하는 스위칭 트랜지스터, 예를 들면 트랜지스터(158)는 원래의 상태를 유지하고, 전류는 모터 전류의 증가에 따라 그래프 Is로 나타낸 것과 같이 전류 분로(RS)를 통하여 계속 흐른다. 주기(T2)의 초기에 전류(Is)는 I_REF레벨에 도달하여 비교기(156)의 상태를 변화시키고, 이와 동시에 PWM 조절회로(152)의 온단자 전압을 강하시키므로써 모터 권선에 전류를 공급하는 스위칭 트랜지스터를 오프시킨다. 비교기(156)는 상태의 변화에 따라 저레벨로 되어서 저항(198)과 (200) 사이의 전압을 저레벨로 강하시키므로써 비교기(196)의 비반전 입력단자에 인가되는 전압(VR198)이 반전 입력 단자에서 전압(VC194) 이하로 급강하 되게 한다. 이에따라 비교기(196)의 상태는 변화하여 PWM 조절회로(152)의 V_R단자 전압을 저레벨로 강하시킨다. 제11도와 비교해보면, 일단 V_R단자 전압이 저레벨로된 경우에는 캐패시터(124)의 방전에 따라 PWM 발진기가 즉시 리세트되는 것을 알 수 있다. 캐패시터(124)의 리세트는 주기 T2에 표시되어 있다. 비교기(154)의 출력전압(V_ON)도 비교기(156)에 의해서 강하되고, 이렇게 강하된 전압은 다이오우드(178)를 통하여 비교기(180)의 비반전 입력단자에 인가되므로써 당해 비교기(180)의 상태를 변화시킴과 동시에 캐패시터(190)의 방전이 시작되도록 한다. 방전 효과는 VC190의 그래프로 도시되어 있다.

캐패시터(190)의 방전은 비교기(180)의 비반전 입력단자에서의 캐패시터 전압이 전압 VR182의 레벨로 강하될때까지 계속된다. 이 시점, 즉 주기(T2)의 말기에는 비교기(180)의 상태가 변화하며 캐패시터(190)의 충전이 다시 시작되게 한다. ECM 모터(M)에 공급되는 전력을 제어하는 장치는 PWM 조절회로(152)의 온 입력단자 전압V_ON이 당해 PWM 조절회로에 의해 내부적으로 설정된 역치전압에 이를때까지 통전되지 않는다. 주기(T3)의 말기에, 전류분로(RS)를 통과하는 피이크 전류가 기준 전류 I_REF를 초과하면, 비교기(156)의 상태는 변화한다. 그러나, 이 시점에서 비교기(196)의 반전 입력단자 전압(VC194)은 전압(VR198)을 능가할 정도로 충분히 증가되지는 않는다.

다시 말해서, PWM 발진기의 최종 리세트후의 시간은 캐패시터(194)를 소정의 최저전압(VR198) 이상으로 충전시키는데에 충분하지 못하다. 따라서, 비교기(196)의 상태는 변화하지 않고, PWM 발진기(176)는 비교기(156)에 의해 리세트되지 않는다. 그러므로 다음 PWM 발진 사이클의 말기에 스위칭 트랜지스터는 주기(T5)에 도시한 바와같이 다시 통전된다. 상기 오프 신호(Is 전류 차단 신호)로부터의 최저 소요 시간은 정상 동작중 PWM 발진기의 주기보다 짧아야 하는 것이 명백하다.

주기(T6)에서 기준 전압(V_REF)은 강하되므로, 이 장치의 방식은 피이크 전류 조절 방식이 아닌 평균 전압 조절 방식으로 되고, 그 결과 비교기(154)의 상태는 전압(Vo)이 V_REF역치를 초과함에 따라 변화한다. 비교기(154)가 동작하면 주기(T6)에서 전류의 공급이 즉시 종단됨에 따라 모터(M)의 공급 전류를 제어하는 스위칭 트랜지스터가 오프된다. 다이오우드(170)는 비교기(154)의 동작이 캐패시터(166)에 전달되는 것을 차단하므로, 전압(VC190)으로 도시한 바와같이 비교기(154)의 상태가 변할때마다 사상 타이머 회로가 리세트되지만, 전압(VR198)은 여전히 고레벨로 유지된다. 그리하여, 비교기(196)의 상태가 변화할 수 없게 되고 평균 전압 제어중에는 PWM 비교기(176)의 리세트가 방지된다. 발진기의 리세트를 피하는 이유는 리세트로 인하여 평균 전압 조절에 지장을 주기 때문이다. 더욱이, 전압 조절치 부근에서의 발진기의 리세트는 평균 전류/피이크 전류 비율의 증가에도 방해가 된다.

제17도는 본 발명의 목적중 적어도 일부를 달성하기 위하여 제15도에 도시한 외부 회로 없이 PWM 조절회로(152)에서 이루어질 수 있는 변화를 나타낸다. 제17도의 회로는 제11도에서 설명한 PWM 발진기(100) 및 제9도의 PWM 래치회로를 형성하는 회로의 적어도 일부를 구성한다. 제17도의 회로에 있어서, 제9도와 제11도에 공통되는 소자는 동일한 부호로 표시한다. 일반적으로, 회로의 변화로서는, PWM 발진 주기의 말기에 최소 오프 주기의 제거와 전류 조절 또는 리세트 신호의 초기화시 PWM 발진기의 리세트를 행하는 회로를 가진 별도의 전압 및 전류 조절 단자의 부가를 들 수 있다. 그러나, 논리 NOR케이트(132)는 추가적인 입력단자를 구비한 NOR케이트(132')로 대체하여 PWM 발진기의 강제 리세트를 가능하게 하였다. NOR케이트(134)의 출력으로부터 얻어진 발진기 클럭 신호의 마루에서 플립플롭(102)의 전상태를 기억시키기 위하여 또 다른 D형 플립플롭(202)를 부가하였다. 플립플롭(102)의 Q출력 단자는 제1 및 제2의 직렬접속 인버터(204), (206)를 통하여 플립플롭(202)의 D입력단자에 접속된다. 상기 2개의 인버터는 플립플롭(102)로부터 플립플롭(202)로의 신호 전송을 상당한 시간동안 지연시켜서, 발진기 클럭 신호가 발생하여 각각의 플립플롭(102), (202)에 공급되는 시간 사이에, 레이스 상태가 발생하는 것을 방지하도록 되어 있다. 플립플롭(202)의 Q출력단자는 AND케이트(208)의 제1입력단자에 접속되고, 상기 AND게이트의 제1입력단자는 NOR게이트(132')의 제3입력단자에 접속된다. AND케이트(208)는 피크 전류 조절펄스(리세트 신호)가 검출되고 플립플롭(202)의 Q출력단자의 상태가 최종 PWM 오프 신호 이후 적어도 하나의 PWM 발진기 주기가 경과된 것을 나타낼 때, AND게이트(132')의 리세트를 개시한다. 이때, AND게이트(208)의 제2입력단자는 비교기(156)(제13도)에 의해 발생된 리세트 신호를 수신할 수 있도록 접속되고, 또한 반전 슈미트 트리거 회로(210)를 통하여 AND게이트(208)에 접속된다.

제17도에서는 편의상 리세트 신호를 전류조절 신호로서 표시한다. 상기 전류 조절 신호는 Is가 IREF 보다 클때에는 비교기(150)의 논리 출력 상태중 논리 0 또는 리세트 신호 상태를 포위하고, Is가 IREF 보다 작을 때에는 논리 1상태를 포위한다. 플립플롭(202) 및 그것의 논리게이트(214), (208), (206), (204)는 바로 앞의 클럭 주기가 정상 클럭 주기 보다 작은 클럭 주기에서 블록(152')으로 도시된 클럭 발진기 수단의 리세트를 발지하는 수단을 포함한다. 즉, 연속 클럭 주기에서의 리세트는 허용되지 않는다.

또한, 회고(210)는 전류 조절신호 또는 리세트 신호를 AND게이트(212)의 제1입력단자에 공급하고, 상기 제1입력단자는 OR게이트(214)를 통하여 플립플롭(202)의 리세트 단자에 접속된다. AND게이트(212)의 제2입력단자는 NOR게이트(134)로부터의 클럭 발진기 신호(OSC)를 수신하도록 접속된다. AND게이트(212)의 기능은 전류 조절 펄스가 클럭 신호보다 먼저 수신되더라도 PWM 발진기가 리세트 될때까지 플립플롭(202)의 리세트를 지연시키는 것이다.

비교기(154)(제13도)에 의해 발생된 전압 조절 펄스는 다른 반전 슈미트 트리거 회로(216)를 경유하여 OR게이트(214)의 다른 입력단자에 공급된다. 회로(210)와 (216)은 특히 전류와 전압 스파이크가 일치되는 전원이 온되는 경우에 장치에 어느 정도의 잡음 내성을 부여한다. OR게이트(214)는 전류 조절 신호 또는 전압 조절 신호로 하여금 플립플롭(202)를 제어하도록 한다.

회로(210) 및 (216)에 의해 발생된 출력신호는 OR게이트(218)의 각 입력단자에 인가되며, 상기 OR게이트의 출력 단자는 플립플롭(102)의 클럭 단자 및 인버터(118)의 입력단자에 접속된다. OR게이트(218)은 PWM 조절 회로(152)에 공급된 전술한 온 신호를 발생하는 전류 및 전압 조절 신호를 효과적으로 합성한다.

제17도의 시스템의 동작을 보다 쉽게 이해할 수 있도록, 제17도의 회로의 동작에 중요한 타이밍선도와 논리 레벨을 예시하는 제18도를 참조한다. 제1그래프 또는 상부 그래프는 캐패시터(124)를 횡단하는 발진기 전압(Vo)를 표시한다. V_REF전압은 Vo 그래프와 중첩시켜서 도시하였다. Is로 라벨링된 제2그래프는 전류분로(RS)를 통과하는 전류를 표시한다. PC로 라벨링된 그래프는 비교기(156)의 출력에 전개된 전류 조절 신호를 표시한다. 그래프 PV는 비교기(154)에 의해 전개압 전압 조절 신호를 표시한다. 그래프 OSC는 NOR게이트(134)의 출력에서의 당해 클럭 신호를 표시한다. 선로 A는 플립플롭(102)의 Q출력단자에 전개된 신호를 표시하는 한편, 선로 B는 논리게이트(114)의 출력단자에 전개된 신호를 표시한다. 선로 C는 논리게이트(116)의 출력에 전개된 신호를 표시하고, 선로 D는 플립플롭(203)의 Q출력단자에 전개된 신호를 표시한다.

선로 E는 게이트(214)의 출력단자에 전개되어 플립플롭(202)의 재설정단자에 인가된 출력신호를 표시한다. EN으로 라벨링된 선로는 인에이블신호, 즉 ECM 모터에 트랜지스터 제어 전력을 스위칭하기 위해 정류 제어 회로(57)(제4도 참조)에 제공된 PWM 신호를 표시한다. 중요한 제1사상은 전류(Is)의 결과가 IREF 한계치에 도달함에 따라 PWM 발진기전압(Vo)가 재설정될 때 시간 T1에서 표시된다. 특히, 단자 PC에 전개된 전류 조절신호는 상태를 변화시키는데, 이것은 플립플롭(102)의 출력에서의 논리 레벨이 고레벨로 됨으로 인해 플립플롭(202)의 Q출력단자에서의 논리 레벨이 고레벨로 되기 때문이며, AND 게이트(208)은 PWM 발진기의 재설정 및 OSC 클럭신호의 발생이 일어나도록 트리거된다. OSC 클럭신호는 논리게이트(212) 및 (214)를 통해 결합되어 플립플롭(202)의 재설정을 행한다.

PC 또는 전류조절 신호가 슈미트 회로(210)을 트리거할 경우, 회로(210)의 변화된 출력상태는 OR게이트(218)을 통해 결합되어 래치(LTH)의 재설정을 행하고 인에이블 신호를 발생하여 전력 스위칭 장치를 전도 상태로 케이트시킴과 동시에 전류를 다시 모터 권선에 인가한다. 시간 T2에서, 다음에 발생하는 최고전류 조절(재설정) 신호는 인에이블 신호를 종단시킨다. 그러나, 완전 PWM 발진기 주기가 경과하지 않을때까지는 실행 PWM 오프 신호로 인하여 최고 전류 조절 신호가 PWM 발진기의 재설정을 행하지 못한다. 시간 T3에서, 전압 V_REF가 Vo 전압 이하로 강하되어 전력 스위칭 장치를 턴오프하는 효과가 나타난다. V_REF를 초과하는 Vo는 PWM 발진기의 재설정을 행하지 못함에 주의해야 한다. 그러나, 선로 D에 도시한 바와같이, 플립플롭(202)로부터의 Q출력신호는 전압조절 신호의 작용에 의해 재설정된다.

그럼에도 불구하고, 다음의 인에이블 신호는 Vo 전압에 의해 설정된 타이밍 사이클의 말기에서 발진기 클럭 신호 OSC가 발생할 때에만 발생된다.

이상에서는 특정 실시예에 의거하여 설명하였으나, 본 발명의 요지 및 범위내에서 다양하게 변경실시 할 수 있다. 즉, 본 발명의 요지 및 범위에 포함되는 모든 변경 실시예는 첨부된 특허청구범위가 적용된다.

Claims (14)

1. 직류전원으로 여기되고, 적어도 하나의 기선택된 시퀀스 내에서 전자 정류되는 복수의 권선단을 갖는 고정 어셈블리와, 단자를 구비한 권선단과 선택적인 자기 결합 관계로 접속되어 있는 회전어셈블리를 포함하는 전자 정류 모터(ECM)용 펄스폭 변조(PWM) 제어 시스템에 있어서, 각 권선단 단자에 접속됨으로써 각단자를 직류전원에 선택적으로 결합하고, 최소의 일부 권선단에 적어도 하나의 기선택된 시퀀스내에서 직류전압을 인가하며, 상기 전자 정류 모터의 여기 및 상기 회전 어셈블리의 회전을 일으키도록 상기 권선단에 전류를 공급하기 위한 전자 스위칭 수단과; 펄스폭 변조 사이클을 형성하기 위하여 주기적인 클럭 신호들을 제공하는 클럭 수단과; 상기 전자 정류 모터에 공급된 전류가 소정의 값 이하일 때 상기 클럭신호들중 하나에 응답하는 PWM 인에이블 신호를 유도하는 수단과, 소정의 시간내에서 상기 클럭 신호들중의 하나를 발생하는 상기 PWM 인에이블 신호의 종료에 응답하여 상기 클럭 신호들중의 하나가 발생할때까지 펄스폭 변조 사이클의 발생을 지연하는 수단을 포함하는 상기 스위칭 수단에 접속되어 펄스폭 변조 사이클내에서 상기 스위칭 수단을 인에이블링하는 수단 및; PWM 사이클 종료 바로전에 최소 시간 간격이 경과하는 경우에 다른 펄스폭 변조 사이클을 형성하기 위하여 상기 클럭 수단을 리세팅하는 PWM 사이클중에 상기 PWM 인에이블 신호의 종료에 응답하는 수단을 구비하는 것을 특징으로 하는 전자 정류 모터용 펄스폭 변조 제어 시스템.
2. 직류전원으로 여기되고 적어도 하나의 기선택된 시퀀스 내에서 전자 정류되는 복수의 권선단을 갖는 고정 어셈블리와 단자를 구비한 권선단과 선택적인 자기 결합 관계로 접속되어 있는 회전어셈블리를 포함하는 전자 정류 모터(ECM)용 펄스폭 변조(PWM) 제어 시스템에 있어서, 전력스위칭 수단과; 신호 처리 수단과; 펄스폭 변조수단을 구비하는데, 상기 전력 스위칭 수단은 각 권선단 단자를 갖는 회로에 접속됨으로써 각 단자를 직류 전원에 선택적으로 결합하고, 상기 전자 정류 모터의 여기 및 상기 회전어셈블리의 회전을 일으키도록 적어도 하나의 기선택된 시퀀스내에서 최소의 일부 권선단에 직류전압을 안가혐, 상기 신호 처리 수단은 적어도한나의 기선택된 시퀀스내에서 각 단자를 직류전원에 접속하기 위하여 상기 전력 스위칭 수단의 선택 단자를 여기하도록 식별하기 위한 스위칭 신호들을 발생하고, 상기 펄스폭 변조 수단은 상기 전력 스위칭 수단의 선택 단자를 여기하기 위한 PWM 인에이블 신호를 발생하며, 상기 PWM 수단은 소정의 지속기간의 순차 클럭 간격을 형성하는 주기적인 클럭 신호들을 발생하는 클럭 수단을 포함하고, 전류 감지 수단은 상기 전자 정류 모터에 공급된 전류가 소정의 값이하일 경우에 제1신호를 제공하며 상기 전자 정류 모터에 공급된 전류가 소정의 값 이상일 경우에 제2신호를 제공하고, 논리 수단은 상기 PWM 인에이블 신호를 종료하기 위하여 상기 제2신호에 응답하며, 상기 제1신호가 존재하는 동안 발생된 상기 클럭 신호들중 하나의 수신에 응답하여 상기 PWM 신호를 발생하고, 상기 논리 수단은 상기 제2신호가 존재하는 동안 수신된 상기 클럭 신호들중 하나를 기억하는데 유효함으로써 상기 제1신호가 발생함에 따라서 상기 PWM 인에이블 신호들을 발생하는 것을 특징으로 하는 전자 정류 모터용 펄스폭 변조 제어 시스템.
3. 제2항에 있어서, 각 클럭 간격중 상기 PWM 인에이블 신호가 억제되는 최소 시간 주기를 선택적으로 형성하기 위한 수단을 포함하는 것을 특징으로 하는 제어 시스템.
4. 제3항에 있어서, 상기 전자 전류 모터에 인가된 전압의 시간적분이 소정의 값에 도달할 때 상기 PWM 인에이블 신호를 종료하기 위한 전압 제어 수단을 포함하는 것을 특징으로 하는 제어 시스템.
5. 제4항에 있어서, 상기 전압 제어 수단은 상기 PWM 인에이블 신호가 종료될 때 상기 최소 시간 주기를 억제하는 수단을 포함하는 것을 특징으로 하는 제어 시스템.
6. 제5항에 있어서, 상기 PWM 인에이블 신호의 종료 바로전에 최소시간 간격이 경과하는 경우에 상기 전류 감시 수단에 의한 상기 PWM 인에이블 신호가 종료됨에 따라 상기 클럭 수단을 리세팅하는 수단을 포함하는 것을 특징으로 하는 제어 시스템.
7. 제6항에 있어서, 상기 리세팅 수단은: 타이밍 수단과; 비교 수단을 구비하는데, 상기 타이밍 수단은 상기 PWM 인에이블 신호의 연속적인 종료에 대한 시간 간격을 표시하고, 상기 전압 제어 수단 및 상기 전류 감시 수단에 접속됨으로써 상기 PWM 인에이블 신호의 종료를 검출하고, 상기 비교 수단은 상기 시간 간격 표시를 전류 감시 수단으로부터 제2신호의 발생에 따라서 상기 최소 시간 간격을 나타내는 소정의 기준과 비교하고, 상기 시간 간격 표시가 상기 최소 시간 간격 기준을 초과할 때 리세트를 발생하도록 상기 클럭 수단에 접속되는 것을 특징으로 하는 제어 시스템.
8. 제7항에 있어서, 상기 클럭 간격이 소정의 클럭 간격 지속 기간 이하일 때 상기 논리 수단은 클럭 간격중에 상기 클럭 수단의 리세팅을 억제하는 수단을 포함하는 것을 특징으로 하는 제어 시스템.
9. 직류전원으로 여기되고 적어도 하나의 기선택된 시퀀스 내에서 전자 정류되는 복수의 권선단을 갖는 고정 어셈블리와 단자를 구비한 권선단과 선택적인 자기 결합 관계로 접속되어 있는 회전어셈블리를 포함하는 전자 정류 모터(ECM)용 펄스폭 변조(PMW) 제어 시스템에 있어서, 전력 스위칭 수단과; 신호처리 수단과; 펄스폭 변조 수단 및; 논리 수단을 구비하는데, 상기 전력 스위칭 수단은 각 권선단 단자를 갖는 회로에 접속됨으로써 각 단자를 직류전원에 선택적으로 결합하고, 상기 전자 정류 모터의 여기 및 상기 회전어셈블리의 회전을 일으키도록 적어도 하나의 기선택된 시퀀스내에서 최소의 일부 권선단에 직류전압을 인가하며, 상기 신호처리 수단은 적어도 하나의 기선택된 시퀀스내에서 각 단자를 직류전원에 접속하기 위하여 상기 전력 스위칭 수단의 선택단자를 여기하도록 식별하기 위한 스위칭 신호들을 발생하고, 상기 펄스폭 변조 수단은 상기 전력 스위칭 수단의 선택단자를 여기하기 위한 PWM 인에이블 신호를 발생하며, 상기 PWM 수단은 소정의 지속 기간의 순차 클럭 간격을 형성하는 주기 수단은 소정의 지속 기간의 순차 클럭 간격을 형성하는 주기적인 클럭 신호들을 발생하는 클럭 수단을 포함하고, 상기 논리 수단은 상기 PWM 수단에 접속됨으로써 상기 PWM 인에이블 신호의 사이클링을 클럭 간격당 1회로 제한하는 것을 특징으로 하는 전자 정류 모터용 펄스폭 변조 제어 시스템.
10. 직류전원으로 여기되고, 적어도 하나의 기선택된 시퀀스 내에서 전자 정류되는 복수의 권선단을 갖는 고정 어셈블리와, 단자를 구비한 권선단과 선택적인 자기 결합 관계로 접속되어 있는 회전 어셈블리 및 각 권선단 단자에 접속됨으로써 각 단자를 직류전원에 선택적으로 결합하고, 최소의 일부 권선단에 적어도 하나의 기선택된 시퀀스내에서 직류전압을 인가하며, 상기 전자 정류 모터의 여기 및 상기 회전 어셈블리의 회전을 일으키도록 상기 권선단에 전류를 공급하기 위한 전자 스위칭 수단을 포함하는 영구 자석 모터의 펄스폭 변조(PWM) 제어 방법에 있어서, 상기 적어도 하나의 기선택된 시퀀스내에서 상기 스위칭 수단을 인에이블링하도록 제어 신호들을 상기 전자 스위칭 수단에 인가하는 단계와; 상기 신호들의 연속적인 시퀀스중에서 소정의 시간 지속 기간을 갖는 주기적인 클럭 신호들의 시퀀스를 발생하는 단계와; 상기 각 클럭 신호들에 응답하여 PWM 인에이블 신호를 발생하는 단계와; 상기 제어신호들과 상기 PWM 인에이블 신호를 가산하는 단계와; 상기 가산신호들을 상기 전자 정류모터 권선단을 여기하고 전류를 형성하도록 상기 전자 스위칭 수단에 인가하는 단계와; 상기 권선단내의 전류가 소정의 값에 도달할 때 상기 PWM 인에이블 신호를 종료하는 단계와; 상기 종료단계가 상기 클럭 신호들중 하나의 미리 결정된 시간 간격내에 존재할 때 상기 클럭 신호들중 하나에 대한 최소의 시간 지속 기간을 위한 PWM 인에이블 신호의 발생을 억제하는 단계와 ; 상기 클럭 신호가 권선내에서 소정의 값을 갖는 전류보다 앞서 발생될 때 최소의 미리 결정된 최소 시간 주기를 위한 PWM 인에이블 신호를 종료하는 단계와; 각 PWM 사이클중에 최소의 다른 미리 결정된 최소 시간 주기를 위한 PWM 인에이블 신호를 억제하는 단계를 구비하는 것을 특징으로 하는 영구 자석 모터의 펄스폭 변조 제어 방법.
11. 제10항에 있어서, 상기 권선단에 인가된 전압의 시간적분이 소정의 값에 도달할 때 상기 PWM 인에이블 신호를 종료하는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
12. 제11항에 있어서, 전자 정류 모터 전압 조절중에 상기 클럭 신호들이 발생함에 따라서 상기 PWM 인에이블 신호의 종료를 억제하는 단계를 구비하는 것을 특징으로 하는 방법.
13. 제11항에 있어서, PWM 인에이블 신호 종료 바로전에 최소 시간 주기가 경과하는 경우에 소정의 값에 도달하는 전자 전류 모터 전류에 응답하여 상기 PWM 인에이블 신호의 종료에 따라서 상기 클럭 신호들을 리세팅하는 단계를 구비하는 것을 특징으로 하는 방법.
14. 제13항에 있어서, 상기 리세팅 단계는: 상기 PWM 인에이블 신호의 연속적인 종료중에 시간적분을 결정하는 단계와; 상기 결정된 시간적분을 취소 시간적분과 비교하는 단계와; 상기 최소시간 적분이 상기 결정된 시간 간격 이하일 때 새로운 클럭 사이클을 발생하는 단계를 구비하는 것을 특징으로하는 방법.

Images