KR970001899Y1 - Power reduction circuit - Google Patents
Power reduction circuit Download PDFInfo
- Publication number
- KR970001899Y1 KR970001899Y1 KR2019940016386U KR19940016386U KR970001899Y1 KR 970001899 Y1 KR970001899 Y1 KR 970001899Y1 KR 2019940016386 U KR2019940016386 U KR 2019940016386U KR 19940016386 U KR19940016386 U KR 19940016386U KR 970001899 Y1 KR970001899 Y1 KR 970001899Y1
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- output
- power
- signal detector
- synchronous signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
- H01H9/541—Contacts shunted by semiconductor devices
- H01H9/542—Contacts shunted by static switch means
- H01H2009/545—Contacts shunted by static switch means comprising a parallel semiconductor switch being fired optically, e.g. using a photocoupler
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 베사에서 규정한 디스플레이 파워 관리 신호에서의 각 모드에 따른 신호 조합을 나타낸 테이블.1 is a table showing a signal combination according to each mode in the display power management signal defined by Besa.
제2도는 이 고안에 따른 소비전력 절감회로도이다.2 is a circuit diagram of power consumption reduction according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 수직동기 신호 검출부 200 : 수평동기 신호 검출부100: vertical synchronization signal detection unit 200: horizontal synchronization signal detection unit
300 : 모드 판별부 400 : 스탠바이모드 제어부300: mode determination unit 400: standby mode control unit
401 : 멀티 바이브레이터 402 : 릴레이401: multivibrator 402: relay
500 : 서스괜드 모드 제어부 501 : 레규레이터500: Suscum mode control unit 501: regulator
600 : 파워 오프 모드 제어부 601 : 포토 커플러600: power off mode control unit 601: photo coupler
602 : 펄스폭 변조부 11, 12 :인버터602: pulse width modulator 11, 12: inverter
A1, A2 : 앤드 게이트 NA1 : 낸드 케이트A1, A2: And Gate NA1: Nand Kate
Q1-Q3 : 트랜지스터 C1-C4 : 콘덴서Q1-Q3: Transistor C1-C4: Capacitor
R1, R2 : 저항R1, R2: resistance
이 고안은 소비전력 절감회로에 관한 것으로, 더욱 상세하게는 수평, 수직동기 신호를 검출하여 스탠바이 모드, 서스팬드 모드, 파워 오프 모드 등을 판별하고 판별된 모드에 따른 전원을 차단하여 전력을 절감하는 소비전력 절감회로에 관한 것이다.The present invention relates to a power consumption reduction circuit. More specifically, it detects horizontal and vertical synchronous signals to determine standby mode, suspend mode, power off mode, etc. and cuts power according to the determined mode to save power. It relates to a power consumption reduction circuit.
최근 환경 보호 자원에서의 절전형 시스템이 많이 대두됨에 따라 디스플레이 기기에 있어서도 전 세계적으로 그린(Green)모니터라 불리우는 절전형 모니터가 등장하게 되었으며 VESA(Video Electric Standards Association), EPA(Envelopment Protection Agency) 등 각종 관련 규격이 제정되어 적용되고 있다.With the recent rise of power-saving systems in environmental protection resources, power-saving monitors, called green monitors, have emerged in display devices worldwide, and related technologies such as the Video Electric Standards Association (VESA) and the Environment Protection Agency (EPA) Standards have been enacted and applied.
이때, 소비전력은 사용자가 시스템을 사용하지 않는 시간동안에는 별도 신호를 통하여 디스플레이 기기의 전원회로의 일부 또는 전체를 차단(Shutdown)시켜 절감(Saving)하고 있다.At this time, the power consumption is saved by shutting down part or all of the power circuit of the display device through a separate signal during a time when the user does not use the system.
즉, 소비자가 컴퓨터를 사용하고 있다가 소정 시간동안 키보드의 키를 입력하지 않으면 컴퓨터의 본체에서는 수평동기신호를 오프시켜 모니터로 출력시키지 않으며 이를 스탠바이 모드(Standby Mode)라 하고 비데오전압을 오프시켜 모니터의 영상이 나오지 않도록 하고 있다.In other words, if the consumer is using the computer but does not input the keyboard key for a predetermined time, the main body of the computer does not output the horizontal sync signal to the monitor, which is called standby mode, and the video voltage is turned off. 'S video is not coming out.
그리고, 다시 소정 시간동안 계속 키를 입력하지 않으면 수직동기신호를 오프시켜 모니터로 출력시키지 않으며 이를 서스팬드(Suspend) 모드라 하고, 소비전력을 30% 이하로 규정하고 있다.If the key is not pressed again for a predetermined time, the vertical synchronization signal is turned off and not output to the monitor. This is called a suspend mode, and power consumption is set to 30% or less.
다시 소정 시간동안 계속 키를 입력하지 않으면 수평, 수직동기신호를 모두 오프시켜 모니터로 출력시키지 않으며 이를 파워 오프 모드라 하고, 소비전력을 5W이하로 규정하고 있다.If the key is not pressed again for a predetermined time, both horizontal and vertical synchronization signals are turned off and not output to the monitor. This is called a power off mode and the power consumption is set to 5W or less.
제1도는 이러한 스탠바이 모드, 서스팬드 모드, 파워 오프 모드 등에 대해 VESA에서 규정한 신호 조합을 나타낸 테이블로서, 비데오 신호는 정상 모드일 때를 제외하고는 모두 블랭크되도록 규정하고 있다.FIG. 1 is a table showing signal combinations defined by VESA for the standby mode, the suspend mode, the power-off mode, and the like, and the video signals are defined to be blank except for the normal mode.
따라서, VESA에서 규정한 디스플레이 파워 관리 신호(Display Power Management Signaling, 이하, DPMS라 칭함)를 따르는 제품을 도입하여야만 모니터 시장을 지속적으로 선도할 수 있게 되었다.Therefore, it is necessary to introduce a product that conforms to Display Power Management Signaling (hereinafter, referred to as DPMS) as defined by VESA to continue to lead the monitor market.
이 고안의 목적은 입력되는 수평, 수직동기 신호를 검출하여 스탠바이 모드, 서스팬드 모드, 파워 오프 모드 등을 판별하고, 판별된 모드에 해당되는 전원을 차단하여VESA에서 규정한 DPMS를 따르는 제품을 설계하는 소비전력 절감회로를 제공함에 있다.The purpose of this design is to detect the horizontal and vertical synchronous signals that are input to determine standby mode, suspend mode, power off mode, etc. It is to provide a power consumption reduction circuit to design.
상기와 같은 목적을 달성하기 위한 이 고안에 따른 소비전력 절감회로의 특징은, 수직동기 신호가 입력되면 검출하는 수직동기 신호 검출부와, 수평동기 신호가 입력되면 검출하는 수평동기 신호 검출부와, 상기 수직동기 신호검출부와 수평동기 신호 검출부에서 검출된 수평, 수직동기 신호에 의해 스탠바이 모드, 서스팬드 모드, 파워 오프 모드 등을 판별하고 해당 모드 라인을 통해 하이 또는 로우 신호를 출력하는 모드 판별부와, 상기 모드 판별부에서 스탠바이 모드로 판별되면 비데오 전압의 공급을 차단하는 스탠바이 모드 제어부와, 상기 모드 판별부에서 서스팬드 모드로 판별되면 비데오 전압과 편향 전압의 공급을 차단하는 서스팬드 모드 제어부와, 상기 모드 판별부에서 파워 오프 모드로 판별되면 2차측 전원을 차단시켜 셋트내의 모든 전원이 차단되도록 하는 파워 오프 모드 제어부로 구성되는 점에 있다.A feature of the power consumption reduction circuit according to the present invention for achieving the above object is a vertical synchronous signal detector for detecting when a vertical synchronous signal is input, a horizontal synchronous signal detector for detecting when a horizontal synchronous signal is input, and the vertical A mode determination unit for determining a standby mode, a suspend mode, a power-off mode, etc. based on the horizontal and vertical synchronization signals detected by the synchronization signal detection unit and the horizontal synchronization signal detection unit, and outputting a high or low signal through a corresponding mode line; A standby mode controller which cuts off the supply of the video voltage when the mode determination unit determines the standby mode, and a suspend mode control unit which cuts off the supply of the video voltage and the deflection voltage when the mode determination unit determines the suspend mode; When the mode determination unit determines that the power-off mode, the secondary power supply is cut off to turn off all power in the set. It is composed of a power off mode control unit for blocking the circle.
이하, 이 고안에 따른 소비전력 절감회로의 바람직한 일실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of the power saving circuit according to the present invention will be described in detail.
제2도는 이 고안에 따른 소비전력 절감회로이다.2 is a power consumption reduction circuit according to the present invention.
제2도에서, 수직동기 신호가 입력되면 검출하는 수직동기 신호 검출부(100)와 수평동기 신호가 입력되면 검출하는 수평동기 신호 검출부(200)에는 검출된 수평, 수직 동기 신호에 의해 스탠바이 모드, 서스팬드 모드, 파워 오프 모드 등을 판별하고 해당 모드 라인을 통해 하이 신호를 출력하는 모드판별부(300)가 연결된다.In FIG. 2, the vertical synchronous signal detector 100 detects when the vertical synchronous signal is input and the horizontal synchronous signal detector 200 detects when the horizontal synchronous signal is input. The mode discrimination unit 300 for determining a span mode, a power off mode, and outputting a high signal through a corresponding mode line is connected.
이때, 상기 수직동기 신호 검출부(100)는 수직동기 신호가 입력되면 Q출력단을 통해 하여 신호를 출력하는 멀티바이브레이터로 구성되고, 수평동기신호 검출부(200)도 수평동기 신호가 입력되면 Q출력단을 통해 하이신호를 출력하는 멀티바이브레이터로 구성된다.At this time, the vertical synchronous signal detection unit 100 is configured as a multi-vibrator to output a signal through the Q output terminal when the vertical synchronous signal is input, the horizontal synchronous signal detection unit 200 also through the Q output terminal when the horizontal synchronous signal is input. It consists of a multivibrator that outputs a high signal.
한편, 상기 모드 판별부(300)는 상기 수직동기 신호 검출부(100)의 출력과 인버터(12)에 의해 반전된 수평동기 신호 검출부(200)의 출력을 조합하는 앤드 게이트(A1)와, 인버터(11)에 의해 반전된 수직 동기 신호 검출부(100)의 출력과 상기 수평동기 신호 검출부(200)의 출력을 조합하는 낸드 게이트(NA1)와, 상기 인버터(11)에 의해 반전된 수직동기 신호 검출부(100)외 출력과 상기 인버터(12)에 의해 수평동기 신호 검출부(200)의 출력을 조합하는 앤드 게이트(A2)로 구성된다.On the other hand, the mode determining unit 300 combines the output of the vertical synchronous signal detection unit 100 and the output of the horizontal synchronous signal detection unit 200 inverted by the inverter 12 and the inverter ( A NAND gate NA1 combining the output of the vertical synchronizing signal detector 100 inverted by 11 and the output of the horizontal synchronizing signal detector 200, and the vertical synchronizing signal detector inverted by the inverter 11 ( And an AND gate A2 which combines an output other than the output 100 and the output of the horizontal synchronous signal detection unit 200 by the inverter 12.
이때, 상기 앤드 게이트(A1)의 출력이 하이이면 스탠바이 모드이고, 앤드 게이트(NA1)의 출력이 로우이면 서스팬드 모드이며, 앤드게이트(A2)의 출력이 하이이면 파워 오프 모드가 된다.At this time, if the output of the AND gate A1 is high, it is in standby mode. If the output of the AND gate NA1 is low, it is in a suspend mode. If the output of the AND gate A2 is high, the power is turned off.
그리고, 상기 모드 판별부(300)의 게이트 구성은 달라질 수 있다.The gate configuration of the mode determination unit 300 may vary.
즉, 상기 수직 동기 신호 검출부(100)와 수평 동기 신호 검출부(200)의 출력을 Q출력단에서 검출한다면 상기 앤드게이트(A1,A2)대신 낸드 게이트를 사용하고 낸드 게이트(NA1)대신 앤드 게이트를 사용할 수 있다.That is, when the outputs of the vertical sync signal detector 100 and the horizontal sync signal detector 200 are detected at the Q output terminal, a NAND gate is used instead of the AND gates A1 and A2, and an AND gate is used instead of the NAND gate NA1. Can be.
한편, 상기 앤드 게이트(A1)의 출력단에는 스탠바이 모드일 때 해당 전원을 차단하는 스탠바이 모드 제어부(400)가 연결되고, 상기 낸드 게이트(NA1)의 출력단에는 서스팬드 모드일 때 해당 전원을 차단하는 서스팬드 모드 제어부(500)가 연결되며, 상기 앤드 게이트(A2)의 출력단에는 파워 오프 모드일 때 해당 전원을 차단하는 파워 오프 모드 제어부(600)가 연결된다.On the other hand, the standby mode control unit 400 for shutting off the power in the standby mode is connected to the output terminal of the AND gate (A1), the output terminal of the NAND gate (NA1) for shutting off the power in the suspend mode The suspend mode control unit 500 is connected, and a power off mode control unit 600 which cuts off the power when the power off mode is connected to the output terminal of the AND gate A2 is connected.
이때, 상기 스탠바이 모드 제어부(400)는, 상기 앤드 게이트(A1)의 출력을 일시 래치하는 멀티 바이브레이터(401)와, 상기 멀티 바이브레이터(401)의 출력에 의해 턴온/오프되는 NPN 타입의 트랜지스터(Q1)와, 상기 트랜지스터(Q1)가 턴온되면 스위치를 오프시켜 비데오 전원(Vcc)을 차단하는 릴레이(402)로 구성된다.At this time, the standby mode control unit 400 includes a multivibrator 401 for temporarily latching the output of the AND gate A1, and an NPN type transistor Q1 turned on / off by the output of the multivibrator 401. ) And a relay 402 that turns off the switch and cuts off the video power supply Vcc when the transistor Q1 is turned on.
이때, 상기 멀티바이브레이터(401)에는 저항(R1) 및 콘덴서(C1)로 된 시정수 회로 소자가 연결되어 멀티바이브레이터(401)의 입력이 로우일 때 일정 시간동안 출력을 하이로 잡아주는 역할을 한다.At this time, the multi-vibrator 401 is connected to a time constant circuit element consisting of a resistor (R1) and a capacitor (C1) to hold the output high for a predetermined time when the input of the multivibrator 401 is low. .
그러므로, 상기 저항(R1)과 콘덴서(C1)의 값을 조정함으로써 출력을 하이로 잡아주는 시간을 조절할 수 있다.Therefore, by adjusting the values of the resistor R1 and the capacitor C1, the time for holding the output high can be adjusted.
또한, 상기 릴레이(402)는 상기 트랜지스터(Q1)가 온되면 스위치가 오프되고 트랜지스터(Q1)가 오프되면 온되도록 설계한다.In addition, the relay 402 is designed such that the switch is turned off when the transistor Q1 is turned on and turned on when the transistor Q1 is turned off.
그리고, 상기 서스팬드 모드 제어부(500)는, 상기 낸드 게이트(NA1)의 출력단에 연결된 제어단으로 입력되는 신호가 하이일 때 8V가 입력되면 5V를 출력하고 15V가 입력되면 12V를 출력하는 레귤레이터(501)로 구성된다. 여기서, 미설명된 콘덴서(C2,C3)는 정류용이다.The suspend mode controller 500 may output 5V when 8V is input and 12V when 15V is input when the signal input to the control terminal connected to the output terminal of the NAND gate NA1 is high. 501. Here, the unexplained capacitors C2 and C3 are for rectification.
이때, 상기 레귤레이터(501)의 제어단으로 로우 신호가 입력되면 레귤레이터(501)로 입력되는 전압에 관계없이 출력은 없게 되므로 비데오 전압 및 편향 전압이 모니터로 공급되지 않게 된다.At this time, when a low signal is input to the control terminal of the regulator 501, there is no output regardless of the voltage input to the regulator 501, so that the video voltage and the deflection voltage are not supplied to the monitor.
또한, 상기 파워 오프 모드 제어부(600)는, 상기 앤드 게이트(A2)의 출력에 의해 턴온/오프되는 PNP타입의 트랜지스터(Q2)와, 상기 트랜지스터(Q2)가 턴온되면 포토 다이오드에 전류가 흐르게 되고, 포토 다이오드에 흐르는 전류에 의해 포토 트랜지스터가 턴온되는 포토 커플러(601)와, 상기 포토 커플러(601)의 포토 트랜지스터가 턴온되면 턴오프되고 상기 포토 커플러(601)가 턴오프되면 턴온되는 NPN타입의 트랜지스터(Q3)와, 상기 트랜지스터(Q3)가 턴온되면 구동 전압이 차단되어 후단에 접속되는 스위칭 트랜지스터(도시되지 않음)의 스위칭을 정지시켜 2차측 전원을 차단하는 펄스폭 변조(Pulse Modulation Width : 이하, pwm이라 칭함)부(602)로 구성된다.In addition, the power-off mode control unit 600, the PNP-type transistor (Q2) is turned on / off by the output of the AND gate A2, and when the transistor Q2 is turned on, a current flows in the photodiode. The photo coupler 601 which is turned on by the current flowing through the photodiode and the NPN type which is turned off when the photo transistor of the photo coupler 601 is turned on and turned on when the photo coupler 601 is turned off When the transistor Q3 and the transistor Q3 are turned on, the driving voltage is cut off to stop the switching of a switching transistor (not shown) connected to the rear end to cut off the secondary power supply. and pwm) part 602.
여기서, 미설명된 저항(R2)은 바이어스용이고, 다이오드(D1)는 역전류 방지용이며, 콘덴서(C4)는 노이즈 제거용이다.Here, the non-described resistor R2 is for bias, diode D1 is for reverse current prevention, and capacitor C4 is for noise removal.
이와 같이 구성된 이 고안은 외부(예를 들면, 컴퓨터의 본체)에서 수직동기 신호와 수평동기 신호가 분리되어 수직동기 신호 검출부(100)와 수평동기 신호 검출부(200)로 입력된다.According to the present invention configured as described above, the vertical synchronous signal and the horizontal synchronous signal are separated from the outside (for example, the main body of the computer) and input to the vertical synchronous signal detector 100 and the horizontal synchronous signal detector 200.
이때 수직동기 신호만 입력되고 수평동기신호가 입력되지 않는 스탠바이 모드이면 수직동기 신호 검출부(100)의 출력은 하이이고 수평동기 신호 검출부(200)의 출력은 로우가 된다.At this time, if only the vertical synchronous signal is input and the horizontal synchronous signal is not in the standby mode, the output of the vertical synchronous signal detector 100 is high and the output of the horizontal synchronous signal detector 200 is low.
따라서, 상기 수직동기 신호 검출부(100)의 출력과 인버터(12)에 의해 반전된 수평동기 신호 검출부(200)의 출력을 제공받는 모드 판별부(300)의 앤드 게이트(A1)의 출력은 하이이고, 인버터(11)에 의해 반전된 상기 수직동기 신호 검출부(100)의 출력과 수평동기신호 검출부(200)의 출력을 제공받는 낸드 게이트(NA1)의 출력은 하이이며, 상기 인버터(11)에 의해 반전된 수직 동기 신호 검출부(100)의 출력과 인버터(12)에 의해 반전된 수평동기 신호 검출부(200)의 출력을 제공받는 앤드 게이트(A2)의 출력은 로우이다.Accordingly, the output of the AND gate A1 of the mode determination unit 300, which receives the output of the vertical synchronous signal detector 100 and the output of the horizontal synchronous signal detector 200 inverted by the inverter 12, is high. The output of the NAND gate NA1, which receives the output of the vertical synchronous signal detector 100 and the output of the horizontal synchronous signal detector 200 inverted by the inverter 11, is high, and is output by the inverter 11. The output of the inverted vertical sync signal detector 100 and the output of the AND gate A2 provided with the output of the horizontal sync signal detector 200 inverted by the inverter 12 are low.
이때, 상기 앤드 게이트(A1)의 출력이 하이임에 따라 스탠바이 모드 제어부(400)의 멀티 바이브레이터(401)의 출력은 하이가 되어 후단의 트랜지스터(Q1)를 턴온시킨다. 여기서, 상기 멀티 바이브레이터(401)에 연결된 저항(R1) 및 콘덴서(C1)로 된 시정수 회로소자는 입력이 로우일 때 일정 시간동안 출력을 하이로 잡아주는 역할을 한다. 그러므로, 상기 저항(R1)과 콘덴서(C1)의 값을 조정함으로써 출력을 하이로 잡아주는 시간을 조절할 수 있다.At this time, as the output of the AND gate A1 is high, the output of the multivibrator 401 of the standby mode controller 400 becomes high to turn on the transistor Q1 of the next stage. Here, the time constant circuit element composed of the resistor R1 and the capacitor C1 connected to the multivibrator 401 serves to hold the output high for a predetermined time when the input is low. Therefore, by adjusting the values of the resistor R1 and the capacitor C1, the time for holding the output high can be adjusted.
그리고, 상기 트랜지스터(Q1)가 턴온되면 후단의 릴레이(402)의 스위치가 오프되어 비데오 전압(Vcc)의 공급이 중단된다. 따라서, 화면에는 영상이 나오지 않는다.When the transistor Q1 is turned on, the rear relay 402 is switched off to stop the supply of the video voltage Vcc. Therefore, no image appears on the screen.
이때, 낸드 게이트(NA1)의 출력은 하이이므로 레귤레이터(501)는 정상적으로5V와 12V를 부하에 공급하게 되어 모니터의 편향이 정상적으로 이루어진다.At this time, since the output of the NAND gate NA1 is high, the regulator 501 normally supplies 5V and 12V to the load, so that the deflection of the monitor is normally performed.
또한, 앤드 게이트(A2)의 출력은 로우이므로 트랜지스터(Q2)가 턴온된다. 상기 트랜지스터(Q2)가 턴온되면 포토 커플러(601)의 포토 다이오드가 도통되어 포토 다이오드에 전류가 흐르게 된다.In addition, since the output of the AND gate A2 is low, the transistor Q2 is turned on. When the transistor Q2 is turned on, the photodiode of the photo coupler 601 conducts and current flows in the photodiode.
그리고, 상기 포토 다이오드에 전류가 흐르게 되면 포토 트랜지스터가 턴온된다. 상기 포토 커플러(601)의 포토 트랜지스터가 턴온되면 트랜지스터(Q3)는 턴오프되므로 펄스폭 변조부(602)는 정상적으로 동작하게 되고 트랜스의 2차측에 1차측 전압을 유기시키는 스위치용 트랜지스터(도시되지 않음)는 펄스폭 변조부(602)의 듀티에 의해 온/오프 타임이 제어되어 스위칭을 하게 된다.When a current flows through the photodiode, the phototransistor is turned on. Since the transistor Q3 is turned off when the photo transistor of the photo coupler 601 is turned on, the pulse width modulator 602 operates normally, and a switch transistor (not shown) which induces a primary voltage on the secondary side of the transformer. ) Is switched on by controlling the on / off time by the duty of the pulse width modulator 602.
한편, 외부에서 수직동기 신호는 입력되지 않고 수평동기 신호만 입력되는 서스팬드 모드이면 수직동기 신호검출부(100)의 출력은 로우이고 수평동기 신호 검출부(200)의 출력은 하이가 된다.On the other hand, in the suspend mode in which the vertical synchronous signal is not input from the outside and only the horizontal synchronous signal is input, the output of the vertical synchronous signal detector 100 is low and the output of the horizontal synchronous signal detector 200 is high.
그러므로, 앤드 게이트(A1,A2) 및 낸드 게이트(NA1)의 출력이 모두 로우가 된다.Therefore, the outputs of the AND gates A1 and A2 and the NAND gate NA1 are both low.
이때, 상기 앤드 게이트(A1)의 출력이 로우이므로 레귤레이터(401)의 출력은 로우가 되고 트랜지스터(Q1)는 턴오프된다. 그리고, 상기 트랜지스터(Q1)가 턴오프되면 릴레이(402)의 스위치가 온되어 비데오 전압(Vcc)이 공급된다.At this time, since the output of the AND gate A1 is low, the output of the regulator 401 is low and the transistor Q1 is turned off. When the transistor Q1 is turned off, the relay 402 is switched on to supply the video voltage Vcc.
그러나, 낸드 케이트(NA1)의 출력도 로우이므로 레귤레이터(501)에서 출력되는 전압(5V, 12V)이 없게된다. 따라서, 모니터로 비데오 전압과 편향 전압이 공급되지 않게 되어 편향도 이루어지지 않게 되고 영상도 나타나지 않게 되므로 소비전력을 30% 이하로 절약할 수 있게 된다.However, since the output of the NAND gate NA1 is low, there are no voltages 5V and 12V output from the regulator 501. Therefore, the video voltage and the deflection voltage are not supplied to the monitor, so that the deflection is not performed and the image is not displayed, thereby saving power consumption of 30% or less.
또한, 앤드 게이트(A2)의 출력이 로우이므로 트랜지스터(Q2)가 턴온되고 포토 커플러(601)의 포토 트랜지스터가 턴온되어 트랜지스터(Q3)를 턴오프시킨다. 따라서, 펄스폭 변조부(602)는 정상적으로 동작하게 되고 스위치용 트랜지스터는 펄스폭 변조부(602)의 듀티에 의해 온/오프 타임이 제어되어 스위칭을 하게 된다.In addition, since the output of the AND gate A2 is low, the transistor Q2 is turned on and the photo transistor of the photo coupler 601 is turned on to turn off the transistor Q3. Accordingly, the pulse width modulator 602 operates normally, and the switching transistor is controlled by switching the on / off time by the duty of the pulse width modulator 602.
한편, 외부에서 수직동기 신호와 수평동기 신호가 모두 입력되지 않는 파워 오프 모드이면 수직동기 신호 검출부(100)와 수평동기 신호 검출부(200)의 출력은 로우가 된다.On the other hand, in the power-off mode in which neither the vertical synchronous signal nor the horizontal synchronous signal are input from the outside, the outputs of the vertical synchronous signal detector 100 and the horizontal synchronous signal detector 200 are low.
그러므로, 앤드 게이트(A1)의 출력은 로우이고, 낸드 게이트(NA1)와 앤드 게이트(A2)의 출력은 하이가 된다.Therefore, the output of the AND gate A1 is low, and the outputs of the NAND gate NA1 and the AND gate A2 are high.
이때, 상기 앤드 게이트(A2)의 출력이 하이이므로 트랜지스터(Q2)는 턴오프되고 포토 커플러(601)의 포토 다이오드에는 전류가 흐르지 않게 된다. 따라서, 포토 커플러(601)의 포토 트랜지스터는 턴오프되므로 트랜지스터(Q3)는 턴온된다.At this time, since the output of the AND gate A2 is high, the transistor Q2 is turned off and no current flows through the photodiode of the photo coupler 601. Thus, the transistor Q3 is turned on because the photo transistor of the photo coupler 601 is turned off.
상기 트랜지스터(Q3)가 턴온되면 펄스폭 변조부(602)의 출력은 없게 된다. 따라서, 상기 펄스폭 변조부(602)의 듀티비에 의해 스위칭하는 스위칭용 트랜지스터는 스위칭을 하지 못하게 되므로 2차측 전원이 차단되어 셋트내의 모든 전원이 차단된다.When the transistor Q3 is turned on, there is no output of the pulse width modulator 602. Therefore, since the switching transistor for switching by the duty ratio of the pulse width modulator 602 is unable to switch, the secondary power is cut off and all the power in the set is cut off.
따라서, 앤드 케이트(A1)의 로우 출력에 의해 스탠바이 모드 제어부(400)에서 릴레이(401)가 온되고, 낸드게이트(NA1)의 하이 출력에 의해 서스팬드 모드제어부(500)에서 레귤레이터(501)가 5V와 12V를 출력하더라도 상기 파워 오프 모드 제어부(600)에 의해 2차측 전원이 차단되므로 부하에 아무런 영향도 미치지 못한다.Accordingly, the relay 401 is turned on in the standby mode control unit 400 by the low output of the end gate A1, and the regulator 501 is turned on in the suspend mode control unit 500 by the high output of the NAND gate NA1. Outputs 5V and 12V, the secondary power is cut off by the power-off mode control unit 600 and thus has no effect on the load.
이상에서와 같이 이 고안에 따른 소비전력 절감회로에 의하면, 입력되는 수평, 수직동기 신호를 검출하여 스탠바이 모드로 판별되면 비데오 전압의 공급을 차단하고, 서스팬드 모드로 판별되면 비데오 전압과 편향 전압의 공급을 차단하며, 파워 오프 모드로 판별되면 셋트내의 모든 전원을 차단함으로써, 간단하게 VESA에서 규정한 DPMS를 따르는 제품의 설계가 가능하면서, 해당 모드에 맞게 소비전력을 절감하는 효과가 있다.As described above, according to the power consumption reduction circuit according to the present invention, when the input horizontal and vertical synchronization signals are detected and the standby mode is determined, the supply of the video voltage is cut off, and when the suspension mode is determined, the video voltage and the deflection voltage are determined. When it is determined that the power off mode is turned off, all the power supplies in the set are cut off, so it is possible to simply design a product conforming to the DPMS defined by VESA and reduce power consumption according to the mode.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940016386U KR970001899Y1 (en) | 1994-06-30 | 1994-06-30 | Power reduction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940016386U KR970001899Y1 (en) | 1994-06-30 | 1994-06-30 | Power reduction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960003435U KR960003435U (en) | 1996-01-22 |
| KR970001899Y1 true KR970001899Y1 (en) | 1997-03-17 |
Family
ID=19387555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019940016386U Expired - Fee Related KR970001899Y1 (en) | 1994-06-30 | 1994-06-30 | Power reduction circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970001899Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279150B1 (en) * | 1997-11-14 | 2001-01-15 | 구자홍 | Power saving device in DPM mode |
-
1994
- 1994-06-30 KR KR2019940016386U patent/KR970001899Y1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960003435U (en) | 1996-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005216B1 (en) | Power saving apparatus for pc | |
| US8098242B2 (en) | Arrangement comprising a first electronic device and a power supply unit and method for operating an electronic device | |
| KR970060903A (en) | Power saving control circuit of video equipment | |
| KR19980014710A (en) | A display device having a power saving circuit | |
| US5691630A (en) | Power supply control apparatus | |
| KR101633297B1 (en) | Power supply apparatus and method for reducing standby power of electronic device | |
| KR970001899Y1 (en) | Power reduction circuit | |
| JP2004023918A (en) | Power control circuit | |
| KR101926184B1 (en) | Stanby power decrease apparatus of the monitor | |
| KR100298305B1 (en) | Switching mode power supply to minimize power consumption in standby mode | |
| KR0150419B1 (en) | Power saving circuit by reset circuit | |
| KR19990003854A (en) | Minimizing power of display device and device using same | |
| KR100279150B1 (en) | Power saving device in DPM mode | |
| JPS63288309A (en) | Power source switching control circuit for electronic apparatus | |
| US7936349B2 (en) | Power supply apparatus and flat-screen television set | |
| KR100204232B1 (en) | Automatic power saving circuit of multimedia video display device | |
| KR950007117B1 (en) | Auto-changing circuit for monitor | |
| KR20010010972A (en) | Power control circuit in a monitor | |
| JPH07219687A (en) | Power saving mode control circuit | |
| CN115567048A (en) | Intelligent switch circuit and intelligent switch panel | |
| KR19980022759U (en) | Power Stabilization Circuit in Suspend Mode for Monitors | |
| KR0114761Y1 (en) | The power fail detection circuit | |
| KR200172659Y1 (en) | Monitor with voltage abnomal status display function and protation function | |
| KR0126262B1 (en) | TV receiver power supply | |
| KR100202453B1 (en) | Control method of power failure status display in VSI and TV |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
St.27 status event code: A-0-1-A10-A12-nap-UA0108 |
|
| A201 | Request for examination | ||
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| UA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-UA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| UG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-UG1501 |
|
| UG1604 | Publication of application |
St.27 status event code: A-2-2-Q10-Q13-nap-UG1604 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-UE0701 |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-UR0701 |
|
| UR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-UR1002 Fee payment year number: 1 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 5 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 6 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 7 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20050228 Year of fee payment: 9 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 9 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-UC1903 Not in force date: 20060318 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| UC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-UC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20060318 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |