[go: up one dir, main page]

KR970009863B1 - 반도체 소자의 실리콘절연막형성방법 - Google Patents

반도체 소자의 실리콘절연막형성방법 Download PDF

Info

Publication number
KR970009863B1
KR970009863B1 KR1019940001148A KR19940001148A KR970009863B1 KR 970009863 B1 KR970009863 B1 KR 970009863B1 KR 1019940001148 A KR1019940001148 A KR 1019940001148A KR 19940001148 A KR19940001148 A KR 19940001148A KR 970009863 B1 KR970009863 B1 KR 970009863B1
Authority
KR
South Korea
Prior art keywords
gas
insulating film
oxide film
nitrogen
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019940001148A
Other languages
English (en)
Other versions
KR950024281A (ko
Inventor
황현상
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19376077&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR970009863(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019940001148A priority Critical patent/KR970009863B1/ko
Priority to JP6178350A priority patent/JP2665316B2/ja
Priority to DE4428911A priority patent/DE4428911A1/de
Priority to US08/376,716 priority patent/US5512519A/en
Publication of KR950024281A publication Critical patent/KR950024281A/ko
Application granted granted Critical
Publication of KR970009863B1 publication Critical patent/KR970009863B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10P14/60—
    • H10D64/01344—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H10P14/6318—
    • H10P14/6927—
    • H10P14/6309—
    • H10P14/6322—
    • H10P14/6334—
    • H10P14/69215—

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

반도체 소자의 실리콘절연막형성방법
제1도는 사산화시간에 따른 산화막의 성장 두께를 나타낸 그래프.
제2도는 공정온도와 실리콘기판과 실리콘옥사이드 사이의 질소 농도 관계를 나타내는 그래프.
본 발명은 반도체 소자 제조 공정 중에서 실리콘 절연막 형성공정에 관한 것으로 특히 신뢰성을 개선하기 위해 기본의 O2분위기에서 성장시키던 방법대신 NO와 O2분위기에서 플로우레이트를 조절하여 최적 산화막을 성장시키는 방법으로 최적량의 질소를 Si와 SiO2계면에 함유시킬수 있는 방법이다.
모스트랜지스터에서는 소스와 드레인 사이에서 형성되며 이 채널 형성 부위위에 게이트를 위치시키고, 이 게이트는 채널이나 소스/드레인과 절연시킨다. 이 때 절연을 위해 절연막으로 주로 실리콘 산화막(옥사이드 :SiO2)을 이용하는데 본 발명은 이 산화막 형성방법에 관한 것이다.
종래에는 O2분위기에서 실리콘을 산화시켜 산화막을 성장시켰는데, 최근에 발표된 논문들에 의하면 N2O 개스를 분위기로 이용하여 게이트 산화막을 성장시키면 Si/SiO2계면에 적정량의 질소(N)이 함유되어서 소자의 신뢰성이 현저히 향상되고, P+폴리실리콘 게이트를 사용하는 MOS 소자에서 보론의 침투가 억제된다고 보고되고 있다. 이 논문은 본 발명의 발명자가 공동으로 연구하여 발표한 황현상 etal., Appl.Phys. Lett. Vol.57. P.1010 1990 및 황현상 et. al., IEEE IEDM '90 P.421에 잘 설명되어 있다.
N2O 개스 분위기로 게이트 산화막을 성장시키면 신뢰성이 개선되는 원인은 Si/SiO2계면의 스트레인을 질소 원자가 일부 완화하여 이로 인해 전기적 스트레스하에서 인터페이스나 트랩이 생성될 가능성이 줄어들기 때문이라고 해석된다.
종래의 산화공정에 사용된 O2분위기 대신 N2O 분위기를 사용함으로써 간단하게 질소를 계면에 함유시킬 수 있다.
그러나 이 공정은 반응온도가 매우 높아서, 기존의 공정온도를 사용할 경우(약 950℃), 성장가능한 산화막의 두께는 매우 얇고, 함유되는 질소의 양도 상대적으로 적다.
최근 논문(P.J, Tobin, Symp. on VlsI technology, 1993, P.51)에 의하면 N2O가 950℃에서 64.3%, N2, 31% O2, 4.7%의 NO로 분해된다. 이 때 계면에 들어가는 질소의 양은 NO 의 양과 직접적으로 관련된다. 그러므로 좀더 빨리 그리고 최적의 질소를 Si/SiO2계면에 함유시키기 위해서는 NO의 양을 증가시킬 필요가 있다.
지금까지 알려진 종래 기술의 경우, N2O의 분해가 매우 고온에서 일어남으로써 저온에서 반응시킬 경우 시간이 오래 걸리고, 질소의 양도 적어진다. 그리고 차세대 소자의 경우 온도×시간의 값이 커지면 정션(Junction)이 깊어지는 문제가 있어서 실제 소자에 적용이 어렵다. 특히 최적의 신뢰성과 소자 성능을 가지기 위해 약 1050℃ 정도에서 반응해야 함으로 급속온도공정(Rapid Thermal Process)이 아닐 경우 응용하기가 어렵다.
본 발명은 종래 N2O 분위기하에서 산화하는 방법 대신에, N2O가 고온 반응시 N2, O2, NO로 분해된다는데에 착안하여, NO와 O2를 반응로 내로 플로우레이트를 독립적으로 조절하면서 공급하여, 최적의 질소를 함유하게 하면서 동시에 산화막의 두께도 충분히 두껍게 성장시킬 있게 한 것이다.
본 공정의 가장 큰 특징을 종래 N2O의 높은 공정온도를 반응성이 강한 NO와 O2개스를 이용하여 상당히 낮은 온도에서 가능하게 만든 것이다. 또한 종래 공정의 경우, 질소가 계면에 함유되어 성장 가능한 산화막이 상당히 얇아지지만 본 발명의 경우 우선 낮은 NO농도에서 산화시킨후, 그 후 높은 NO농도에서 성장시키면 게이트 산화막의 두께를 쉽게 조절할 수 있다.
본 발명의 제조 공정은 먼저 게이트 옥사이드를 형성시킬 웨이퍼를 반응로 내에 안치한 후 질소 개스나 아르곤 개스를 이용하여 대기압 상태에서 퍼징하고 온도를 750℃내지 1050℃정도로 유지시키는 준비단계를 완료한다.
다음으로 NO 개스와 O2개스를 공급하여 산화공정을 실시한다. 이 때 산화막의 두게와 용도에 따라 NO 개스와 O2개스의 플로우 레이트를 조절한다. 보통 NO 개스와 O²개스의 플로우 레이트를 100 : 1에서 1 : 100정도로 하여 실시하면 된다.
게이트옥사이드를 100Å정도 성장 시키기 위하여 900℃의 온도로 20분 내지 30분정도 산화시키면 된다.
여기서 산화막을 두껍게 형성하기 위하여는 산소 개스를 공급비율을 높게하면 되고, 또 질소함유량을 증가시키기 위하여는 NO 개스의 공급양을 높게 하면 된다.
또 Si/SiO2계면에 함유되는 질소원자의 수를 증가시키기 위하여는 산화 초기에는 O2의 플로우 레이트를 많이 하고 산화말기에는 NO의 플로우 레이트를 증가시켜서 상대적으로 두꺼운 산화막을 저온에서 성장시키면서 최적량의 질소를 함유하게 할수 있다.
또 하나의 예로서는 질소의 양을 상대적으로 증가시키기 위해 산화 후 좀 더 높은 온도에서 NO의 플로우 레이트를 높게하여 열처리하면 된다.
여기서는 실리콘 절연막 형성방법만 구체적으로 설명하였지만 이 방법은 게이트 절연막이 필요한 MOSFET제조시에도 활용되며, 비휘발성 소자인 EPROM,E2PROM, Flash Memory 등의 제조시 턴널링 산화막 형성공정에 이용하면 현저히 튼 효과를 거둘 수 있다.
이들 소자 들, EPROM, E²PROM, Flash Memory등의 제조 방법은 이미 널리 알려진 기술이므로 여기서 재차 설명할 필요가 없으며 단지 기존의 공정중에서 게이트옥사이드 형성단계나 턴널링옥사이드 형성단계에서 본 발명의 방법을 대신 사용하여 절연막을 형성하면 된다.
본 발명에 의하여 형성된 실리콘 절연막이 소자의 특성에 미치는 효과는 위에서 언급한 논문에서 공개된 바와 유사한데, 즉 소자의 신뢰성이 향상되고, P+ 게이트 PMOS에서 보론의 침투가 억제되며, 수율도 향상된다.
그리고 위에서 언급한 논문에서 설명된 효과보다 우수한 점은 산화막의 성장 온도를 낮출수 있고, 산화막의 두께를 쉽게 조절할수 있으며, 또 한 질소의 양을 각 소자별로 최적화된 양만큼을 넣을 수 있는 점이다. 즉 기존공정에서는 공정온도가 유일한 변수이었으나 본 발명은 온도와 개스의 종류 및 개스공급비율까지 변수로 되어서 공정의 최적화에 유리하다.
제1도는 산화시간에 따른 산화막의 성장 두께를 나타낸 그래프인데 여기서 보인 바와 같이, 산화공정온도를 950℃이하로 유지하면서 공정을 진행할 때 N2O 분위기 에서만 산화하던 기존의 방법에서는 (A)곡선으로 보인바와 같은 정도의 두께로 산화막이 성장하지만, 본 발명의 방법인 NO+O2분위기하에서 산화하게 되면 곡선 (B)에서 보인 바와 같이 그 두께가 빨리 성장되는 것을 알 수 있다.
또 제2도는 공정온도와 실리콘기판과 실리콘옥사이드 사이의 질소 농도 관계를 나타내는 그래프인데 여기거 보인 바와같이, 종래 기술인 N2O 분위기게서만 산화하면 (C)곡선으로 보인 바와같은 정도의 질소 함유율로 되지만, 본 발명의 방법인 NO+O2분위기하에서 산화하게되면 곡선(D)에서 보인 바와 질소 함유율이 매우 높게 형성되는 것을 알 수 있다.
본 발명은 실리콘절연막이 필요한 MOSFET 제조 시에 이용되며, 또 MOSFET이 필요한 모든 제품에 응용이 가능하고, 특히 비휘발성 소자인 EPROM, E²PROM, Flash Memory(플래쉬 메모리)셀 등의 턴널링 산화막에 응용하면 현저히 소자수명을 향상시킬 수 있다.

Claims (6)

  1. 반도체소자의 실리콘절연막을 형성하는 방법에 있어서, 형성 가스로 NO가스와 O2개스를 사용하는 것을 특징으로 하는 반도체소자의 실리콘절연막 형성방법.
  2. 제1항에 있어서, 상기 실리콘절연막을 형성하는 공정 초기에는 O2가스의 유입량을 많게하고 공정 말기에는 NO가스의 유입량을 많게 하는 반도체소자의 실리콘절연막 형성방법.
  3. 제2항에 있어서, 상기 실리콘절연막의 두께가 상기 O2가스의 주입량과 비례하는 반도체 소자의 실리콘절연막 형성방법.
  4. 제2항에 있어서, 상기 실리콘절연막에 상기 NO가스을 사용하여 질소 원자를 함유시키는 반도체 소자의 실리콘절연막형성방법.
  5. 제4항에 있어서, 상기 실리콘절연막의 질소 원자 함유량이 상기 NO가스와 주입량과 비례하는 반도체 소자의 실리콘절연막형성방법.
  6. 제1항에 있어서, 상기 실리콘절연막을 750℃내지 1050℃의 온도를 20분 내지 30분 동안 형성하는 반도체 소자의 실리콘절연막형성방법.
KR1019940001148A 1994-01-22 1994-01-22 반도체 소자의 실리콘절연막형성방법 Expired - Lifetime KR970009863B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940001148A KR970009863B1 (ko) 1994-01-22 1994-01-22 반도체 소자의 실리콘절연막형성방법
JP6178350A JP2665316B2 (ja) 1994-01-22 1994-07-29 半導体素子のシリコン絶縁膜形成方法
DE4428911A DE4428911A1 (de) 1994-01-22 1994-08-16 Verfahren zum Bilden einer Silizium-Isolationsschicht in einem Halbleiterbauelement
US08/376,716 US5512519A (en) 1994-01-22 1995-01-23 Method of forming a silicon insulating layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940001148A KR970009863B1 (ko) 1994-01-22 1994-01-22 반도체 소자의 실리콘절연막형성방법

Publications (2)

Publication Number Publication Date
KR950024281A KR950024281A (ko) 1995-08-21
KR970009863B1 true KR970009863B1 (ko) 1997-06-18

Family

ID=19376077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001148A Expired - Lifetime KR970009863B1 (ko) 1994-01-22 1994-01-22 반도체 소자의 실리콘절연막형성방법

Country Status (4)

Country Link
US (1) US5512519A (ko)
JP (1) JP2665316B2 (ko)
KR (1) KR970009863B1 (ko)
DE (1) DE4428911A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585729B2 (en) 2006-10-12 2009-09-08 Samsung Electronics Co., Ltd. Method of manufacturing a non-volatile memory device

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844668A3 (en) * 1996-11-25 1999-02-03 Matsushita Electronics Corporation MOS structure of semiconductor device and method of manufacturing the same
AU5429998A (en) * 1996-12-03 1998-07-15 Scott Specialty Gases, Inc. Process for forming ultrathin oxynitride layers and thin layer devices containing ultrathin oxynitride layers
US5821172A (en) * 1997-01-06 1998-10-13 Advanced Micro Devices, Inc. Oxynitride GTE dielectrics using NH3 gas
JP3949211B2 (ja) * 1997-03-06 2007-07-25 富士通株式会社 半導体装置の製造方法
EP0916156B1 (en) * 1997-04-07 2004-06-09 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device having "shallow trench isolation"
KR19990003490A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 산화막 형성방법
JP2000091289A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 半導体集積回路装置の製造方法
FR2783530B1 (fr) 1998-09-21 2001-08-31 Commissariat Energie Atomique Procede de preparation, par nitruration, d'un substrat de silicium pour la formation d'une couche isolante mince
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
KR100281135B1 (ko) * 1999-02-22 2001-02-01 김영환 반도체 소자의 게이트 산화막 형성 방법
US6407008B1 (en) * 2000-05-05 2002-06-18 Integrated Device Technology, Inc. Method of forming an oxide layer
US20040147169A1 (en) 2003-01-28 2004-07-29 Allison Jeffrey W. Power connector with safety feature
US7258562B2 (en) 2003-12-31 2007-08-21 Fci Americas Technology, Inc. Electrical power contacts and connectors comprising same
US7384289B2 (en) * 2005-01-31 2008-06-10 Fci Americas Technology, Inc. Surface-mount connector
US7635655B2 (en) * 2006-03-30 2009-12-22 Tokyo Electron Limited Method for replacing a nitrous oxide based oxidation process with a nitric oxide based oxidation process for substrate processing
US7726982B2 (en) 2006-06-15 2010-06-01 Fci Americas Technology, Inc. Electrical connectors with air-circulation features
US7641500B2 (en) * 2007-04-04 2010-01-05 Fci Americas Technology, Inc. Power cable connector system
US7905731B2 (en) * 2007-05-21 2011-03-15 Fci Americas Technology, Inc. Electrical connector with stress-distribution features
US7762857B2 (en) * 2007-10-01 2010-07-27 Fci Americas Technology, Inc. Power connectors with contact-retention features
US8062051B2 (en) * 2008-07-29 2011-11-22 Fci Americas Technology Llc Electrical communication system having latching and strain relief features
US8323049B2 (en) 2009-01-30 2012-12-04 Fci Americas Technology Llc Electrical connector having power contacts
USD619099S1 (en) 2009-01-30 2010-07-06 Fci Americas Technology, Inc. Electrical connector
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
USD618181S1 (en) 2009-04-03 2010-06-22 Fci Americas Technology, Inc. Asymmetrical electrical connector
USD618180S1 (en) 2009-04-03 2010-06-22 Fci Americas Technology, Inc. Asymmetrical electrical connector
EP2624034A1 (en) 2012-01-31 2013-08-07 Fci Dismountable optical coupling device
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239200A (ja) * 1987-03-27 1988-10-05 Shin Etsu Handotai Co Ltd シリコンウエ−ハ強化方法
JPS6435954A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Integrated circuit device
JPH04245636A (ja) * 1991-01-31 1992-09-02 Oki Electric Ind Co Ltd 絶縁膜形成方法
JP3041066B2 (ja) * 1991-03-15 2000-05-15 沖電気工業株式会社 絶縁膜形成方法
JP3041114B2 (ja) * 1991-12-12 2000-05-15 沖電気工業株式会社 酸窒化膜層の絶縁膜形成方法
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585729B2 (en) 2006-10-12 2009-09-08 Samsung Electronics Co., Ltd. Method of manufacturing a non-volatile memory device

Also Published As

Publication number Publication date
JPH07221093A (ja) 1995-08-18
DE4428911A1 (de) 1995-07-27
KR950024281A (ko) 1995-08-21
US5512519A (en) 1996-04-30
JP2665316B2 (ja) 1997-10-22

Similar Documents

Publication Publication Date Title
KR970009863B1 (ko) 반도체 소자의 실리콘절연막형성방법
EP0617461B1 (en) Oxynitride dielectric process for IC manufacture
KR100390686B1 (ko) 질소산화물 게이트 유전체 및 그 형성방법
KR101164688B1 (ko) 게이트 스택 측벽 스페이서들을 제조하기 위한 방법
JP4340830B2 (ja) 半導体装置のゲート絶縁膜形成方法
US6884685B2 (en) Radical oxidation and/or nitridation during metal oxide layer deposition process
JP3976282B2 (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
KR100855388B1 (ko) 수소 환경하에서의 어닐을 수행하여 실리콘 카바이드층상에 산화물층을 제조하는 방법
US6727134B1 (en) Method of forming a nitride gate dielectric layer for advanced CMOS devices
KR20090107094A (ko) 단일 웨이퍼 저압 화학 기상 증착을 이용한 실리콘 산화물 및 옥시나이트라이드 증착 방법
JPH1187712A (ja) 半導体処理で使用される重水素物質
US6436848B1 (en) Method for forming nitrogen-rich silicon oxide-based dielectric materials
US6372578B1 (en) Manufacturing method of non-volatile semiconductor device
KR20050108414A (ko) 반도체 장치 및 그 제조 방법, 및 금속 화합물 박막의 제조방법
US7160818B2 (en) Semiconductor device and method for fabricating same
KR100627219B1 (ko) 반도체 장치의 제조 방법
KR940007448B1 (ko) 게이트절연막 형성방법
KR100247904B1 (ko) 반도체 장치의 제조방법
US7358198B2 (en) Semiconductor device and method for fabricating same
Lucovsky et al. Low-temperature plasma-assisted oxidation of Si: a new approach for creation of device-quality Si SiO2 interfaces with deposited dielectrics for applications in Si MOSFET technologies
KR20000021246A (ko) 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
JPH05145068A (ja) 半導体装置の製造方法
US6566271B1 (en) Method of producing a semiconductor surface covered with fluorine
KR100257860B1 (ko) 반도체 소자의 유전체막 형성 방법
TW202519024A (zh) 半導體元件的製備方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

EXPY Expiration of term
PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20140123

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000