[go: up one dir, main page]

KR970008905A - 빠른 포착 비트 타이밍 루프 방법 및 장치 - Google Patents

빠른 포착 비트 타이밍 루프 방법 및 장치 Download PDF

Info

Publication number
KR970008905A
KR970008905A KR1019960032113A KR19960032113A KR970008905A KR 970008905 A KR970008905 A KR 970008905A KR 1019960032113 A KR1019960032113 A KR 1019960032113A KR 19960032113 A KR19960032113 A KR 19960032113A KR 970008905 A KR970008905 A KR 970008905A
Authority
KR
South Korea
Prior art keywords
signal
sum
determining
magnitude
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960032113A
Other languages
English (en)
Other versions
KR100433751B1 (ko
Inventor
다까노리 사에끼
유끼오 후꾸조
앤드렌 칼
씨 파카첼리스 존
브이 루카스 레너드
스넬 짐
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
리차드 엘 발렌타인
해리스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤, 리차드 엘 발렌타인, 해리스 코포레이션 filed Critical 가네꼬 히사시
Publication of KR970008905A publication Critical patent/KR970008905A/ko
Application granted granted Critical
Publication of KR100433751B1 publication Critical patent/KR100433751B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70755—Setting of lock conditions, e.g. threshold
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 직접 순차 주파수확산방식 수신기에 있어서, 비트 동기화를 획득하고 조정하기 위한 장치에 관한 것이다. 본 발명의 일실시예에 있어서는, 클록킹 회로를 클록주기의 1/2만큼 늦게 샘플링함에 의하여 및 한주기의 생략과 반전을 결합하도록 선택적으로 클록킹 회로를 반전함으로써 1/2주기만큼 샘플링을 빠르게 함에 의하여 비트 동기화를 조정한다. 또한 본 발명의 다른 일실시예에 있어서 동기화 회로는 필요한 경우에 부분합 및 입력 데이터 모두를 다운쉬프트함으로써 구성 요소들이 집적되어 오버플로하는 것을 막는다.

Description

빠른 포착 비트 타이밍 루프 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 의하여 사용될 수 있는 다양한 클록 신호들을 도시하고 있는 그래프.

Claims (10)

  1. 복수개의 기호를 포함하고 있는 신호의 비트 동기화를 획득하기 위한 회로에 있어서; (a) 각각의 상기 기호의 N개의 샘플을 획득하는 수단과,(b) 각각의 상기 샘플의 크기를 결정하는 수단과, (c) 소정의 시간 주기 동안에 각각의 i번째 샘플의 크기의 합을 얻는 수단과(여기서 i는 1에서 N까지의 수), (d) 상기 크기의 합 중에서 가장 큰 것을 결정하는 수단과, (e) 상기 가장 큰 크기의 합과 바로 인접한 샘플의 크기의 합을 비교하는 수단과, (f) 상기 비교 수단에 응답하여 비트 동기화를 획득하는 수단, 및 (g) 크기의 합의 오버플로를 회피하기 위한 수단을 포함하는 상기 합을 구하는 수단들로 구성되는 것을 특징으로 하는 회로.
  2. 제1항에 있어서, 상기 오버플로를 막기 위한 수단은; (a)크기의 합중 하나가 소정 문턱값을 초과하는 때를 검출하기 위한 수단과, (b) 소정 문턱값을 초과하는 상기 크기의 합중 하나를 감소시키는 수단과, (c) 소정 문턱값을 초과하는 상기 크기의 합중 하나에 추가 크기를 더하여 크기를 감소시키는 수단, 및 (d) 소정 문턱값을 초과하는 상기 크기의 합중 하나를 감소시키기 위하여 더하여지는 감소를 위한 상기 수단이 몇 번이나 더하여지는가의 수를 기록하는 수단을 포함하는 것을 특징으로 하는 회로.
  3. 제2항에 있어서, 상기 감소를 위한 수단은 소정 소정 문턱값을 초과하는 상기 크기의 합중 하나를 오른쪽으로 편이시키기 위한 수단을 포함하고, 상기 기록하는 수단은 상기 감소를 위한 수단이 소정 문턱값을 초과하는 상기 크기의 합중 하나에 각각의 더하여지는 때마다 증가하는 레지스터를 포함하는 것을 특징으로 하는 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 비트 동기화는 상기 인접 샘플들중 하나의 크기합이 상기 크기합의 최대값의 소정부분을 초과하는 때에 조정되는 것을 특징으로 하는 회로. 여기서 상기 최대값의 소정부분은 약 75%인 것이 바람직하다.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 비트 동기화는 비트 동기화 클록을 선택적으로 반전시킴으로써 조정되고, 비트 동기화 클록의 한 주기를 선택적으로 생략함으로써 비트 동기화가 조정되는 것을 특징으로 하는 회로.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 신호는 수신된 신호와 PN패턴을 상관분석하는 코릴레이터로부터 출력되는 신호인 것을 특징으로 하는 회로.
  7. 수신된 신호내에서의 비트 타이밍을 획득하기 위한 방법에 있어서; (a) 제1소정 속도로 주기적인 신호를 생산하는 수신 클록을 제공하는 단계와, (b) 제2주기 신호를 생산하기 위하여 소정의 정수 인자로 주기 신호를 나누는 단계와, (c) 수신된 신호의 비트 속도와 제2주기 신호를 동기화 하기 위하여 제2주기 신호를 선택적으로 반전하는 단계와, (d) 수신된 신호의 비트 타이밍을 복조하기 위하여 제2주기 신호를 사용하는 단계, 및 (e) 바람직하게는 수신된 신호의 비트 속도에 제2주기 신호를 동기화 하기 위하여 상기 제2주기 신호의 한 주기를 선택적으로 제거하는 단계를 포함하는 상기 수신된 신호의 비트 타이밍을 복조하기 위하여 제2주기 신호를 사용하는 단계들로 구성되는 것을 특징으로 하는 방법.
  8. 소정 시간 간격 내에 복수 개의 기호를 가지는 신호를 위한 신호 처리 시스템에 있어서, 기호의 디코딩을 동기화하기 위한 회로 시스템으로서; 각각의 기호에 대하여 N개의 샘플을 취하는 샘플링 수단과, 상기 샘플들의 각각의 상관관계를 결정하고 상관 크기를 제공하기 위한 상관분석 수단과, 소정 주기 내에서 각 기호의 i번째 샘플과 연결된 상관 크기를 누산하기 위한 누산 수단과(여기서 i는 1에서 N까지의 정수), 소정 문턱에 도달하였을 때 상관 크기를 편이 시키기 위한 편이 수단과, 각각의 i번째 샘플과 연결된 누산값을 편이 시키기 위한 제2편이 수단, 및 소정 시간 간격 동안에 가장 큰 누산값을 가지는 샘플을 결정하는 수단으로 구성되는 것을 특징으로 하는 회로 시스템.
  9. 임의의 시간 주기동안에 복수개의 기호를 통신하며, 각각의 상기 기호에 대하여 N개의 샘플을 취하는 시스템에 있어서, 상기 기호를 디코드하기 위하여 사용되는 상기 샘플들의 집합을 결정하기 위한 회로시스템으로서, 각각의 상기 샘플들의 상관관계 크기를 결정하기 위한 수단과, 각각의 기호 내에서 i번째 샘플에 대한 상관관계 크기를 누산하기 위한 수단과(여기서 i는 1에서 N까지의 정수), 상기 누산 수단의 감도를 선택적으로 감소시키는 수단과, 누산 수단에 의하여 누산된 상관관계 크기를 선택적으로 감소시키는 수단, 및 상기 누산을 위한 수단 내에 누산된 크기값을 원통편이시키기 위한 편이 수단을 함유하는 감도를 선택적으로 감소 하기 위한 상기 수단을 포함하는, 최대의 상관관계 크기로 누산된 샘플의 N개의 샘플 중 어느 것인가를 결정하기 위한 수단을 포함하는 것을 특징으로 하는 회로 시스템.
  10. 제9항에 있어서, 상기 편이 수단에 의하여 수행된 편이의 수를 결정하기 위한 카운터 수단을 추가로 포함하고, 상기 선택적으로 감소시키기 위한 수단은 상기 누산하기 위한 수단 내의 소정 크기까지 누산되는 것에 의하여 작동되며, 바람직하게는 상기 선택적으로 감소시키기 위한 수단은 상기 누산하기 위한 수단 내의 소정 위치내의 소정 비트의 발생에 의하여 작동되는 것을 특징으로 하는 회로 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960032113A 1995-07-31 1996-07-31 빠른포착비트타이밍루프방법및장치 Expired - Lifetime KR100433751B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-209240 1995-07-25
US08/509,588 1995-07-31
US08/509,588 US5654991A (en) 1995-07-31 1995-07-31 Fast acquisition bit timing loop method and apparatus
US08/509588 1995-07-31

Publications (2)

Publication Number Publication Date
KR970008905A true KR970008905A (ko) 1997-02-24
KR100433751B1 KR100433751B1 (ko) 2004-08-18

Family

ID=24027291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032113A Expired - Lifetime KR100433751B1 (ko) 1995-07-31 1996-07-31 빠른포착비트타이밍루프방법및장치

Country Status (4)

Country Link
US (1) US5654991A (ko)
EP (1) EP0757458A3 (ko)
JP (1) JPH09153887A (ko)
KR (1) KR100433751B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2926651B2 (ja) * 1995-11-02 1999-07-28 株式会社鷹山 マッチドフィルタ回路
US6243372B1 (en) * 1996-11-14 2001-06-05 Omnipoint Corporation Methods and apparatus for synchronization in a wireless network
US6266172B1 (en) * 1997-11-06 2001-07-24 Agere Systems Optoelectronics Guardian Corp. Signal bit rate and performance measurement for optical channel signals
US6421371B1 (en) 1998-11-17 2002-07-16 Ericsson Inc. Modulation sequence synchronization methods and apparatus employing partial sequence correlation
US6314148B1 (en) * 1998-12-08 2001-11-06 Ericsson Inc Synchronization tracking method
US6904104B1 (en) 1999-09-10 2005-06-07 Telefonaktiebolaget L M Ericsson (Publ) Technique for demodulating a linear modulated data signal in a communications system
FI114887B (fi) * 1999-10-13 2005-01-14 U Nav Microelectronics Corp Hajaspektrivastaanottimen signaalinhakujärjestelmä
US7231000B2 (en) 2001-10-22 2007-06-12 Broadcom Corporation System and method for DC offset compensation and bit synchronization
US7248624B2 (en) 2003-08-28 2007-07-24 Qualcomm Incorporated Bit synchronization in a communications device
US20050047537A1 (en) * 2003-08-29 2005-03-03 Ting-Yuan Cheng Method and system of signal path tracking
JP4097615B2 (ja) * 2004-03-23 2008-06-11 三洋電機株式会社 信号検出方法および装置ならびにそれを利用した送信装置および受信装置
JP4308105B2 (ja) * 2004-08-23 2009-08-05 Ｏｋｉセミコンダクタ株式会社 同期追従回路
JP4551249B2 (ja) * 2005-03-14 2010-09-22 株式会社エヌ・ティ・ティ・ドコモ 移動通信端末
JP4579726B2 (ja) * 2005-03-14 2010-11-10 株式会社エヌ・ティ・ティ・ドコモ 移動通信端末
US8542714B2 (en) * 2005-07-29 2013-09-24 U-Blox Ag Method and system for reconstructing time of transmit from assisted or weak signal GPS observations
KR100653199B1 (ko) * 2005-11-18 2006-12-05 삼성전자주식회사 로컬 신호를 이용하여 수신 신호에서 리키지 성분을제거하는 ｒｆ 수신 장치 및 방법
US20110134906A1 (en) * 2009-12-03 2011-06-09 Qualcomm Incorporated Method and apparatus for distributed processing for wireless sensors
JP5480302B2 (ja) * 2010-02-04 2014-04-23 パナソニック株式会社 遅延検波回路および受信装置
CN113924738B (zh) * 2019-04-12 2024-12-03 迈凌有限公司 用于nrz调制光纤传输的电双二进制软信息接收器
WO2025019836A2 (en) * 2023-07-19 2025-01-23 Maxlinear, Inc. Low complexity soft decision optical receiver

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX157636A (es) * 1984-01-03 1988-12-07 Motorola Inc Mejoras en circuito de sincronizacion de fase digital de frecuencia multiple
US4653076A (en) * 1984-03-23 1987-03-24 Sangamo Weston, Inc. Timing signal correction system for use in direct sequence spread signal receiver
US4805191A (en) * 1987-11-25 1989-02-14 Motorola, Inc. Modem with improved timing recovery using equalized data
US5140617A (en) * 1990-02-07 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Frame phase estimation method and circuit
US5056054A (en) * 1990-05-02 1991-10-08 National Semiconductor Corporation Digital phase locked loop utilizing a multi-bit phase error input for control of a stepped clock generator
US5280501A (en) * 1990-10-09 1994-01-18 Seko Corp. Data bit synchronization
US5199050A (en) * 1991-04-05 1993-03-30 Trw Inc. Pseudorandom (PN) signal synchronization circuit and related method
US5325405A (en) * 1991-08-27 1994-06-28 Motorola, Inc. Burst mode receiver control
GB2276797B (en) * 1993-04-02 1996-10-23 Northern Telecom Ltd Digital demodulation
US5499273A (en) * 1995-05-11 1996-03-12 Motorola, Inc. Method and apparatus for symbol clock recovery from signal having wide frequency possibilities

Also Published As

Publication number Publication date
KR100433751B1 (ko) 2004-08-18
US5654991A (en) 1997-08-05
EP0757458A3 (en) 2000-01-05
JPH09153887A (ja) 1997-06-10
EP0757458A2 (en) 1997-02-05

Similar Documents

Publication Publication Date Title
KR970008905A (ko) 빠른 포착 비트 타이밍 루프 방법 및 장치
ATE421806T1 (de) Vorrichtung und verfahren zur ausführung von pulsformmessungen
KR970060859A (ko) 필드 동기신호 검출회로 및 그 방법
WO2002023327A8 (en) Parallel frequency searching in an acquisition correlator
US4559606A (en) Arrangement to provide an accurate time-of-arrival indication for a received signal
EP1199837A3 (en) Sampling clock generation circuit, data transfer control device, and electronic equipment
KR920013945A (ko) 지엠에스케이 신호복조방법 및 그 장치
KR960011366A (ko) 스펙트럼 확산 통신 단말 장치
JP2007288789A (ja) 相関とｆｆｔとの組み合わせを使用し無線周波数信号内の予め定められたシーケンスを検出する方法
EP1096693A3 (en) Fixed pattern detection apparatus
KR940023084A (ko) 시분할 다중화 처리 방식에서의 자동 등화기
WO2004038977A3 (en) Method and apparatus for block-based chip timing estimation in a code division multiple access communication system
EP0946017A3 (en) Data transmission device
EP0886393A3 (en) TDMA voice information reading apparatus
KR970056175A (ko) 병렬 상관기를 이용한 대역확산 pn 코드 트랙킹장치
EP1160994A3 (en) Spread spectrum receiver device
US20070140324A1 (en) Apparatus for FPGA Programming to synchronize with CDMA signals
KR200233224Y1 (ko) 피엔코드발생제어장치
SU590860A1 (ru) Устройство синхронизации псевдошумовых сигналов
KR970004503A (ko) 세그먼트 동기 신호의 검출 및 타이밍 복원 방법 및 회로
Nakayama et al. Quasi-parallel multi-path detection architecture using floating-gate-MOS-based CDMA matched filters
KR100747463B1 (ko) 비동기 기지국 모뎀의 다중 경로 탐색기
KR960706734A (ko) 스펙트럼 확산 통신 시스템에서 코히런트 통신 수신을 위한 방법 및 장치(method and appratus for coherent communication reception in a spread-spectrum communication system)
KR940017773A (ko) 티브이 수신용 고스트 제거회로
KR950022366A (ko) 동기식 직렬데이타 전송시스템의 수신클럭 복원회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960731

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010723

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960731

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030324

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20031010

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040520

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040521

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070516

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080520

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090409

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100429

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110428

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20120427

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130429

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20140430

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20150330

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20160330

Start annual number: 13

End annual number: 13

PC1801 Expiration of term