KR970006928B1 - 반도체 장치의 제조 방법 - Google Patents

Abstract

내용없음

Description

반도체 장치의 제조 방법

제1도는 종래 기술에 따른 감광막 패턴의 제조 방법을 설명하기 위한 개략도.

제2도 (A)∼(F)는 본 발명에 따른 감광막 패턴 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

10,20,21 : 노광마스크 12,22,23 : 투명기판

14,24,25 : 광차단막패턴 16,26 : 반도체기판

18,28,29 : 감광막 17,27 : 플리 실리콘층

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 미세패턴 형성 공정에서 서로 엇갈리는 광차단막 패턴이 형성되어 있는 두장의 노광 마스크로 두차례의 노광 및 반응성 이온 에칭 공정을 진행하여 축소 노광장치의 분해능 이하의 미세 패턴을 형성할 수 있는 반도체 장치의 제조 방법에 관한 것이다.

최근 반도체 장치의 고접적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있으며, 특히 감광막 패턴은 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.

따라서 감광막 패턴의 미세화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제고하고 다시 형성하는 재작업의 용이성 등이 필요하게 되어 많은 연구가 진행되고 있다.

일반적인 감광막 패턴 형성 공정은 사진 및 현상 공정으로 구성되며, 사진(photo) 공정은 감광제 및 수지(resin)등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 스핀도포 또는 스프레이 방법으로 반도체 기판상에 균일하게 도포한 후, 노광을 반복 수행하는 축소 노광 장치(step and repeat; 이하 스테퍼라 칭함)를 사용하여 크롬층으로 된 광차단막 패턴들이 형성되어 있는 노광 마스크를 통하여 빛을 선택적으로 조사한다.

이때 상기 광차단막 패턴들은 상기 스테퍼의 광분해능 이상의 크기를 갖는다.

그 다음 티. 엠. 에이. 에이치(tetra methyiammonium hydlroxide)를 주원료로 하는 약알카리 현상액을 사용하여 상기 감광액의 중합이 일어나지 않은 부분들을 제거하여 감광막 패턴을 형성한다.

그러나 상기와 같은 일반적인 감광막 패턴 형성 기술은 노광 장치의 정밀도, 광의 파장 등과 같은 많은 제약 요인에 의해 어느정도 이하의 미세패턴, 예틀들어 패턴 간격을 0 4㎛이하로는 형성할 수 없다.

스테퍼의 분해능 R은 R=k×λ/NA로 표시되며, 여기서 k는 공정 상수, λ는 광원의 광파장 그리고 NA는 스테퍼의 렌즈 구경에 관계되는 상수이다.

여기서 상기 요소들 즉, 광 파장이나 랜즈 상수 및 공정 상수들의 조정에는 한계가 있으므로 분해능에도 한계가 있다.

예를들어 살펴보면, 파장이 각각 436, 365 및 248nm인 G-라인, i-라인 및 엑시머 레이저를 광원으로하는 스테퍼의 공정 분해능으로는 약 0 7, 0 5 또는 0.3㎛까 정도 크기의 패턴이 한계이다.

따라서, 제1도에 도시되어 있는 바와 같이 스테퍼의 광분해능 이하의 광차단막패턴(14)이 석영기판(12) 상에 형성되어 있는 노광 마스크(10)를 사용하면, 광의 회wjf에 의해 넓은 면적이 약한 에너지로 노광되기 때문에 반도체 기판(16) 상에 도포되어 있는 감광막(18)의 패턴으로 예정되지 않은 부분도 노광되어 정확한 패턴이 형성되지 않는다. 이때 상기 회절에 의한 노광효과는 광차단막 패턴의 간격에 영향을 받으며, 선폭에는 영향을 받지 않는다.

이러한 분해능 한계치 이하의 미세패턴을 형성하기 위하여 광 파장을 짧게하거나, 랜즈 구경에 관계되는 상수를 증가시키며, 장비의 정밀도를 증가시키고 있으나, 이러한 노력에도 한계가 있다.

따라서, 상기와 같은 습식 공정(wet process)에 의한 미세패턴화의 한계를 극복하기 위하여 수차례의 노광공정을 반복 진행하는 다층 감광막 방법이나, 광의 위상을 반전시켜 인접패턴을 통과한 광과의 간섭에 의한 노광효과를 감소시키는 위상 반전 마스크를 사용하는 방법 그리고 감광막의 패턴으로 예정된 부분의 상부에 선택적으로 Si, Ge 등의 유기 금속 물질과 결합된 비교적 단단한 상부층을 형성한 후, 상기 상부층이 형성되어 있지 않은 감광막을 프라즈마로 애칭(etching)하여 감광막 패턴을 형성하는 상부면 이메징(top surface imaging, 이하 TSI라 칭함) 공정등이 연구 실행되고 있다. 상기 TSI 공정중 감광막 패턴의 상부에 Si을 포함시 키는 실리레이션(silylation) 공정일 경우, 디자이어(diffusion enhanced silylated resist; 이하 DESIRE라 칭함) 공정이라 한다.

그러나 상기의 다층 감광막 방법은 패턴 형성공정이 복잡하고, 위상 마스크는 노광 마스크의 제작이 복잡하고, 별도의 장비들을 사용하여야 하는 등의 문제점이 있다. 또한 고해상도의 장비들은 개발에 많은 노력이 필요하며, 반도체 장치의 제조 단가를 상승시키는 원인이 된다.

도시되어 있지는 않으나, 종래 DESIRE 공정에 관하며 살펴보면 다음과 같다.

소정 기판상에 감광막을 형성한 후, 상기 감광막상에 248nm의 자외선 단파장을 갖는 액시머(KrF) 레이저를 광원으로 하여 선택적으로 노광하여 노광 영역을 형성한다. 그 다음 상기 감광막을 S1를 포함하는 유기금속물질에 노출시켜 감광막내의 Si을 침투시켜 실리레이션(sillylation)을 실시한다. 이때 상기 감광막은 노광 영역과 비노광 영역의 확산속도 및 Si과의 반응속도차에 의해 패턴을 형성하고자 하는 감광막상에 프라즈마에 내성을 갖는 Si을 포함하는 실리레이션층이 형성된다 상기 실리레이션층은 확산 속도차에 의해 패턴이될 중시 부분이 두껍고, 에지 부분이 얇은 원호 형상으로 형성되며, 상기 감광막 보다 프라스마에 내성이 강한 단단한구조를 갖는다. 그 다음 상기 실리레이션층을 마스크로하여 Si이 포함되지 않은 부분을 산소 프라즈마로 선택적으로 에칭(etching)하여 감광막 패턴을 형성한 후, 상기 감광막 패턴을 마스크로 식각 또는 치온주입 등의 공정을 실시한 후, 상기 감광막 패턴을 산소 프라즈마로 애슁하거나, 유기 용매 또는 유기산 용매를 사용하여 제거한다.

상기와 같은 종래의 DESIRE 공정은 선택 노광 공정시에 낮은 광 에너지를 노광하여야 패턴이 형성된다.

이는 높은 에너지를 노광할 경우 패턴으로 예정되지 않은 비노광 영역에도 실리레이션층이 형성되어 패턴 형성이 블가능하기 때문이다. 따라서 노광 시간으로 조절되는 노광 에너지를 낮은 수준으로 유지하기 위하여 노광시간을 어느 정도 이하, 예를들어 0.5㎛ 이하의 미세 패턴에서는 200msec 이하의 노광 시간 수준을 유기하여야하며, 이러한 낮은 노광 시간의 조절이 어려운 문제점이 있다.

또한 상기의 DESIRE 공정은 통상의 감광막 패턴 보다는 미세한 패턴의 형성이 가능하나, 나름대로의 한계가 있으며, 상기 실리레이션층이 원호 형상으로 형성되므로 패턴의 선폭 조절이 어려워 미세 패턴, 예를들어 0.3㎛이하의 미세 패턴 형성이 어려운 문제점이 있다.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 서로 엇갈리게 광차단막 패턴들이 형성되어 있는 두장의 노광 마스크롤 사용하여 노광 및 실리레이션 공정과 감광막 패턴 형성공정을 진행하여 스테퍼의 분해능 이하의 미세 패턴을 용이하게 형성할 수 있는 반도체 장치의 제조 방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치 제조방법의 특징은, 소정의 기판 상에 제1감광막으로 형성하는 공정과, 상기 제1감광막을 소정의 광차단막 패턴이 형성되어 있는 제1노광 마스크를 사용하여 선택적으로 노광하는 공정과, 상기 제1감광막을 유기 금속물질에 노출시켜 노광영역과 비노광 영역에 선택적으로 유기 금속 물질이 확산되어 있는 유기 금속 결합층을 형성하는 공정과, 상기 제1감광막 상에 제2감광막을 형성하는 공정과, 상기 제2감광막을 소정의 광차단막 패턴이 상기 제1노광 마스크의 광차단막 패턴들의 사이에 중첩되지 않도록 번갈아 형성되어 있는 제2노광 마스크를 사용하여 선택적으로 노광하여 상기 유기금속 결합층 상에 제2감광막 패턴을 형성하는 공정과, 상기 제2감광막 패턴에 의해 노출되어 있는 유기 금속결합층을 제거하여 상기 제2감광막 패턴 하부의 유기금속 결합층 패턴과 제1감광막 패턴을 형성하는 공정을 구비하여 노광 장치의 광분해능 이하의 미세 패턴을 형성함에 있다.

이하, 본 발명에 따른 반도체 장치의 제조 방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

제2도(A)∼(F)는 본 발명에 따른 감광막 패턴 제조 공정도로서, 감광막 패턴이 식각 마스크로 사용되는 예이다.

먼저, 소정의 피식각층, 예를 들어 폴리 실리콘층(27)이 형성되어 있는 반도체 기판(26) 상에 비노광 영역이 패턴이되는 포지티브 감광액으로 제1감광막(28)을 형성한다.

그 다음 상기 제1감광막(28)을 제1노광 마스크(20)를 사용하여 선택적으로 일차 노광하여 노광영역을 정의한다. 이때 상기 제1노광 마스크(20)는 석영기판(22) 상에 소정의 광차단막패턴(24)들이 형성되어 있으며, 상기 광차단막 패턴(24)들은 형성하고자 하는 패턴들 중에서 하나 걸려 하나씩 형성되어 있는 것이다. 즉, 형성하고자 하는 감광막 패턴의 선폭이 0.2㎛이고, 패턴간의 간격이 0.2㎛, 까로서 1피치가 0.4㎛일 경우를 예를들어 보면, 상기 제1노광 마스크(20)에서 광차단막 패턴(24)의 선폭은 0.2㎛이고, 간격은 0 .6㎛으로서, 1피치가 0.8㎛이다. 따라서 회절 현상은 일어나지 않는다. (제2도(A)참조)

그후, 상기 제1감광막(28)을 S1을 포함하는 유기 금속 물질에 노출시켜 상기 제1감광막(28)의 노광 영역에 실리레이션층(30)을 형성한 후, 열처리를 실시한다. (제2도 (B) 참조)

그 다음 제1감광막(28) 상에 포지티브 감광액으로 제2감광막(28)을 형성하고, 상기 제2감광막(29)을 소정의 광차단막 패턴(25)들이 형성되어 있는 제2노광 마스크(21)를 사용하여 선택적으로 이차 노광하여 노광영역을 정의한다. 이때 상기 제2노광 마스크(21)에서 광차단막 패턴(25)은 상기 제1노광 마스크(20)의 광차단막 패턴(24)들과 엇갈려 중첩되지 않도록 형성되어 있다. 즉, 선폭 0.2㎛, 간격 0.6㎛으로 1피치가 0.8㎛인 광차단막 패턴(25)들이 상기 제1노광 마스크(20)의 광차단막 패턴(24)들과 엇갈리는 위치에 형성되어 있다. (제2도(C) 참조)

그후, 제2도 (D)에 도시되어 있는 바와 같이, 상기 제2감광막(29)의 노광된 영역들을 제거하여 제2감광막(29) 패턴을 형성한 후, 상기 제2감광막(29) 패턴에 의해 노출되어 있는 제1감광막(28)의 노광영역과 실리레이션층(30)을 반응성 이온 에칭 방법으로 이방성 식각하여 상기 폴리 실리콘층(27)을 노출시킨다. 이때 상기 반응성 이온 에칭을 상기 실리레이션층(30)의 식각이 빨리 일어나도록 하여 상기 제1감광막(28)의 노광영역은 제거되지 않도록 한다. 따라서 상기 제2감광막(29) 패턴 하부의 실리레리션층(30)과 제1감광막(28)의 노광 영역 패턴으로된 선폭은 0.2㎛이고, 간격은 0.2㎛로서, 1피치가 0.4㎛인 미세패턴이 형성된다. (제2도 (E) 참조)

그 다음 상기 제1 및 2감광막(28), (29) 패턴에 의해 노출되어 있는 폴리실리콘층(27)을 통상의 이방성 식각방법으로 제거하여 반도체 기판(26)을 노출시키는 폴리 실리콘층(27) 패턴을 형성한 후, 상기 제1 및 제2감광막(28), (29) 그리고 실리레이션층(30) 패턴을 제거한다. (제2도 (F) 및 (G) 참조)

상기에서 포지티브 감광막들을 예로 들었으나, 상기 제1 및 제2감광막을 포지티브/네가티브를 적절히 조절하고 그에 적합한 노광 마스크를 사용하여도 미세패턴을 형성할 수 있음은 물론이다. 따라서, 본 발명의 방법을 사용하면 0.7㎛ 정도의 공정상의 분해능을 갖는 G-라인 스태퍼로도, 충분히 0.35㎛ 또는 그 이하의 분해능을 갖는 i-라인 도는 엑시머 레이저 스테퍼와 같은 분해능을 실현할 수 있으며, 0.5㎛의 생산 공정 분해능을 갖는 i-라인 스태퍼르는 0.2㎛ 이하의 극미세 패턴 형성도 실현할 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체 장치의 제조 방법은, 형성하고자 하는 패턴과 선폭은 동일하고, 간격이 넓은 광차단막 패턴이 형성되어 있는 제1노광 마스크를 사용하여 제1감광막을 노광한 후, 유기 금속 물질에 노출시켜 실리레이션층을 형성한다. 그 다음 상기 제1감광막 상에 제2감광막을 형성하고, 상기 제1노광 마스크의 광차단막 패턴과는 엇갈리게 위치하여 중복되지 않는 광차단막 패턴들이 형성되어 있는 제2노광 마스크를 사용하여 제2감광막을 노광하여 제2감광막 패턴을 형성한 후, 상기 제2감광막 패턴에 의해 노출되어 있는 실리레이션층을 제1감광막의 노광영역 보다 빨리 식각되도록하여 상기 제1감광막의 노광 영역으로 정의된 제1감광막 패턴과 상기 제2감광막 패턴 하부의 실리레이션층 패턴이 번갈아 형성된다. 따라서 하나의 노광 마스크로 형성되는 경우 보다 광분해능을 두배 이상의 향상시켰으므로, 기존의 스테퍼로도 매우 큰 공정 마진을 갖고 미세 패턴을 형성할 수 있어, 소자의 설계 상 유리할 뿐만 아니라 반도체 장치의 고집적화, 예를들어 64M 또는 256M 디램이상에 사용할 수 있는 효과가 있다.

Claims (3)

1. 소정의 기판 상에 제1광막막을 형성하는 공정과, 상기 제1감광막을 소정의 광차단막 패턴이 형성되어있는 제1노광 마스크를 사용하여 선택적으로 노광하는 공정과, 상기 제1감광막을 유기 금속물질에 노출시켜 노광영역과 비노광 영역에 선택적으로 유기 금속 물질이 확산되어 있는 유기 금속 결합층을 형성하는 공정과, 상기 제1감광막 상에 제2감광막을 형성하는 공정과, 상기 제2감광막을 소정의 광차단막 패턴이 상기 제1노광 마스크의 광차단막 패턴들의 사이에 중첩되지 않도록 번같아 형성되어 있는 제2노광 마스크를 사용하여 선택적으로 노광하여 상기 유기 금속 결합층상에 제2감광막 패턴을 형성하는 공정과, 상기 제2감광막 패턴에 의해 노출되어 있는 유기 금속 결합층을 제거하여 상기 제2감광막 패턴 하부의 유기금속 결합층 패턴과 제1감광막 패턴을 형성하는 공정을 구비하여 노광 장치의 광분해능 이하의 미세 패턴을 형성하는 반도체 장치의 제조방법.
2. 제1항에 있어서, 상기 제1 및 제2감광막을 포지티브형 또는 네가티브형 감광액으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
3. 제1항에 있어서, 상기 유기 금속 물질로 Si을 함유하는 물질을 사용하여 실리레이션하는 것을 특징으로 하는 반도체 장치의 제조방법.