[go: up one dir, main page]

KR960011206B1 - 반도체메모리장치의 워드라인구동회로 - Google Patents

반도체메모리장치의 워드라인구동회로 Download PDF

Info

Publication number
KR960011206B1
KR960011206B1 KR1019930023695A KR930023695A KR960011206B1 KR 960011206 B1 KR960011206 B1 KR 960011206B1 KR 1019930023695 A KR1019930023695 A KR 1019930023695A KR 930023695 A KR930023695 A KR 930023695A KR 960011206 B1 KR960011206 B1 KR 960011206B1
Authority
KR
South Korea
Prior art keywords
word line
transistor
signal
gate
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019930023695A
Other languages
English (en)
Other versions
KR950015380A (ko
Inventor
이재형
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19367624&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR960011206(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019930023695A priority Critical patent/KR960011206B1/ko
Priority to FR9412977A priority patent/FR2712421B1/fr
Priority to US08/332,794 priority patent/US5467032A/en
Priority to IT94MI002252A priority patent/IT1276057B1/it
Priority to DE4439661A priority patent/DE4439661C5/de
Priority to DE4447754A priority patent/DE4447754B4/de
Priority to DE9422048U priority patent/DE9422048U1/de
Priority to CN94118176A priority patent/CN1097233C/zh
Priority to JP6274648A priority patent/JPH07182860A/ja
Publication of KR950015380A publication Critical patent/KR950015380A/ko
Publication of KR960011206B1 publication Critical patent/KR960011206B1/ko
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

반도체메모리장치의 워드라인구동회로
제1도는 종래의 워드라인구동회로를 보여주는 회로도.
제2도는 본 발명에 따른 워드라인구동회로의 실시예를 보여주는 회로도.
제3도는 제2도에 따른 동작을 설명하기 위한 타이밍도.
제4도는 종래와 본 발명의 워드라인구동회로의 출력특성을 비교하는 그래프.
본 발명은 반도체메모리장치의 워드라인구동회로에 관한 것으로서, 특히 전원전압의 레벨이 낮은 반도체메모리장치의 워드라인구동회로에 관한 것이다.
배터리를 내장한 휴대용 컴퓨터 또는 마이크로프로세서의 수요가 급증함에 따라, 이러한 장치들에 유용한 고집적 반도체메모리장치들이 필요하게 되었다. 그러한 고집적 메모리장치들은 가능한한 적은 량의 전력소모를 가져야 한다. 따라서 전원전압의 레벨을 낮게 가져가는 것이 일반화되어 왔다. 다이나믹램, 스테이틱램 또는 의사 스테이틱램등과 같은 반도체메모리장치에서는, 다수개의 메모리셀들에 연결된 워드라인들이 배열되어 있고 이러한 워드라인들을 구동시켜 소망하는 메모리셀을 선택하기 위하여 워드라인을 선택하는 신호의 전위를 충분한 레벨로 공급하여 주어야 한다. 고집적 및 미세화된 구조를 가지는 반도체메모리장치에서는 워드라인들이 메모리셀어레이내에서 상당한 길이로 신장되기 때문에, 선로저항등에 의한 신호전압의 전위강하를 감안하여 내부의 승압회로를 통하여 통상 전원전압보다 더 높은 전위를 선택된 워드라인에 공급하여 준다. 그러한 동작을 행하는 워드라인구동회로의 공지된 구조가 1991년 11월에 간행된 IEEE JOURNAL OF SOLIDSTATE CIRCUIT, VOL. 26, NO. 11의 1557면에 개시된 바 있다. 제1도는 상기 논문에 개시된 워드라인구동회로를 보여준다.
제1도에 도시한 바와 같이, 전원전압 Vcc에 게이트가 접속된 전달트랜지스터 M1을 통하여 로우디코더로부터 출력되는 로우디코딩신호 XD가, 워드라인 구동신호 øXI를 워드라인 WL로 공급하는 풀업트랜지스터 M2의 게이트로 인가된다. 워드라인 구동신호 øX1는 반도체메모리장치내부의 승압회로에 의해 만들어진 고전위의 신호로서, Vcc+VTN(VTN은 n형 모오스트랜지스터의 문턱전압 또는 드레쉬홀드전압)의 전위를 가진다. 풀업트랜지스터 M2의 게이트와 전달트랜지스터 M1 사이에 위치한 게이트노드 N1은, 로우디코딩신호 XD가 활성화되었을 때 Vcc-VTN의 전위로 프리차아지 된다. 이 프리차이지전압의 레벨 Vcc-VTN은 전달트랜지스터 M1의 문턱전압(VTN)에 의한 전압강하분을 고려한 값이다. 상기 노드 N1의 프리차아지전압에 의해 풀엎트랜지스터 M2가 턴온되고, 턴온된 전달 트랜지스터 M2의 채널을 통하여 워드라인구동신호 øXI가 워드라인 WL로 전달된다. 이때, 풀엎트랜지스터 M2의 게이트캐패시턴스(게이트와 드레인 사이에 형성되는 캐패시턴스)에 의한 셀프부스팅(self boosting)동작이 이루어짐에 의해, Vcc+VTH 정도의 전위를 가지는 워드라인구동신호가 전압강하없이 워드라인 WL로 공급될 수 있다.
반도체메모리장치의 고집적화에 따른 전원전압레벨의 저하를 고려한 워드라인 구동신호 øXI가 전압강하없이 워드라인 WL로 공급되도록 하기 위해서는, 전술한 풀엎 트랜지스터 M2의 게이트캐패시턴스에 의해 셀프플부스팅된 풀엎트랜지스터 M2의 게이트전압이 Vcc-VTN의 전위를 가지는 워드라인구동신호 øXI를 전압강하없이 워드라인으로 공급할 수 있을 만큼의 충분한 전압으로 만들어져야 한다.
그러나, 제1도와 같은 종래기술에서는, 풀엎트랜지스터 M2의 게이트노드 N1이 Vcc-VTN의 전위에서 셀프부스팅되기 때문에, Vcc+VTN의 전위를 가지는 워드라인 구동신호 øXI를 전압강하없이 워드라인 WL로 전달함에 있어 상당한 시간 즉 셀프부스팅에 소요되는 시간이 소요된다. 더우기, 전원전압의 레벨이 더 낮아지게 되면, 승압된 워드라인구동신호를 워드라인으로 완전하게 전달시키지 못하는 문제도 발생된다. 결과적으로, 제1도와 같은 종래기술로는 저전원화 및 고속동작되어가는 반도체메모리장치에서 효율적인 기능을 수행함에 있어 한계가 있다.
따라서, 본 발명의 목적은 반도체메모리장치에 이어서 종래에 비해 보다 빠른 동작속도를 가지는 워드라인구동회로를 제공함에 있다.
본 발명의 다른 목적은 저전원을 사용하고 고속으로 동작하는 반도체메모리장치에 효율적으로 이용될 수 있는 워드라인구동회로를 제공함에 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명은, 메모리셀에 연결된 워드라인을 구동하여 상기 메모리셀에 대한 데이타억세스동작을 수행하는 반도체메모리장치의 워드라인구동회로에 있어서, 상기 워드라인과소정의 전위를 가지는 워드라인구동신호 사이에 연결되고 절연게이트전계효과형의 전달트랜지스터를 통하여 로우디코딩신호에 연결된 게이트로노드를 가지는 절연게이트전계효과형의 풀업트랜지스터와, 소정의 제어신호에 응답하여 발생된 전달증폭신호를 상기 절연게이트전계효과트랜지스터의 게이트로 공급하여 적어도 상기 워드라인구동신호가 활성화되기전과 후에 상기 게이트노드를 적어도 전원전압 이상의 전위로 프리차아지시키는 수단을 구비함을 특징으로 한다. 또한, 본 발명에서는, 상기 전달증폭신호가 적어도 상기 워드라인구동신호의 전위와 동일함을 특징으로 한다.
이하 본 발명의 최선을 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 본 발명에 관한 참조도면에서 제1도에 보인 종래의 것과 동일한 회로구성요소에 대하여 동일한 참조부호를 사용한다.
제2도를 참조하면, 본 발명에 따른 워드라인구동회로는 제1도에 보인 전달 트랜지스터 M1의 게이트에 Vcc+VTN의 전압을 공급하는 전달증폭회로 10을 구비하고 있다. 전달증폭회로 10의 출력신호인 전달증폭신호 øXDI에 게이트가 연결된 전달 트랜지스터 M1의 채널은 로우디코딩신호 Xd(로우디코더로부터 출력됨)와 게이트노드 N1사이에 연결되어 있다. 그외에 로우디코딩신호 Xd를 입력하는 인버터 Io와, 게이트노드 N1에 게이트가 접속되고 워드라인구동신호 øXI와 워드라인 WL 이에 채널이 연결된 풀엎트랜지스터 M2와, 그리고 인버터 Io의 출력신호에 게이트가 접속되고 워드라인 WL과 기판전압 Vss 사이에 채널이 연결된 풀다운트래 스터 M3의 구성은 제1도와 동일하다.
전달증폭회로 10은, 펌핑전압 Vpp에 바디(body) 및 소오스가 연결되고 서로의 게이트와 드레인이 교차접속된(cross-coupled) p채널 절연게이트전계효과트랜지스터(이하 p채널 트랜지스터라 칭함) P1 및 P2와, p채널 트랜지스터 P1의 드레인과 기판전압 Vss 사이에 채널이 연결되고 승압활성화신호 øXE에 게이트가 접속된 n채널 절연게이트전계효과트랜지스터(이하 n채널 트랜지스터라 칭함)와, 승압활성화신호 øXE를 입력하는 인버터 I1과, 인버터 I1의 출력터미널에 게이트가 접속되고 p채널 트랜지스터 P2의 드레인과 기판전압 Vss 사이에 채널이 연결된 n채널 트랜지스터 M5와, p채널 트랜지스터 P2의 드레인(또는 p채널 트랜지스터 P1의 게이트)이 되는 제어노드 11에 나타나는 신호를 입력하는 인버터 I2와, 제어노드 I1에 게이트가 접속되고 펌핑전압 Vpp에 바디 및 소오스가 접속되고 전달증폭신호 øXDI 출력되는 전달증폭터미널 12에 드레인이 연결된 p채널 트랜지스터 p3과, 인버터 I2의 력터미널에 게이트가 접속되고 전원전압 Vcc에 바디 및 소오스가 접속되고 전달증폭터미널 12에 드레인이 연결된 P채널 트랜지스터 P4로 구성된다. p채널 트랜지스터 P1, P2, P3 및 P4의 바디와 소오스에 공통으로 펌핑전압 Vpp가 인가되도록 한 것은, 바디효과(body effect)에 의한 전류구동능력의 저하를 억제하기 위한 것임을 이 분야에서 통상의 기술지식을 가진 자라면 쉽게 이해할 수 있을 것이다. 본 발명에서 사용되는 펌핑전압 Vpp의 전위는 적어도 Vcc+VTN 이상의 전위를 가짐에 유의하라.
그러면, 제2도에서 실시예로 보인 회로를 근거로 본 발명의 작용에 관하여 설명한다. 제3도의 타이밍도를 참조하면, 전달증폭회로 10의 동작을 제어하는 승압활성화신호 øXE가 논리 로우상태에 있는 동안(시각 t1이전까지)에는, n채널 트랜지스터 M4는 턴오프되고, 인버터 I1에 의해 승압활성화신호 øXE의 반전신호를 게이트로 받는 n채널 트랜지스터 M5는 턴온된다. 이것에 의해, 턴온된 n채널 트랜지스터 M5의 드레인에 접속된 제어노드 11의 전위는 논리 로우상태를 유지한다. 제어노드 11에 게이트가 접속된 p채널 트랜지스터 P3의 턴온되고, 제어노드 11상의 전압의 논리상태로부터 반전된 논리상태의 전위를 공급받는 p채널 트랜지스터 P4는 턴오프된다. 그 결과, 턴온된 p채널 트랜지스터 P3의 채널을 통하여 펌핑전압 Vpp가 전달증폭터미널 12에 충전됨에 의해 전달증폭신호 øXDI는 Vpp의 전위로서 전달트랜지스터 M1의 게이트로 인가된다.
전달트랜지스터 M1의 게이트에 Vpp레벨의 전달증폭신호 øXDI가 인가되고 있는 동안, t0에서 로우티코딩신호 Xd가 논리 하이상태(Vcc의 전위)로 활성화되면, 충분한 게이트-소오스전압(적어도 Vcc+VTN 이상임)을 가지는 전달 트랜지스터 M1의 채널을 통하여 Vcc레벨의 전압이 게이트노드 N1에 충전된다. 이때의 게이트노드시의 전압은 이후의 동작에서 이용되는 프리차아지전압이 된다. 게이트노드 N1에 적어도 Vcc 레벨의 충분한 프리차아지전압이 형성된 후에는, 시각 t1에서 승압활성화신호 øXE가 논리 하이상태로 된다. 그러면, n채널 트랜지스터 M4가 턴온되고 n채널 트랜지스터 M5는 턴오프된다. n채널 트랜지스터 M4가 턴온됨에 의해 p채널 트랜지스터 p2가 턴온되어 펌핑전압 p채널 트랜지스터의 채널을 통하여 제어노드 11로 충전된다. 제어노드 11의 전위가 Vpp의 레벨에 있으므로 p채널 트랜지스터 P3이 턴오프되는 대신에 p채널 트랜지스터 P4는 턴온된다. p채널 트랜지스터 P4의 소오스로 인가되는 전원전압 Vpp는 p채널 트랜지스터 P4의 채널을 통하여 전달증폭터미널 12로 전달됨에 의해, 전단증폭신호 øXDI는 시각 t2에서 Vpp레벨로부터 Vcc레벨로 천이된다.
전달증폭신호 øXDI가 Vcc레벨로 천이된 후, 시각 t3에서, Vcc+VTN레벨의 워드라인구동신호 øXI가 활성화되면, 이미 Vcc 레벨의 프리차아지전압으로 충전되어 있던 풀엎트랜지스터 M2의 게이트전위는 게이트-드레인 캐패시턴스에 의해 프리차아지전압인 Vcc 레벨로부터 Vcc+VTN의 전위로 셀프부스팅된다. 이것에 의해, Vcc+VTN 레벨의 워드라인구동신호 øXI는 풀엎트랜지스터 M2의 채널을 통하여 워드라인 WL로 전달된다. 워드라인 WL은 Vcc+VTN의 전위를 가진다. Vcc+VTN의 전위로 선택구동된 워드라인 WL에 연결된 메모리셀에 대하여 리이드(read) 및 라이트 (write)동작이 수행된다. 워드라인 구동이 완료된 후 시각 t4에서, 워드라인구동신호 X의 공급이 중단되면 워드라인 WL의 전위는 기판전압 Vss의 레벨(논리 로우상태)로 떨어진다.
그 후, 시각 t5에서, 승압활성화신호 øXE가 논리 로우상태로 천이하면, 전달증폭회로 10의 p채널 트랜지스터 P3가 턴온되고 p채널 트랜지스터 P4가 턴오프된다. 그에 따라, 전달증폭신호 øXDI는, 시각 t6에서, Vcc레벨로부터 Vcc 레벨(Vcc+VTN)로 다시 승압되어 전달 트랜지스터 M1의 게이트로 인가된다. 여전히, 로우디코딩신호 Xd가 논리 하이상태에 있으므로, 게이트노드 N1은 Vcc레벨로 다시 프리차이지된다. 이때, 워드라인구동신호 X와 워드라인 WL의 전위는 기판전압 Vss의 레벨에 있으므로, 풀엎트랜지스터 M2를 통한 전류는 흐르지 않는다. 게이트노드 N1이 다시 프리차아지 된 후 시각 t7에서, 로우디코딩신호 Xd는 논리 로우상태로 천이된다.
전술한 과정 즉 시각 t0로ㆋ 시각 t7에 이르는 과정이 하나의 워드라인을 선택구동하기 위한 흐름이 된다. 이와 같이, 본 발명은 워드라인 구동하기 이전에, 풀엎트랜지스터 M2의 게이트노드 N1의 프리차아지전위를 종래의 Vcc-VTN 레벨보다 더 높은 Vcc 레벨로 설정할 수 있기 때문에, 워드라인구동을 위한 셀프부스팅시에 종래에 비해 빨리 원하는 게이트전위로 충전되는 이점이 있다.
제4도의 그래프는 워드라인구동신호 øXI에 따라 본 발명에 따른 워드라인 PWL과 종래의 워드라인 CWL이 구동되는 형상을 컴퓨터 시뮬레이션을 통하여 측정한 결과를 보여준다. 본 발명이 낮은 전원전압을 사용하는 반도체메모리장치에 특히 적용되는 기술이므로 전원전압 Vcc의 레벨은 1.8V 정도로 하고, 온도는 반도체메모리장치내부의 실제적인 동작온도에 해당하는 섭씨 80°정도로 설정하였다. 본 발명에서 사용되는 승압활성화신호 øXE의 전압파형은 본 발명에 따른 워드라인구동상황을 보다 잘 이해하기 위하여 도시하였다. 제4도의 그래프를 참조하면, 본 발명에 따른 워드라인 PWL이 시험조건상에서의 Vcc 레벨인 1.8V에 도달하는 시간이 종래의 워드라인 CWL의 경우보다 △T만큼 빨리 이루어짐을 알 수 있다. 더우기, 저전원전압의 반도체메모리장치에서 소망하는 워드라인구동전압이 되는 워드라인구동신호 øXI의 전위인 Vcc+ VTN의 레벨에 도달함에 있어서, 본 발명에 따른 워드라인 PWL은 워드라인구동신호 øXI에 거의 일치하는 전압파형을 가지는 것과는 달리, 종래의 워드라인 CWL은 워드라인구동신호 øWI에 대하여 상당히 완만한 상승곡선을 갖고 있기 때문에 워드라인구동신호 øXI가 Vcc+VTN의 레벨로 공급되는 동안에도 소망하는 레벨에 도달하지 못하게 됨을 알 수 있다.
그러한 결과는, 저전원전압을 채용하는 반도체메모리장치에 있어서 워드라인의 구동시간을 단축시킬 수 있을 뿐만 아니라 구동작용의 효율을 증대시킬 수 있기 때문에, 반도체메모리장치의 전체적인 데이타억세스동작의 속도를 개선하는데 기어하는 효과가 있다.
상술한 본 발명의 실시예에 있어서, 전달증폭회로 10가 제어노드 11이 승압활성화신호 øXE의 전위상태에 응답하기 위하여 커런트미러형태의 회로구조를 채용하였으나, 동일한 기능을 가진 것이라면 다른 실시예도 가능할 것이다. 또한, 전달 증폭터미널 12등에 대해서도, 전달증폭신호 øXDI의 전위를 안정시키기 위한 공지의 수단을 결합하여 사용함은 당업자에게는 용이할 것이다.

Claims (6)

  1. 메모리셀에 연결된 워드라인을 구동하여 상기 메모리셀에 대한 데이타억세스동작을 수행하는 반도체메모리장치의 워드라인구동회로에 있어서, 상기 워드라인고 소정의 저위를 가지는 워드라인구동신호 사이에 연결되고 절연게이트전계효과형의 전달트랜지스터를 통하여 로우디코딩신호에 연결된 게이트노드를 가지는 절연게이트전계효과형의 풀엎트랜지스터와, 소정의 제어신호에 응답하여 발생된 전달증폭신호를 상기 절연게이트전계효과트랜지스터의 게이트로 공급하여 적어도 상기 워드라인구동신호가 활성화되기전과 후에 상기 게이트노드를 적어도 전원전압 이상의 전위로 프리차아지시키는 수단을 구비함을 특징으로 하는 워드라인구동회로.
  2. 제1항에 있어서, 상기 소정의 제어신호가 승압활성화신호임을 특징으로 하는 워드라인구동회로.
  3. 메모리셀에 연결된 워드라인과, 상기 워드라인과 워드라인구동신호 사이에 채널이 연결된 절연게이트전계효과형의 풀엎트랜지스터와, 상기 워드라인과 기판전압 사이에 채널이 연결된 절연게이트전계효과형의 풀다운트랜지스터와, 로우디코딩신호와 상기 풀엎트랜지스터의, 게이트 사이에 채널이 연결된 절연게이트 전계효과형의 전달트랜지스터와, 상기 로우디코딩신호의 논리상태를 반전시켜 상기 풀다운트랜지스터의 게이트로 인가하는 인버터를 가지는 워드라인구동회로에 있어서, 소정의 제어신호에 응답하여 발생된 전달증폭신호를 상기 전달트랜지스터의 게이트로 공급하여 적어도 상기 워드라인구동신호가 활성화되기전과 후에 상기 풀엎트랜지스터의 게이트를 적어도 전원전압 이상의 전위로 프리차아지시키는 수단을 구비함을 특징으로 하는 워드라인구동회로.
  4. 제3항에 있어서, 상기 소정의 제어신호가 승압활성화신호임을 특징으로 하는 워드라인구동회로.
  5. 제3항에 있어서, 상기 전달증폭신호가 적어도 상기 워드라인구동신호의 전위와 동일함을 특징으로 하는 워드라인구동회로.
  6. 메모리셀에 연결된 워드라인과, 상기 워드라인과 워드라인구동신호 사이에 채널이 연결된 절연게이트전계효과형의 풀엎트랜지스터와, 상기 워드라인과 기판전압 사이에 채널이 연결된 절연게이트전계효과형의 풀다운트랜지스터와, 로우디코딩신호와 상기 풀엎트랜지스터의 게이트 사이에 채널이 연결된 절연게이트 전계효과형의 전달트랜지스터와, 상기 로우디코딩신호의 논리상태를 반전시켜 상기 풀다운트랜지스터의 게이트로 인가하는 인버터를 가지는 반도체메모리장치에 있어서, 서로의 게이트와 드레인이 교차접속되고 소오스가 펌핑전압에 공통으로 접속된 제1 및 제2풀엎수단과, 승압활성화신호에 따라 상보적으로 동작하며 상기 제1 및 제2풀엎수단의 각각과 기판전압사이에 연결된 제1 및 제2전류원수단과, 상기 제2풀엎수단과 상기 제2전류원수단 사이에 위치하는 제어노드와, 상기 제어노드의 전위에 따라 상보적으로 동작하여 상기 펌핑전압을 상기 전달트랜지스터의 게이트로 공급하는 제3 및 제4풀엎수단을 구비함을 특징으로 하는 반도체메모리장치.
KR1019930023695A 1993-11-09 1993-11-09 반도체메모리장치의 워드라인구동회로 Expired - Lifetime KR960011206B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019930023695A KR960011206B1 (ko) 1993-11-09 1993-11-09 반도체메모리장치의 워드라인구동회로
FR9412977A FR2712421B1 (fr) 1993-11-09 1994-10-28 Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur.
US08/332,794 US5467032A (en) 1993-11-09 1994-11-02 Word line driver circuit for a semiconductor memory device
DE9422048U DE9422048U1 (de) 1993-11-09 1994-11-07 Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung
DE4439661A DE4439661C5 (de) 1993-11-09 1994-11-07 Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung
DE4447754A DE4447754B4 (de) 1993-11-09 1994-11-07 Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung
IT94MI002252A IT1276057B1 (it) 1993-11-09 1994-11-07 Circuito di comando di linea di parola di un dispositivo di memoria a semiconduttore.
CN94118176A CN1097233C (zh) 1993-11-09 1994-11-09 半导体存储器件的字线驱动电路
JP6274648A JPH07182860A (ja) 1993-11-09 1994-11-09 半導体メモリ装置のワード線駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930023695A KR960011206B1 (ko) 1993-11-09 1993-11-09 반도체메모리장치의 워드라인구동회로

Publications (2)

Publication Number Publication Date
KR950015380A KR950015380A (ko) 1995-06-16
KR960011206B1 true KR960011206B1 (ko) 1996-08-21

Family

ID=19367624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023695A Expired - Lifetime KR960011206B1 (ko) 1993-11-09 1993-11-09 반도체메모리장치의 워드라인구동회로

Country Status (7)

Country Link
US (1) US5467032A (ko)
JP (1) JPH07182860A (ko)
KR (1) KR960011206B1 (ko)
CN (1) CN1097233C (ko)
DE (3) DE4447754B4 (ko)
FR (1) FR2712421B1 (ko)
IT (1) IT1276057B1 (ko)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0121131B1 (ko) * 1994-10-13 1997-11-10 문정환 반도체 메모리장치의 구동회로
US5544112A (en) * 1995-06-02 1996-08-06 International Business Machines Corporation Word line driver circuit
JP2800730B2 (ja) * 1995-08-17 1998-09-21 日本電気株式会社 半導体記憶装置
US5719507A (en) * 1995-10-12 1998-02-17 Xilinx, Inc. Logic gate having transmission gate for electrically configurable device multiplexer
KR100220939B1 (ko) * 1995-12-29 1999-09-15 김영환 반도체 메모리 장치의 워드라인 구동방법
US5737267A (en) * 1996-04-10 1998-04-07 Townsend And Townsend And Crew Llp Word line driver circuit
KR100227268B1 (ko) * 1996-07-18 1999-11-01 윤종용 멀티 뱅크 메모리장치
JPH10302469A (ja) * 1997-04-25 1998-11-13 Fujitsu Ltd 半導体記憶装置
US5802009A (en) * 1997-04-28 1998-09-01 Micron Technology, Inc. Voltage compensating output driver circuit
KR100245556B1 (ko) * 1997-05-27 2000-02-15 윤종용 워드 라인 구동 회로를 갖는 soi 반도체 램 장치
KR100300024B1 (ko) * 1997-11-07 2001-09-03 김영환 워드라인구동제어장치
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6320446B1 (en) * 1999-02-17 2001-11-20 Elbrus International Limited System for improving low voltage CMOS performance
US6331797B1 (en) * 1999-11-23 2001-12-18 Philips Electronics North America Corporation Voltage translator circuit
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7095273B2 (en) * 2001-04-05 2006-08-22 Fujitsu Limited Voltage generator circuit and method for controlling thereof
US6646950B2 (en) 2001-04-30 2003-11-11 Fujitsu Limited High speed decoder for flash memory
US6449211B1 (en) * 2001-08-31 2002-09-10 Intel Corporation Voltage driver for a memory
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6977861B1 (en) 2004-08-05 2005-12-20 Oki Electric Industry Co., Ltd. Nonvolatile semiconductor memory device
US7126862B2 (en) * 2005-03-08 2006-10-24 Spansion Llc Decoder for memory device
US7355905B2 (en) 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
KR100586171B1 (ko) * 2005-07-05 2006-06-07 삼성전자주식회사 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
KR100725993B1 (ko) * 2005-12-28 2007-06-08 삼성전자주식회사 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5151106B2 (ja) * 2006-09-27 2013-02-27 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5068088B2 (ja) * 2007-02-26 2012-11-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
CN102420007B (zh) * 2011-11-30 2013-08-14 中国科学院微电子研究所 一种字线偏置电路
CN102592655B (zh) * 2011-11-30 2014-01-29 中国科学院微电子研究所 自举预充电的快速限幅字线偏置电路
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
KR20160074907A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치의 워드라인 구동회로
CN108694969B (zh) * 2017-04-05 2021-02-26 中芯国际集成电路制造(北京)有限公司 字线升压电路和包括字线升压电路的存储器
US10854272B1 (en) * 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US11990175B2 (en) 2022-04-01 2024-05-21 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622479A (en) * 1982-12-14 1986-11-11 Thomson Components-Mostek Corporation Bootstrapped driver circuit for high speed applications
US5265052A (en) * 1989-07-20 1993-11-23 Texas Instruments Incorporated Wordline driver circuit for EEPROM memory cell
KR930002574B1 (ko) * 1990-03-09 1993-04-03 금성일렉트론 주식회사 워드라인 구동회로
US5214602A (en) * 1990-04-06 1993-05-25 Mosaid Inc. Dynamic memory word line driver scheme
JPH0442494A (ja) * 1990-06-08 1992-02-13 Nec Corp Ｍｏｓダイナミックｒａｍ
JPH0812754B2 (ja) * 1990-08-20 1996-02-07 富士通株式会社 昇圧回路
JP2773786B2 (ja) * 1991-02-15 1998-07-09 日本電気アイシーマイコンシステム株式会社 書き込み電圧発生回路
JP3376594B2 (ja) * 1991-11-20 2003-02-10 日本電気株式会社 行デコーダ
JPH05225778A (ja) * 1992-02-17 1993-09-03 Fujitsu Ltd ワード線駆動回路
JP3179848B2 (ja) * 1992-03-27 2001-06-25 三菱電機株式会社 半導体記憶装置
US5399920A (en) * 1993-11-09 1995-03-21 Texas Instruments Incorporated CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET

Also Published As

Publication number Publication date
CN1106550A (zh) 1995-08-09
FR2712421A1 (fr) 1995-05-19
IT1276057B1 (it) 1997-10-24
JPH07182860A (ja) 1995-07-21
DE4439661C5 (de) 2007-03-29
FR2712421B1 (fr) 1996-10-25
CN1097233C (zh) 2002-12-25
DE4439661C2 (de) 1998-03-05
DE4447754B4 (de) 2012-04-26
DE4439661A1 (de) 1995-05-11
KR950015380A (ko) 1995-06-16
ITMI942252A1 (it) 1996-05-07
ITMI942252A0 (it) 1994-11-07
DE9422048U1 (de) 1997-08-01
US5467032A (en) 1995-11-14

Similar Documents

Publication Publication Date Title
KR960011206B1 (ko) 반도체메모리장치의 워드라인구동회로
KR0183413B1 (ko) 차지-펌프형 부스터 회로
US5550504A (en) Dram using word line potential control circuit
US8023314B2 (en) Dynamic memory word line driver scheme
KR100281693B1 (ko) 고속 삼상 부스터 회로
KR100406548B1 (ko) 반도체메모리장치의 비트라인프리차지 회로 및 방법
US5751643A (en) Dynamic memory word line driver
JPH097374A (ja) 半導体メモリ装置のデータ出力バッファ
KR0167295B1 (ko) 저전력용 센스앰프회로
JPH11219589A (ja) スタティック型半導体記憶装置
KR960013861B1 (ko) 고속 데이타 전송을 위한 부트스트랩 회로
US5818790A (en) Method for driving word lines in semiconductor memory device
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
US6111802A (en) Semiconductor memory device
US5369620A (en) Dynamic random access memory device having column selector for selecting data lines connectable with bit lines
JPH09185886A (ja) データ保持回路
KR940004516B1 (ko) 반도체 메모리의 고속 센싱장치
US5777934A (en) Semiconductor memory device with variable plate voltage generator
US6597201B1 (en) Dynamic predecoder circuitry for memory circuits
KR0136894B1 (ko) 반도체 메모리 장치의 버퍼 회로
US6188616B1 (en) Semiconductor memory device having a compensating write pulse width in response to power supply voltage
JP3224712B2 (ja) 論理＆レベル変換回路及び半導体装置
KR100335269B1 (ko) 워드라인구동장치
KR100224789B1 (ko) 고전위 발생 회로
KR100296322B1 (ko) 워드라인 부트스트랩 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19931109

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931109

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960420

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19960729

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19961030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19961107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19961107

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19990721

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20000714

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20010706

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020708

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030707

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20050705

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20060728

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20070801

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20080729

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20090814

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20100729

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20110729

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20120801

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term