KR950000878Y1 - Multi-screen record system - Google Patents
Multi-screen record system Download PDFInfo
- Publication number
- KR950000878Y1 KR950000878Y1 KR2019890019970U KR890019970U KR950000878Y1 KR 950000878 Y1 KR950000878 Y1 KR 950000878Y1 KR 2019890019970 U KR2019890019970 U KR 2019890019970U KR 890019970 U KR890019970 U KR 890019970U KR 950000878 Y1 KR950000878 Y1 KR 950000878Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- digital
- screen
- recording
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/9201—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving the multiplexing of an additional signal and the video signal
- H04N5/9205—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving the multiplexing of an additional signal and the video signal the additional signal being at least another television signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/1808—Driving of both record carrier and head
- G11B15/1875—Driving of both record carrier and head adaptations for special effects or editing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 멀티 화면 시스템 구성도.1 is a configuration diagram of a conventional multi-screen system.
제2도는 제1도의 멀티 디지탈 블록의 상세도.2 is a detailed view of the multi-digital block of FIG.
제3도는 제2도의 데이타 래치 출력 제어부의 상세도.3 is a detailed view of the data latch output control unit of FIG.
제4도는 제3도에 따른 데이타 래치 출력 제어신호와 그에 따른 각부 타이밍도.4 is a data latch output control signal according to FIG.
제5도는 종래 멀티 화면 시스템에 따른 화면의 타이밍도.5 is a timing diagram of a screen according to a conventional multi-screen system.
제6도는 본 고안의 멀티 화면 기록 시스템 구성도.6 is a block diagram of a multi-screen recording system of the present invention.
제7도는 본 고안에 따른 데이타 래치 출력 제어부의 상세도.7 is a detailed view of a data latch output control unit according to the present invention.
제8도는 제7도에 따른 각부 타이밍도.8 is a timing diagram of each part according to FIG. 7.
제9도는 본 고안에 따른 멀티 화면 기록 시스템의 출력화면 타이밍도.9 is an output screen timing diagram of a multi-screen recording system according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
SW1: 라인/튜너 절환 스위치 SW2: 녹화/재생신호 절환 스위치SW 1 : line / tuner switch SW 2 : record / play signal switch
SW3: 비디오/온스크린신호 절환 스위치SW 3 : Video / On Screen Signal Switch
SW4: 멀티 비디오 출력신호(MVo)/라인 또는 튜너 비디오신호 절환 스위치SW 4 : Multi Video Output Signal (MVo) / Line or Tuner Video Signal Switch
1 : 디지탈 마이콤 2 : 멀티 디지탈 블록1: digital micom 2: multi-digital block
3 : 제어신호 발생부3: control signal generator
본 고안은 브이티알에 있어서 한 화면에 각기 다른 화상 화면을 분할하여 표시할 수 있는 멀티시스템에 관한 것으로 특히, 이 멀티시스템을 이용하여 한 테이프내에 여러개의 프로그램이 있는 경우, 그 프로그램들을 모두 재생하지 않고, 특징적인 화상을 멀티시스템으로 한 화면에 표시할 수 있도록 하여 여러개 프로그램의 특징적 분류를 알아볼 수 있도록 한 브이티알의 멀티 화면기록 시스템에 관한 것이다.The present invention relates to a multi-system that can display different image screens on a single screen in VTIAL. Especially, when there are several programs on a tape using this multi-system, all the programs are not played. The present invention relates to VTI's multi-screen recording system, which makes it possible to display characteristic images on a single screen in a multi-system so that the characteristic classification of several programs can be recognized.
종래의 브이티알 멀티 시스템을 첨부된 도면을 참조해 설명하면 다음과 같다.The conventional VT multi system is described with reference to the accompanying drawings as follows.
제1도는 종래 멀티 화면 시스템 구성도로서 이에 도시된 바와같이 라인 비디오신호(VL)와 튜너 비디오신호(VT)를 선택 절환하여 녹화진행신호(REC)로 출력하는 라인/튜너 절환 스위치(SW1)와, 상기 라인/튜너 절환스위치(SW1)의 출력신호와 재생 비디오신호(PB)를 선택 절환하는 녹화/재생모드 절환 스위치(SW2)와, 상기 녹화/재생 모드 절환 스위치(SW2)의 출력신호와 온스크린 표시신호(OSD)를 선택하는 비디오신호/온스크린신호 절환 스위치(SW3)와, 모드검출신호(MD)에 따라 멀티 화면 시작신호(M.S)와 기록펄스신호(WR)를 출력하는 디지탈 마이콤(1)과, 상기 비디오/온스크린신호 절환 스위치(SW3)의 출력신호와 상기 디지탈 마이콤(1)의 멀티 화면 시작신호(M.S) 및 기록펄스신호(WR)를 인가받아 멀티 비디오신호(MVo)를 출력하는 멀티 디지탈 블록(2)으로 구성되었다.FIG. 1 is a block diagram of a conventional multi-screen system. As shown therein, a line / tuner switch (SW) for selecting and switching a line video signal (V L ) and a tuner video signal (V T ) to output as a recording progress signal (REC) 1 ), a recording / playback mode switching switch SW 2 for selectively switching between the output signal of the line / tuner switching switch SW 1 and the playback video signal PB, and the recording / playback mode switching switch SW 2. Video signal / on-screen signal switching switch (SW 3 ) for selecting an output signal and an on-screen display signal (OSD), and a multi-screen start signal (MS) and a recording pulse signal (WR) according to the mode detection signal (MD). Digital microcom (1) outputting the output signal, the output signal of the video / on-screen signal switching switch (SW 3 ), the multi-screen start signal (MS) and the recording pulse signal (WR) of the digital microcom (1) Multi-digital block (2) for receiving and outputting multi-video signals (MVo) It was.
제2도는 제1도의 멀티 디지탈 블록의 상세 회로도로서 이에 도시된 바와 같이 상기 비디오/온스크린 절환스위치(SW3)의 출력을 인가받아 아날로그/디지탈 변환기(2-1)를 통해 디지탈 변환한 뒤 이 디지탈신호를 수평/수직동기신호의 제어를 받고, 래치 데이타 출력 제어부(2-5)의 제어신호(C1∼C4)를 각기 인가받는 데이타래치(2-2a∼2-2d)에 래치시킨 뒤 상기 제어신호(C1∼C4)에 딸 데이타 메모리(2-3a∼2-4d)에 각기 저장하여 그 데이타 메모리(2-3a∼2-4d)의 출력을 디지탈/아날로그 변환기(2-4)를 통해 아날로그신호로 복원시켜 멀티 비디오 신호출력(MVo)를 하도록 구성되었고, 상기 래치 데이타 출력 제어부(2-5)는 제3도 제1도의 멀티 디지탈 블록(2)의 래치 데이타 출력 제어부(2-5)의 구성도로서, 이에 도시된 바와 같이 상기 디지탈 마이콤(1)의 기록펄스신호(WR)를 플립플롭(F1)의 클럭입력으로 인가받아 그 플립플롭(F1)의 출력(Q1)을 플립플롭(F2)의 클럭입력으로 하고, 상기 플립플롭(F1), (F2)의 입력은 고전위 입력을 인가한 후 그 플립플롭(F1), (F2)의 출력(Q1), (Q,1),(Q2),(Q2)과 상기 기록펄시신호(WR)를 앤드게이트(G1∼G4)를 통해 각기 조합한 뒤 상기 데이타 래치(2-2a∼2-2d)의 출력제어신호(C1∼C4)를 가기 출력하도록 구성하였다. 여기서는 4화면을 가정하였다.FIG. 2 is a detailed circuit diagram of the multi-digital block of FIG. 1, and as shown therein, the output of the video / on-screen switching switch SW 3 is applied and then digitally converted through the analog-to-digital converter 2-1. The digital signal is controlled by the horizontal / vertical synchronous signal, and the control signals C 1 to C 4 of the latch data output control unit 2-5 are latched to the data latches 2-2a to 2-2d respectively applied thereto. Thereafter, the control signals C 1 to C 4 are respectively stored in the data memories 2-3a to 2-4d, and the outputs of the data memories 2-3a to 2-4d are converted into digital / analog converters 2-. 4) the latch data output control unit 2-5 is configured to restore the analog signal to the analog signal through the latch data output control unit 2-5 of the multi-digital block 2 of FIG. 2-5), the recording pulse signal WR of the digital microcomputer 1 as shown therein. ) A flip-flop (F 1) accepts applied as a clock input the flip-flop (F 1), the output (Q 1), the flip-flop (the flip-flop F 2) as a clock input, and the (F 1), (F of the The input of 2 ) is the output of the flip-flop (F 1 ), (F 2 ) (Q 1 ), (Q , 1 ), (Q 2 ), (Q 2 ) and the recording pearl after applying the high potential input The time signals WR are combined through the AND gates G 1 to G 4 , respectively, and then configured to output the output control signals C 1 to C 4 of the data latches 2-2a to 2-2d. . In this case, four screens are assumed.
이와같이 구성된 종래 브이씨알의 멀티 화면 시스템의 작용을 설명하면 다음과 같다.Referring to the operation of the multi-screen system of the conventional V-Cal configured as described above is as follows.
라인/튜너 절환 스위치(SW1)의 선택에 의해 라인 비디오신호 또는 튜너 비디오신호가 입력녹화신호(REC)가 됨과 아울러 녹화/재생 절환 스위치(SW2)에 의해 녹화모드이면 녹화신호(REC)를, 재생모드이면 재생신호(PB)를 선택하여 비디오신호가 선택되면, 비디오/온스크린신호 절환스위치(SW3)에 의해 비디오신호 또는 온스크린신호(OSD)가 선택되어, 멀티 디지탈 블록(2)에 입력된다. 이때 시스콘 또는 타이머에서 보내 온 모드검출신호(MD)를 인가받는 디지탈 마이콤(1)은 그 모드검출신호(MD)를 판별하여 멀티 화면 시작신호(M.S) 및 기록펄스신호(WR)를 상기 멀티 디지탈 블록(2)에 입력한다. 여기서 멀티 화면 시작신호(M.S)는 멀티모드의 동작 타이밍에 해당하고, 기록펄스신호(WR)는 멀티 디지탈 블록(2)내의 데이타 메모리(2-3a∼2-4d)의 기록시간을 지정해 준다.The line video signal or tuner video signal becomes the input recording signal REC by the selection of the line / tuner switching switch SW 1 , and the recording signal REC when the recording / playback switching switch SW 2 is in the recording mode. In the playback mode, when the video signal is selected by selecting the playback signal PB, the video signal or the on-screen signal OSD is selected by the video / on-screen signal switching switch SW 3 , and the multi-digital block 2 is selected. Is entered. At this time, the digital microcomputer 1 receiving the mode detection signal MD sent from the scissor or timer determines the mode detection signal MD and multiplies the multi-screen start signal MS and the recording pulse signal WR. Input to digital block (2). The multi-screen start signal MS corresponds to the operation timing of the multi-mode, and the write pulse signal WR designates the write time of the data memories 2-3a to 2-4d in the multi-digital block 2.
이때 멀티 디지탈 블록(2)에서는 제2도 데이타 할당 블록도에서와 같이 상기 비디오/온스크린신호 절환 스위치(SW1)의 신호를 아날로그/디지탈 변환기(2-1)를 통해 디지탈 변환한 후 각기 데이타 래치(2-2a∼2-2d)에 래치시킨다.In this case, in the multi-digital block 2, the data of the video / on-screen signal switching switch SW 1 is digitally converted through the analog-to-digital converter 2-1 as shown in FIG. The latches are latched to the latches 2-2a to 2-2d.
이때 상기 마이콤(1)으로부터 기록펄스신호(WR)를 인가받는 래치 데이타 출력 제어부(2-5)에서 플립플롭 (F1), (F2) 및 앤드게이트(G1∼G4)에 의해 각기 Q1×Q2×WR=C1, Q×Q2×WR=C2, Q1×Q2×WR=C3, Q1×Q2×WR=C4를 출력하여 상기 데이타 래치(2-2a∼2-2d)의 출력을 제어한다.At this time, the latch data output control unit 2-5 receiving the write pulse signal WR from the microcomputer 1 by the flip-flops F 1 , F 2 , and the AND gates G 1 to G 4 , respectively. Q 1 × Q 2 × WR = C 1 , Q × Q 2 × WR = C 2 , Q 1 × Q 2 × WR = C 3 , Q 1 × Q 2 × WR = C 4 The output of -2a to 2-2d) is controlled.
이와같은 제어출력(C1∼C4)을 얻기 위한 타이밍도는 제4도에 도시된 바와 같다. 데이타 래치 출력 제어부(2-5)의 제어신호(C1∼C4)에 따라 각각의 데이타 래치(2-2a∼2-2d)의 데이타를 데이타 메모리(2-3a∼2-3d)에 기억시키게 되면, 이 데이타 메모리(2-3a∼2-3d)는 상기 데이타 래치(2-2a∼2-2d)에서 데이타를 받아서 쓰기를 하고 다시 읽기를 하게 되는데, 데이타 래치(2-2a∼2-2d)의 출력이 상기 데이타 래치 출력제어부(2-5)의 제어신호(C1~C4)에 의해 제어되어 출력 데이타가 없는 경우 읽기만 계속하게 되고, 이 데이타 메모리(2-3a∼2-3d)의 출력값이 디지탈/아날로그 변환기(2-4)를 통해 아날로그신호로 변환되어 멀티 디지탈 블록(2)의 출력인 멀티비디오출력(MVo)으로 출력된다.The timing diagram for obtaining the same control outputs (C 1 ~C 4) is as shown in FIG. 4. The data of each data latch (2-2a to 2-2d) is stored in the data memories (2-3a to 2-3d) in accordance with the control signals (C 1 to C 4 ) of the data latch output control unit (2-5). In this case, the data memories (2-3a to 2-3d) receive data from the data latches (2-2a to 2-2d), write data, and read data again. The output of 2d) is controlled by the control signals C 1 to C 4 of the data latch output control unit 2-5 so that when there is no output data, only reading is continued, and this data memory (2-3a to 2-3d) ) Is converted into an analog signal through the digital-to-analog converter 2-4 and output to the multi-video output MVo, which is the output of the multi-digital block 2.
이 멀티 비디오출력(MVo)에 의해 화면이 구성되는데, 상기 데이타 래치(2-2a∼2-2d)의 출력 데이타가 있는 경우는, 데이타 메모리(2-3a∼2-3d)의 내용이 계속 바뀌게 되어 움직이는 화면인 동화가 되고, 데이타래치(2-2a∼2-2d)의 출력 데이타가 없어 데이타 메모리(2-3a∼2-3d)의 출력 데이타가 없어 데이타 메모리(2-3a∼2-3d)의 내용을 읽기만 할 경우는 화면이 움직이지 않는 정지화가 된다.The screen is constituted by the multi-video output MVo. If there is output data of the data latches 2-2a to 2-2d, the contents of the data memories 2-3a to 2-3d continue to change. A moving picture, which is a moving screen, and there is no output data of the data latches 2-2a to 2-2d, and there is no output data of the data memories 2-3a to 2-3d. If you only read the contents of), the screen does not move and becomes still.
제5도는 멀티 디지탈 블록(2)의 출력에 의한 화면의 구성도로서 이에 도시된 바와 같이 t1∼t2기간은 첫번째 화면(A)이 동화기간이고 그후 기간인 t2∼tx까지는 정지화가 되면 두번째 화면(B)은 처음 화면에 나타나는 시간인 t2∼t3기간에서 동화이고, 그 이후 시간인 t3∼tx까지는 정지화가 된다. 이와같이 세번째 화면(C) 네 번째 화면(D)가 처음 화면에 나타나는 시간은 동화이고, 그 후는 정지화가 되면 4화면 구성을 모두 한다. 4화면 구성이 끝난 후에는 다섯번재 화면(E)이 첫번째 화면(A) 위치에 오게 되고, 이는 순차적으로 4화면중 제일 먼저 표시된 화면에 새로운 화면이 표시되게 된다.5 is a configuration diagram of a screen by the output of the multi-digital block 2, and as shown here, in the period t 1 to t 2 , when the first screen A is a moving picture period and the period t 2 to tx thereafter, the image is frozen. The second screen B is a moving picture in the period t 2 to t 3 , which is the time appearing on the first screen, and after that, the second screen B becomes a still picture until t 3 to t x . Thus, the time when the third screen (C) and the fourth screen (D) appear on the first screen is a moving picture, and after that, all four screens are configured. After the four-screen configuration is finished, the fifth screen (E) comes to the first screen (A) position, which is a new screen is displayed on the first displayed screen sequentially.
따라서, 디지탈 마이콤(1)에서 출력되는 기록펄스신호(WR)에 의해 데이타 래치 출력 제어부(2-5)의 플립플롭(F1), (F2) 및 앤드게이트(G1-G4)의 입력이 제어되어 그의 출력신호(C1∼C4)가 제어되고, 이 제어출력신호(C1∼C4)에 의해 테이프를 끝까지 재생하여 마지막 프로그램을 판별하여야 하는 문제점이 있으며, 또한 테이프에 녹화시, 제어트랙에 신호를 기록하여 녹화된 후 원하는 프로그램의 번호만 호출하면 브이티알이 자동으로 그 프로그램의 처음을 찾아가는 VISS(VHS INDEX SEACHING SYSTEM)를 사용하더라도 그 프로그램 번호에 해당하는 프로그램의 내용을 알지 못하면 상기와 같은 테이프 전체를 또는 그 번호에 해당하는 프로그램을 재생해 보아야 프로그램 내용을 알 수 있는 문제점이 있었다.Accordingly, the flip-flops F 1 , F 2 , and AND gates G 1- G 4 of the data latch output control unit 2-5 are generated by the write pulse signal WR output from the digital microcomputer 1. There is a problem that the input is controlled so that the output signals C 1 to C 4 are controlled, and the last program is determined by reproducing the tape to the end by the control output signals C 1 to C 4 , and recording on the tape. If you record the signal on the control track and call only the desired program number, VTI (VHS INDEX SEACHING SYSTEM) will automatically search the beginning of the program. If it is not known, the program contents can be known only by playing the entire tape or the program corresponding to the number.
본 고안은 이와같은 문제점을 감안하여 데이타 래치의 출력이 제어되어 데이타 메모리에 입력되므로 그에따라 멀티 비디오출력(MVo)이 결정되어 멀티 화면을 순차적으로 처음 표시되는 화면은 동화이고, 그후는 정지화로서 멀티 화면을 표시하였다.In view of such a problem, the present invention is controlled so that the output of the data latch is controlled and input into the data memory. Therefore, the multi-video output (MVo) is determined accordingly. The screen was displayed.
여기서는 4화면 표시를 일례로 하였다.Here, four screen display is taken as an example.
그러나 이와같은 종래의 멀티 화면 구성 시스템은 한개의 비디오 테이프에 여러개의 프로그램이 존재할 경우 각 프로그램의 내용을 판별하기 위해서는 한개의 테이프에 여러개의 프로그램이 존재할 때 상기 멀티 화면시스템을 이용하여 각 프로그램의 주요화면을 멀티 화면으로 표시할 수 있게 함으로써, 프로그램의 내용을 다 알지 못하더라도 멀티 화면을 보고 프로그램 내용을 비교판별하여 원하는 프로그램을 쉽게 찾아낼 수 있도록 하기 위해 멀티 화면 기록 시스템을 안출한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.However, such a conventional multi-screen configuration system uses the multi-screen system when multiple programs exist on one tape to determine the contents of each program when multiple programs exist on one video tape. By allowing the screen to be displayed in multiple screens, a multi-screen recording system was devised to make it easier to find the desired program by looking at the multi-screen and comparing the program contents without knowing the contents of the program. Referring to the drawings in detail as follows.
제6도는 본 고안 멀티 화면 기록 시스템 블록도로서, 이에 도시한 바와 같이 라인 비디오신호(VL)와 튜너비디오신호(VT)를 선택 절환하여 녹화진행신호(REC)로 출력하는 라인/튜너 절환 스위치(SW1)와, 녹화진행신호(REC)와 재생 비디오신호(PB)를 선택 절환하는 녹화/재생모드 절환 스위치(SW2)와, 상기 녹화/재생모드 절환 스위치(SW2)의 출력신호와 온스크린 표시신호(OSD)를 선택하는 비디오신호/온스크린신호 절환 스위치(SW3)와, 모드 검출신호(MD)에 따라 멀티 화면 시작신호(M.S)와 기록펄스신호(WR)를 출력하는 디지탈 마이콤(1)와, 상기 비디오/온스크린신호 절환 스위치(SW3)의 출력신호와 상기 디지탈 마이콤(1)의 멀티 화면시작신호(M.S) 및 기록펄스신호(WR)를 인가받아 멀티 비디오신호(MVo)를 출력하는 멀티 디지탈 블록(2)으로 구성되고, 이 멀티 디지탈 블록(2)은 입력신호를 디지탈 변환하는 아날로그/디지탈 변환기(2-1)와, 상기 아날로그/디지탈 변환기(2-1)의 출력신호를 수평/수직동기신호의 기준에 따라 래치시키는 데이타 래치(2-2a∼2-2d)와, 상기 마이콤(1)의 기록펄스신호(WR)를 클럭신호로 인가받는 디플립플롭(F1)과 그 디플립플롭(F1)의 출력을 클럭신호로 인가받는 디플립플롭(F2) 및 상기 디플립플롭(F1), (F2)의 출력신호(Q1), (Q1), (Q2),(Q2)와 상기 기록펄스신호(WR)를 조합하여 상기 데이타 래치(2-2a∼2-2d)의 출력제어신호(C1∼C4)를 발생하는 데이타 래치 출력 제어부(2-5)와, 상기 데이타 래치(2-2a∼2-2d)의 출력을 저장하는 데이타 메모리(2-3a∼2-3d)와, 그 데이타 메모리(2-3a∼2-3d)의 출력신호를 아날로그신호로 변환하여 멀티 비디오신호(MVo)로 출력하는 디지탈/아날로그 변환기(2-4)도 멀티 디지탈 블록(2)을 구성하여 된 멀티 화면 시스템에 있어서, 상기 라인/튜너 절환 스위치(SW1)의 출력신호와 상기 멀티 디지탈 블록(2)의 멀티 비디오 출력신호(MVo)를 상기 마이콤(1)의 디지탈 녹화신호(DREC)의 제어에 의해 절환하여 녹화 비디오신호(REC)로 출력하는 멀티 비디오 출력신호(MVo)/라인 또는 튜너 절환 스위치(SW1)와, 상기 멀티 디지탈 블록(2)의 데이타 래치 출력제어부(2-5)의 앤드게이트(G1) 출력(C1)을 세트신호(S)로, 앤드게이트(G4) 출력(C4)을 인버터(I1)을 통해 클럭신호(CK3)로 인가하고, 반전출력(Q3)을 입력(D)에 피드백시킨 디플립플롭(F3)의 출력신호(C5)와 상기 디지탈 마이콤(1)의 디지탈 녹화신호(DREC)를 조합하는 앤드게이트(G6) 및 그 앤드게이트(G6)의 출력신호와 재생모드 제어신호(PB'H')를 조합하여 상기 녹화/재생 비디오신호 절환스위치(SW2)의 제어신호를 출력하는 제어신호 발생부(3)로 구성하였다.FIG. 6 is a block diagram of a multi-screen recording system of the present invention. As shown in FIG. 6, a line / tuner switching unit selects and switches a line video signal V L and a tuner video signal V T to output a recording progress signal REC. the output signal of the switch (SW 1) and a recording progress signal (REC) and the reproducing select the video signal (PB) switching the recording / reproducing mode switching of switch (SW 2) and, the recording / playback mode change-over switch (SW 2) And a video signal / on-screen signal switching switch (SW 3 ) for selecting an on-screen display signal (OSD) and a multi-screen start signal (MS) and a recording pulse signal (WR) according to the mode detection signal (MD). The digital video signal 1 , the output signal of the video / on-screen signal switching switch SW 3 , the multi screen start signal MS and the recording pulse signal WR of the digital microcomputer 1 are applied to the multi video signal. It consists of the multi-digital block 2 which outputs (MVo), and this multi-digital The block 2 includes an analog / digital converter 2-1 for digitally converting an input signal, and a data latch for latching the output signal of the analog / digital converter 2-1 according to a horizontal / vertical synchronization signal. 2-2a to 2-2d), and the output of the de-flop flop F 1 , which receives the recording pulse signal WR of the microcomputer 1 as a clock signal, and the output of the de-flop flop F 1 as a clock signal. Approved deflip-flop F 2 and output signals Q 1 , Q 1 , Q 2 , Q 2 and the write pulse signal of the flip-flop F 1 and F 2 A data latch output control unit 2-5 for generating output control signals C 1 to C 4 of the data latches 2-2a to 2-2d by combining WR, and the data latch 2-2a Data memories (2-3a to 2-3d) storing the output of ˜2-2d), and output signals of the data memories (2-3a to 2-3-3) are converted into analog signals to multi-video signals (MVo). Digital / analog converters (2-4) In the structure a multi-screen system by the jital block (2), the microcomputer (1) the output signal and the multiple video output signal (MVo) of said multi-digital block (2) of the line / tuner change-over switch (SW 1) The multi video output signal MVo / line or tuner switching switch SW 1 , which is switched under the control of the digital video recording signal DREC and output as the video video signal REC, and the data of the multi digital block 2. The AND gate G 1 output C 1 of the latch output control unit 2-5 is a set signal S, and the AND gate G 4 output C 4 is connected to a clock signal (I 1 ) through an inverter I 1 . CK 3 ) and the output signal C 5 of the flip-flop F 3 fed back to the input D with the inverted output Q 3 fed back to the input D and the digital recording signal DREC of the digital microcomputer 1. combining the aND gate (G 6) and that the aND gate (G 6) to combine the output signal and the reproducing mode control signal (PB'H ') the recording and / or reproducing video signals in which It was composed of a control signal generation unit 3 for outputting a control signal of the ring switch (SW 2).
이와같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above are as follows.
본 고안은 기존의 멀티 화면 시스템을 이용하여 하나의 테이프내에 존재하는 여러개 프로그램 내의 한개씩의 화면으로서 멀티 화면을 구성하여 테이프의 첫머리에 일정한 부분을 녹화해 두어 사용자가 테이프내의 프로그램 내용을 쉽게 판별하여 알기 쉽도록 하기 위한 것이다. 멀티 화면 구성은 상기에서 설명한 종래 멀티 화면구성 시스템에서와 같고, 디지탈 마이콤(1)에서 디지탈 녹화신호(DREC)를 출력하여 스위치(SW4)의 제어신호 및 제어신호 발생부(3)의 입력신호로 사용된다.The present invention uses the existing multi-screen system to configure a multi-screen as one screen in several programs existing in a tape, and records a certain portion at the beginning of the tape so that the user can easily identify the program contents in the tape. To make it easy. The multi-screen configuration is the same as in the conventional multi-screen configuration system described above, and outputs the digital recording signal DREC from the digital microcomputer 1 to control signals of the switch SW 4 and input signals of the control signal generator 3. Used as
데이타 래치 출력 제어부(2-5)의 출력신호(C1), (C4)를 각기 세트신호(S) 및 반전시켜 클럭신호(CK3)로 인가받는 디플립플롭(F3)의 출력신호(C5)는 제8도 본 고안에 따른 디지탈 래치 제어부(2-5)의 디플립플롭(F3) 출력 타이밍도에 도시한 바와 같이 데이타 래치(2-2a)의 출력제어신호(C1)인 디플립플롭(F3)의 세트신호(S)가 고전위이면 그의 출력(Q3)은 고전위(Q3은 저전위)가 되고, 데이타 래치(2-2d)의 출력 제어신호(C4)가 인버터(I4)를 통해 반전된 신호인 클럭신호(CLK3)의 상승신호 처음에서 그의 출력(Q3)가 저전위이므로 4화면의 구성시간인 t1∼t8기간동안 디플립플롭의 출력(Q3=Q5)은 고전위신호가 된다.The output signal of the deflip-flop F 3 , which is applied as the clock signal CK 3 by inverting the output signals C 1 and C 4 of the data latch output control unit 2-5 and the set signal S, respectively. (C 5 ) is an output control signal C 1 of the data latch 2-2a as shown in FIG. 8 in the output timing diagram of the flip-flop F 3 of the digital latch control unit 2-5 according to the present invention. If the set signal S of the flip-flop (F 3 ), which is a high potential, its output (Q 3 ) is a high potential (Q 3 is a low potential), the output control signal of the data latch (2-2d) ( Since the output Q 3 is low potential at the beginning of the rising signal of the clock signal CLK 3 , which is a signal inverted through the inverter I 4 , the C 4 ) is decoded during the period of t 1 to t 8 , which is the configuration time of the four screens. The output of the flip flop (Q 3 = Q 5 ) becomes a high potential signal.
이 기간(t1∼t8)동안 출력제어신호(C5)가 고전위신호이고, 제어발생부(3)의 앤드게이트(G6)는 마이콤(1)이 모드 검출신호(M-D)가 디지탈 녹화모드인 경우 고전위의 디지탈 녹화신호(DREC)를 출력하므로 상기 기간(t1∼t8)동안 고전위상태가 된다. 앤드게이트(G6)가 고전위출력이므로 오아게이트(G5)의 출력은 재생(PB)모드신호가 고전위가 아니더라도 고전위가 되어 녹화/재생 비디오신호 절환 스위치(SW2)는 재생 비디오신호(PB)를 선택하게 된다.During this period (t 1 to t 8 ), the output control signal C 5 is a high potential signal, and the end gate G 6 of the control generation unit 3 has a microcomputer 1 and the mode detection signal MD is digital. In the recording mode, the digital recording signal DREC of high potential is output, and thus, the high potential state is entered for the period t 1 to t 8 . Since the AND gate G 6 is a high potential output, the output of the OR gate G 5 becomes a high potential even if the PB mode signal is not a high potential, so that the recording / playback video signal switching switch SW 2 is a playback video signal. (PB) will be selected.
즉 녹화/재생 비디오신호 절환 스위치(SW2)의 제어신호 발생부(3)는 4개의 화면을 구성하는 동안인 t1∼t8기간에 고전위 출력을 하며 4화면 구성을 위한 입력신호는 재생 비디오신호(PB)가 된다.That is, the control signal generator 3 of the recording / playback video signal switching switch SW 2 outputs a high potential in the period t 1 to t 8 during the configuration of four screens, and the input signal for the four screen configuration is reproduced. It becomes a video signal PB.
스위치(SW4)는 디지탈 마이콤(1)의 디지탈 녹화신호(DREC)에 따라 멀티 디지탈 블록(2)의 화면을 위한 멀티 비디오출력(MVo)과 라이/튜너 비디오신호 절환 스위치(SW1)의 출력신호를 선택 절환하는데 디지탈 마이콤(1)의 디지탈 녹화신호(DREC)가 고전위인 4화면 구성기간(t1∼t8)동안에 멀티 비디오출력(MVo)을 선택하므로 녹화신호(REC)는 4화면 구성을 위한 신호가 되어 녹화모드시 4화면을 녹화한다.The switch SW 4 is an output of a multi video output MVo and a RY / tuner video signal switching switch SW 1 for the screen of the multi digital block 2 according to the digital recording signal DREC of the digital microcomputer 1. In order to select and switch the signal, the multi-video output (MVo) is selected during the four-screen configuration period (t 1 to t 8 ) in which the digital recording signal DREC of the digital microcomputer 1 is high potential. It is a signal for to record 4 screens in the recording mode.
여기서 디지탈 마이콤(1)에서는 모드를 검출하여 디지탈 녹화모드시 4주기의 디지탈 녹화신호(DREC)만 출력하므로, 데이타 래치 출력 제어부(2-5)의 제어 출력신호(C1∼C4)는 4화면 구성시간(t8)이 후에는 발생되지 않는다. 그러므로 t8이후에는 데이타 메모리(2-3a∼2-3d)에 데이타가 쓰기 즉 기록되지 않고 읽기만 되므로 모든 화면이 정지화가 된다. 이에 따른 화면구성은 제9도 본 고안의 화면구성에 따른 타이밍도에 도시한 바와같이 첫번째 화면(A)가 t1∼t2기간동안 동화화면으로 표시되고, 그후는 정지화 화면이 되며, 두번째 화면(B)는 t2∼t3기간동안 동화화면으로 그후는 정지화면으로 표시됨과 아울러 세번재 화면(C), 네번째 화면(D)이 표시된 뒤 즉, t8이후는 모두 정지화면이 된다. 이는 4화면 구성 시스템이므로 디지탈 녹화신호(DREC)가 디지탈 마이콤(1)에서 4주기만 출력되기 때문이다.Here, since the digital microcomputer 1 detects a mode and outputs only four cycles of the digital recording signal DREC in the digital recording mode, the control output signals C 1 to C 4 of the data latch output control unit 2-5 are four. The screen composition time t 8 is not generated later. Therefore, after t 8, since all data is written to the data memories 2-3a to 2-3d, i.e., only read without writing, all screens are frozen. As a result, as shown in FIG. 9, a timing diagram according to the screen configuration of the present invention, the first screen A is displayed as a moving picture for a period of t 1 to t 2 , and then a still picture is displayed. (B) is a moving picture for a period of t 2 to t 3 and is then displayed as a still picture, and after the third screen (C) and the fourth screen (D) are displayed, that is, after t 8 , all are still pictures. This is because the digital recording signal DREC outputs only four cycles from the digital microcomputer 1 because it is a four-screen configuration system.
즉, 디지탈 녹화신호(DREC)가 고전위 출력이 되면 제1화면(A)이 동화화면이 되고, 순차적으로 제2, 3, 4화면(B~D)이 동화화면으로 표시된 뒤 정지화면으로 바뀌어 화면설정이 끝나는데, 이와같이 움직이는 화면인 동화화면에서 정지화면인 정지화 화면으로 되는 타이밍은 사용자의 키조작에 의해 디지탈 마이콤(1)에서 결정한다.That is, when the digital recording signal DREC becomes the high potential output, the first screen A becomes the moving picture, and the second, third, and fourth pictures B to D are sequentially displayed as the moving picture and then changed to the still picture. When the screen setting is completed, the timing of the moving picture, which is the moving screen, and the still picture, which is the still picture, is determined by the digital microcomputer 1 by the user's key operation.
즉, 재생 비디오신호(PB)로 멀티화면을 만들고 있으므로 재생중에 그 프로그램의 특징이 된다고 결정되는 화면이 생길 때 키조작에 의해 정지화 화면을 만든다.That is, since the multi-screen is made of the reproduced video signal PB, a still image is produced by key operation when a screen is determined to be characteristic of the program during reproduction.
정지화 화면에서 동화화면으로 넘어가는 기간(t3∼t2=t4∼t3=t3∼t4=t7∼t6)은 일정한 값으로 결정되고, 이와 같이 설정된 멀티 비디오 출력신호(MVo)는 녹화하여 사용한다. 또한, VISS기능이 있는 브이티알의 경우 본 고안을 이용하면 더욱 효과적인 결과를 얻을 수 있다.Period is passed into a still image in the moving image display screen (t 3 ~t 2 = t 4 ~t 3 = t 3 ~t 4 = t 7 ~t 6) is determined at a constant value, thus set multiple video output signal (MVo ) To record and use. In addition, in the case of VTI with VISS function using the present invention can be obtained more effective results.
따라서, 멀티 디지탈 블록(2)에 입력되는 비디오신호를 데이타래치(2-2a∼2-3d)에 래치시킨 뒤 디지탈 마이콤(1)의 기록펄스신호(WR)를 이용하여 발생된 데이타 래치 출력 제어신호(C1∼C4)에 의해 데이타 메모리(2-3a∼2-3d)에 기록함과 아울러 그 기록을 읽어 화면을 분할하여 멀티 화면을 구성하는 시스템에 있어서, 상기 데이타 래치 출력 제어부(2-5)의 제어신호(C1), (C4)를 이용한 디플립플롭(F3)을 이용하여 제어신호(C5)를 발생시킨 후, 그 제어신호(C5)와 디지탈 마이콤(1)의 디지탈 녹화신호(DREC)를 이용해 녹화/재생 비디오신호 절환 스위치(SW2)를 재생모드로 선택 절환시켜 재생되는 비디오신호를 키를 조작하므로 각 구간(t1∼t8)마다 화면을 구성함과 아울러 멀티 비디오 출력신호(MVo)를 녹화신호(REC)로 절환 선택하도록 절환 스위치(SW4)를 이용하여 멀티 화면을 녹화한다.Accordingly, the data latch output control generated by using the write pulse signal WR of the digital micom 1 after latching the video signal input to the multi-digital block 2 to the data latches 2-2a to 2-3d. signal (C 1 ~C 4), the data output control latch (2 in a system configuration as well as to describe the recording and multi-screen by dividing the screen to read the data recorded in the memory (2-3a~2-3d) by 5) a control signal (C 1), (after C 4) for using by using the D flip-flop (F 3) generating a control signal (C 5), a control signal (C 5) and a digital microprocessor (1) of By using the digital recording signal (DREC) of the recording / playback video signal selector switch (SW 2 ) to switch to playback mode, the video signal to be played is operated as a key so that the screen is configured for each section (t 1 to t 8 ). as well as to select switching the multiple video output signal (MVo) to the recording signal (REC) is a change-over switch (SW 4) The recording and multi-screen.
즉 테이프내의 각 프로그램들의 주요화면을 각기 찾아 멀티 화면으로 구성하여 녹화되어 있으므로 그 멀티화면만을 재생하여 보면 테이프내에 있는 여러 프로그램의 내용적 특성을 판벌하여 찾고자 하는 프로그램은 쉽게 찾을 수 있다.In other words, the main screen of each program in the tape is found and recorded in multi screens, so if you play only the multi screen, you can easily find the program you want to find by punishing the content characteristics of the various programs in the tape.
본 고안은 4화면 구성의 예로서 설명하였으며 제9화면, 12화면. 16화면의 경우에는 각기 마이콤(1)의 디지탈녹화신호(DREC)의 주기만 조절한 뒤 멀티 화면 구성 프로그램을 사용하면 된다.The present invention has been described as an example of a four-screen configuration, the 9th screen, 12 screens. In the case of 16 screens, only the period of the digital recording signal (DREC) of the microcomputer 1 needs to be adjusted before the multi-screen configuration program can be used.
이상에서 설명한 바와 같이 본 고안은 기존의 멀티 화면 시스템을 이용하여 하나의 테이프내에 있는 여러개의 프로그램중 특징적 화면을 멀티 화면으로 구성한 뒤 녹화시켜 둠으로써, 그 테이프내의 여러 프로그램에서 원하는 내용의 프로그램을 찾고자 하는 아주 편리한 효과와, 기존의 VISS기능이 있는 브이티알에 이용하면 더욱 큰 효과를 얻을 수 있다.As described above, the present invention uses a conventional multi-screen system to record and record a characteristic screen among multiple programs in a single tape, and to find a program having desired contents in various programs on the tape. It is very convenient to use, and the existing VISS function can be used for VTI with even greater effect.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890019970U KR950000878Y1 (en) | 1989-12-27 | 1989-12-27 | Multi-screen record system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890019970U KR950000878Y1 (en) | 1989-12-27 | 1989-12-27 | Multi-screen record system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910012813U KR910012813U (en) | 1991-07-30 |
| KR950000878Y1 true KR950000878Y1 (en) | 1995-02-13 |
Family
ID=19294023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019890019970U Expired - Fee Related KR950000878Y1 (en) | 1989-12-27 | 1989-12-27 | Multi-screen record system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950000878Y1 (en) |
-
1989
- 1989-12-27 KR KR2019890019970U patent/KR950000878Y1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR910012813U (en) | 1991-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4195317A (en) | Video recording and playback editing system with displayed cue signals | |
| KR970000689B1 (en) | Video tape recorder having function of index scan and picture in picture | |
| US4325080A (en) | Apparatus for displaying video track number in viewfinder of video camera | |
| US4216504A (en) | Slow motion color video recording and playback system | |
| KR950000878Y1 (en) | Multi-screen record system | |
| JPS63123285A (en) | Editing device | |
| JP2553031B2 (en) | Special playback device for video tape recorders | |
| EP0559426B1 (en) | Picture search control apparatus for a digital video tape recorder | |
| KR970010144B1 (en) | Apparatus for index processing in digital vcr | |
| US4752835A (en) | Audio signal generating apparatus for generating an audio signal to be recorded on a video disc | |
| EP0160398A2 (en) | Signal processing apparatus | |
| KR930010485B1 (en) | Title characters processing apparatus of tv | |
| KR100351801B1 (en) | DVCR Index Search System | |
| KR910002342B1 (en) | Magnetic recording and reproducing apparatus | |
| KR930004490Y1 (en) | Telephone circuits for dynamic and still images in monitors | |
| KR930009177B1 (en) | Image playback device and method | |
| JPH0748822B2 (en) | Dual screen display | |
| WO1979000213A1 (en) | Video editing system | |
| KR960011736B1 (en) | Video signal storage and recording device | |
| KR930004640B1 (en) | Video camera | |
| JPS63167585A (en) | Helical scanning video tape recorder | |
| JPH01114186A (en) | Mosaic picture generation circuit | |
| JPS63221778A (en) | Timer recorder for video signal | |
| KR940003919Y1 (en) | High picture quality search apparatus of vcr | |
| JPH09224221A (en) | Slow reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| UA0108 | Application for utility model registration |
St.27 status event code: A-0-1-A10-A12-nap-UA0108 |
|
| UG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-UG1501 |
|
| A201 | Request for examination | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| UA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-UA0201 |
|
| UG1604 | Publication of application |
St.27 status event code: A-2-2-Q10-Q13-nap-UG1604 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-UE0701 |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-UR0701 |
|
| UR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-UR1002 Fee payment year number: 1 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 4 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 5 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 6 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 7 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 8 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20021227 Year of fee payment: 9 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-UC1903 Not in force date: 20040214 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| UC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-UC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20040214 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |