[go: up one dir, main page]

KR940004404B1 - 불휘발성 반도체 메모리장치 - Google Patents

불휘발성 반도체 메모리장치 Download PDF

Info

Publication number
KR940004404B1
KR940004404B1 KR1019900019568A KR900019568A KR940004404B1 KR 940004404 B1 KR940004404 B1 KR 940004404B1 KR 1019900019568 A KR1019900019568 A KR 1019900019568A KR 900019568 A KR900019568 A KR 900019568A KR 940004404 B1 KR940004404 B1 KR 940004404B1
Authority
KR
South Korea
Prior art keywords
input
code
secret
data
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019900019568A
Other languages
English (en)
Other versions
KR920010649A (ko
Inventor
원대식
황보준식
도재영
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900019568A priority Critical patent/KR940004404B1/ko
Priority to FR9105175A priority patent/FR2670045B1/fr
Priority to JP9924591A priority patent/JP2523230B2/ja
Priority to US07/694,499 priority patent/US5216633A/en
Priority to DE4114410A priority patent/DE4114410A1/de
Priority to GB9109725A priority patent/GB2250360B/en
Priority to ITMI911218A priority patent/IT1248598B/it
Publication of KR920010649A publication Critical patent/KR920010649A/ko
Application granted granted Critical
Publication of KR940004404B1 publication Critical patent/KR940004404B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

불휘발성 반도체 메모리장치
제1도는 종래의 전기적으로 소거가능한 프로그매머블 리드 온리 메모리(EEPROM)에 있어서 비밀호출 코드의 비교동작을 설명하기 위한 블록도.
제2도는 본 발명에 대한 EEPROM에 있어서 비밀호출코드의 비교동작을 설명하기 위한 블록도.
제3도는 제2도의 I/O레지스터의 일 실시회로도.
제4도는 본 발명에 의한 EEPROM에 있어서 비밀호출코드를 수정하는 명령을 수행하는 프로그램의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10, 30 : 입력버퍼수단 12, 14, 32 : 입출력레지스터
16, 36 : 비교기 34 : 입력드라이버/센스증폭기
18, 40 : 메모리셀 어레이 38 : 페이지버퍼수단
20 : 별도의 셀 42 : 더미셀행
CT, ST, BT : 트랜지스터 32a∼32n : 레지스터
B/L : 비트라인 BS/L : 블록선택라인
DL0~DLn : 데이터라인 W/L : 워드라인
CE : 불휘발성 반도체 메모리셀 SPB0∼SPBn, BPB00∼BPBn7 : 개별버퍼
본 발명은 불휘발성 반도체 메모리장치에 관한 것으로 특히 전기적으로 소거가능한 프로그래머블 리드 온리 메모리(EEPROM)장치의 회로를 간략화함으로써 칩사이즈를 줄일 수 있는 불휘발성 반도체 메모리장치에 관한 것이다.
최근, 반도체 메모리장치의 고밀도 및 다양화 추세에 부응하여 EEPROM을 이용한 IC카드의 활용이 광범위하게 확산되고 있다. EEPROM을 이용한 IC카드는 자기카드에 비해 정보의 기밀성 및 안전성, 정보의 분산처리 및 관리기능등이 뛰어나 그 응용범위가 급속히 확장되고 있다. 초기의 IC카드의 두 개의 칩, 즉 MICOM칩과 EEPROM칩을 사용하던 기술에서 원칩에 MICOM과 EEPROM을 내장한 제품이 출하되고 있고 또한 응용분야에 필요한 기능만을 부가하여 칩의 제조비용을 절감하는 제품이 개발되고 있다.
통상적으로 IC카드에 이용되는 EEPROM은 기밀성을 유지하기 위하여 특정한 비밀호출코드를 기억하고 사용자가 비밀호출코드를 입력하였을 때 기억된 비밀호출코드와 입력된 비밀호출코드를 비교하여 일치할 때 정보의 독출 및 기입이 가능하도록 작동된다. 또한, 통상적으로 비밀호출코드의 입력 및 변경시 입력에러를 방지하기 위하여 2회의 비밀호출코드의 입력을 필요로 한다. 따라서, 종래의 EEPROM에서는 제1도에 도시한 바와 같이 입력단자(DIN)에 연결된 데이터입력버퍼(10), 두 개의 레지스터(12,14), 비교기(16), 메모리셀 어레이(18) 및 비밀호출코드를 저장하기 위한 별도의 메모리셀(20)을 구비한다.
종래의 EEPROM에서는 2회의 비밀호출코드를 데이터입력버퍼(10)를 거쳐서 직렬로 입력하고 첫 번째 비밀호출코드를 A레지스터(12)에 입력하고, 두 번째 비밀호출코드를 B레지스터(14)에 입력한다. 이어서 A 및 B레지스터(12,14)에 입력된 각 비밀호출코드를 비교기(16)에서 비교하여 불일치할 때에는 에러신호를 발생하고, 일치할 때에는 입력된 비밀호출코드를 별도의 메모리셀(20)에 기입함으로써 기밀모드를 설정하였다. 기밀모드설정시에는 입력된 비밀호출코드와 기입된 비밀호출코드를 비교하여 일치할 때는 호출자가 정당한 호출자임을 인식하여 다음 명령을 수행하고, 일치하지 않을 때에는 호출자가 정당한 호출자가 아닌 것으로 인식하여 에러를 발생한다. 이상과 같이 종래의 EEPROM에서는 두 개의 비밀호출코드를 비교하기 위하여 두 개의 레지스터 또는 래치를 필요로 하고 또한, 비밀호출코드를 기입하기 위해 메모리셀 어레이(18)와는 별도로 비밀호출코드기입용 메모리셀(20)을 구비하기 때문에 칩사이즈가 증대되고 비밀호출코드의 기입 및 변경시 신호제어가 복잡한 문제점을 가지고 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, EEPROM에 있어서 별도의 메모리셀과 하나의 레지스터를 제거함으로써 칩사이즈를 줄일 수 있는 불휘발성 반도체 메모리장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 X방향으로 연결된 복수의 워드라인들; 상기 복수의 워드라인들과 교차되게 Y방향으로 연장된 복수의 비트라인들; 상기 비트라인들의 1바이트마다 Y방향으로 연장된 복수의 블록선택라인들; 상기 워드라인들과 비트라인들의 각 교차부분에 배치되고 상기 블록선택라인들에 의해 각 블록으로 구분되는 복수의 불휘발성 반도체 메모리셀들; 상기 비트라인들과 블록선택라인들의 일단에 결합된 복수의 버퍼들이 상기 1바이트의 비트라인들과 상기 하나의 블록선택라인으로 한조를 이루는 페이지버퍼수단; 상기 비트라인들의 상기 일단과 반대편의 일단에 연결되고 바이트단위로 동시에 턴온되는 복수의 컬럼선택 트랜지스터들; 상기 컴럼선택 트랜지스터들을 통하여 각 바이트단위의 동일레벨의 비트라인들이 공통으로 연결되는 복수의 데이터라인들; 상기 데이터라인들에 입력데이터를 병렬로 드라이브하고 상기 데이터라인들에 실린 셀데이타를 센싱증폭하여 병렬로 출력하기 위한 입력드라이버/센스증포기; 입력단자에 가해지는 직렬입력데이타를 버퍼링하기 위한 입력버퍼수단; 상기 입력버퍼수단에 버퍼링된 직렬입력데이타를 직렬입력하고, 상기 입력드라이버/센스증폭기와는 병렬데이타를 쌍방향으로 주고 받으며, 데이터를 직렬로 출력하는 입출력레지스터; 및 상기 입출력레지스터의 직렬출력데이타와 상기 입력버퍼수단에 버퍼림된 직렬입력데이터를 비교하기 위한 비교기를 구비하고, 제1비밀호출코드를 상기 페이지버퍼수단에 래치하고 래치된 제1비밀호출코드를 상기 입출력레지스터에 1바이트씩 독출하여서 상기 입력버퍼수단을 통하여 입력된 제2비밀호출코드와 상기 비교기에서 비교하고, 비교결과 제1및 제2비밀호출코드가 일치할 때에는 상기 페이지버퍼수단에 래치된 제1비밀호출코드를 상기 복수의 불휘발성 메모리셀들중 미리 지정된 행의 셀들에 기입함으로써 비밀호출코드를 정의하는 것을 특징으로 한다.
첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하면 다음과 같다.
제2도를 참조하면, 본 발명에 의한 EEPROM은 복수의 워드라인들(W/L), 복수의 비트라인들(B/L), 복수의 블록선택라인들(BS/L), 복수의 EEPROM셀들(CE)로 이루어진 메모리셀 어레이(40), 페이지버퍼수단(38), 컬럼선택 트랜지스터들(CT), 데이터라인들(DL0∼DLn), 입력드라이버/센스증폭기(34), 입력버퍼수단(30), 입출력레지스터(32) 및 비교기(36)를 구비한다. 워드라인(W/L)들은 미도시된 행디코더에 의해 선택되고 비트라인(B/L)들은 미도시한 컬럼디코더의 컬럼선택신호(Y0∼Yn)에 의해 선택된다. 페이지버퍼수단(38)은 상기 비트라인들(B/L)들과 블록선택라인(BS/L)들의 일단에 각각 결합된 개별버퍼들을 1바이트의 비트라인(B/L)들과 하나의 블록선택라인(BS/L)으로 각 조를 이루어 각 바이트단위로 복수의 조를 이룬다. 비트라인과 결합되는 각 버퍼들은 비트라인선택신호(SBL)에 의해 스위칭되는 각 트랜지스터(BT)들을 통하여 각 비트라인(B/L)과 연결되고 블록선택라인(BS/L)과 결합되는 각 버퍼들은 블랙선택신호(SSL)에 의해 스위칭되는 각 트랜지스터(ST)들을 통하여 각 블록선택라인(BS/L)에 연결된다. 상기 각 컬럼선택 트랜지스터(CT)들은 상기 비트라인들의 상기 일단과 반대편의 일단에 연결되고 바이트단위로 동시에 턴온된다.
상기 데이터라인(DL0∼DLn)은 상기 컬럼선택 트랜지스터(CT)를 통하여 각 바이트단위의 동일레벨의 비트라인들이 공통으로 연결된다. 입력드라이버/센스증폭기(34)는 상기 데이터라인들에 입력데이터를 병렬로 드라이브하고 상기 데이터라인에 실린 셀데이터를 센싱증폭하여 병렬로 출력한다. 입력버퍼수단(30)은 입력단자(DIN)에 가해지는 직렬입력데이터를 버퍼링한다. 상기 입출력레지스터(32)는 상기 입력버퍼수단(30)에 버퍼링된 직렬입력데이터를 직렬 입력하고, 상기 입력드라이버/센스증포기(34)와는 병렬데이터를 쌍방향으로 주고 받으며, 직렬데이터를 비교기(36)의 일측 입력단자에 공급한다. 비교기(36)는 상기 입출력레지스터(32)의 직렬출력데이터의 상기 입력버퍼수단(30)에 의해 버퍼링된 직렬입력데이터를 비교한다. 메모리셀 어레이(40)중 하나의 셀행은 비밀호출코드를 기입하기 위한 전용셀로 사용된다. 이 전용셀은 더미셀을 사용할 수 있다.
상기 입출력레지스터(32)는 제3도에 도시한 바와 같이 각 비트별로 제1레지스터(32a)부터 제n레지스터(32n)가 직렬로 연결되어 있고 각 레지스터는 제1클럭신호(CLOCKS)가 게이트에 가해지는 입력측 트랜지스터(T1)와, 입력측 래치(L1), 제2클럭신호(CLOCK)가 게이트에 가해지는 링크트랜지스터(T3)와, 출력측 래치(L2)를 구비한다. 입력측 래치(L1)는 제2클럭신호(CLOCK)에 의해 스위칭되는 피드백트랜지스터(T2)와 이 피드백트랜지스터(T2)의 소스/드레인 사이에 연결된 노아게이트(NOR1) 및 인버터(INV1)로 이루어진다. 출력측 래치(L2)도 입력측 래치(L1)와 동일한 구성으로 제1클럭신호가 가해지는 피드백트랜지스터(T4), 노아게이트(NOR2) 및 인버터(INV2)로 이루어진다. 입력측 래치(L1)에는 데이터라인(DO0)에서 공급된 셀데이터가 입력되고, 입력된 데이터를 공급하기 위해 출력측 래치(L2)를 데이터라인(DI0)에 연결된다.
이와 같이 구성한 본 발명의 EEPROM은 종래의 EEPROM에 비하여 비밀호출코드를 기입하기 위한 별도의 메모리셀을 메모리셀 어레이(40)의 더미셀행(42)으로 대신하고 두 개의 입출력레지스터중 하나를 제거하고 제거된 레지스터의 기능을 페이지버퍼수단(38)으로 대체함으로써 칩사이즈를 줄일 수 있다. 즉, 본 발명에서는 제1비밀호출코드를 먼저 상기 페이지버퍼수단에 래치하고 래치된 제1비밀호출코드를 입출력레지스터(32)에 1바이트씩 독출하여서 상기 입력버퍼수단(30)을 통하여 입력된 제2비밀호출코드와 비교기(36)에서 비교하고, 비교결과 제1및 제2비밀호출코드가 일치할 때에는 상기 페이지버퍼수단(38)에 래치된 제1비밀호출코드를 더미셀행(42)에 기입함으로써 비밀호출코드를 정의하고 일치하지 않을 때에는 에러를 발생한다.
제4도를 참조하여 비밀호출코드를 수정하기 위한 프로그램을 설명하면 다음과 같다.
비밀호출코드는 8byte로 구성되며 메모리셀 어레이(40)의 더미셀행(42)에 기록된다.
비인가자에 의한 비밀호출코드의 변경을 방지하기 위해 MACC(modifity access code) 명령이 설정되어 있고 MACC 명령은 명령코드, 기존의 호출코드, 새로운 호출코드, 새로운 호출코드로 이루어진 4byte 데이터로 이루어진다. MACC 명령이 입력되면 시스템은 명령코드를 해독하고(100단계), 시스템을 MACC 모드로 전환한다. 이어서 메모리셀 어레이(40)의 더미셀행(42)이 선택되어 첫 번째 바이트의 데이터를 독출하여 입출력레지스터(32)에 입력한다. 입출력레지스터(32)에 독출된 데이터와 입력버퍼수단(30)을 통하여 입력된 데이터가 비교기(36)에 의해 1비트씩 비교된다. 이와 같은 방식으로 n번째 바이트까지 기억된 비밀호출코드와 입력된 비밀호출코드가 비교된다(200단계). 비교결과가 일치하면(300단계) 새로이 정의되는 새로운 호출코드는 일차적으로 페이지버퍼수단(38)에 래치시킨다(400단계). 이어서 확인용 새로운 호출코드가 입력되면 페이지버퍼수단(38)에 래치된 데이터를 입력드라이버/센스증폭기(34)에 의해 센싱증폭하여 입출력레지스터(32)에 인가하고 판독된 호출코드와 입력된 호출코드를 비교기(36)에 의해 상술한 기존의 호출코드 비교와 동일하게 바이트단위로 비교한다(500단계). 비교결과 일치하면 새로운 호출코드를 더미셀행(42)에 기입하여 새로운 호출코드를 정의한다(600단계). 상기 200단계에서 정의된 호출코드가 아니면 400단계로 점핑하여 처리하고, 상기 300단계 및 500단계에서 일치하지 않을 경우에는 비교기(36)는 에러를 발생하고 시스템의 동작을 중지시킨다.
이상과 같이 본 발명에서는 바이트단위로 데이터를 한꺼번에 기입할 수 있는 페이지모드를 수행하는 EEPROM에 있어서 페이지버퍼수단을 이용하여 두 개의 비밀호출코드를 비교하고 더미셀행에 비밀호출코드를 기입함으로써 종래의 EEPROM에 비해 칩사이즈를 줄일 수 있어 보다 경제적인 이점을 얻을 수 있다.

Claims (5)

  1. X방향으로 연장된 복수의 워드라인들; 상기 복수의 워드라인들과 교차되게 Y방향으로 연장된 복수의 비트라인들; 상기 비트라인들의 1바이트마다 Y방향으로 연장된 복수의 블록선택라인들; 상기 워드라인들과 비트라인들의 각 교차부분에 배치되고 상기 블록선택라인들에 의해 각 블록으로 구분되는 복수의 불휘발성 반도체 메모리셀들; 상기 비트라인들과 블록선택라인들의 일단에 결합된 복수의 버퍼들이 상기 1바이트의 비트라인들과 상기 하나의 블록선택라인으로 한조를 이루는 페이지버퍼수단; 상기 비트라인들의 상기 일단과 반대편의 일단에 연결되고 바이트단위로 동시에 턴온되는 복수의 컬럼선택 트랜지스터들; 상기 컬럼선택 트랜지스터들을 통하여 각 바이트단위의 동일레벨의 비트라인들이 공통으로 연결되는 복수의 데이터라인들; 상기 데이터라인들에 입력데이터를 병렬로 드라이브하고 상기 데이터라인들에 실린 셀데이터를 센싱증폭하여 병렬로 출력하기 위한 입력드라이버/센스증폭기; 입력단자에 가해지는 직렬입력데이터를 버퍼링하기 위한 입력버퍼수단; 상기 입력버퍼수단에 버퍼링된 직렬입력데이터를 직렬입력하고, 상기 입력드라이버/센스증폭기와는 병렬데이터를 쌍방향으로 주고 받으며, 데이터를 직렬로 출력하는 입출력레지스터; 및 상기 입출력레지터의 직렬출력데이터와 상기 입력버퍼수단에 버퍼링된 직렬입력데이터를 비교하기 위한 비교기를 구비하고, 제1비밀호출코드를 상기 페이지버퍼수단에 래치하고 래치된 제1비밀호출코드를 상기 입출력레지스터에 1바이트씩 독출하여서 상기 입력버퍼수단을 통하여 입력된 제2비밀호출코드와 상기 비교기에서 비교하고, 비교결과 제1및 제2비밀호출코드가 일치할 때에는 상기 페이지버퍼수단에 래치된 제1비밀호출코드를 상기 복수의 불휘발성 메모리셀들중 미리 지정된 행의 셀들에 기입함으로써 비밀호출코드를 정의하는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  2. 제1항에 있어서, 상기 페이지버퍼수단중 비트라인들과 결합되는 각 버퍼들은 비트라인선택신호에 의해 스위칭되는 트랜지스터를 통하여 각 비트라인들과 연결되며, 블록선택라인들과 결합되는 각 버퍼들은 블록선택신호에 의해 스위칭되는 트랜지스터를 통하여 각 블록선택라인들과 연결되는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  3. 제1항에 있어서, 상기 비밀호출코드가 기입되는 행의 셀들은 더미셀인 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  4. 제1항에 있어서, 상기 각 불휘발성 메모리셀은 전기적으로 소거가능한 리드 온리 메모리셀인 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  5. 제1항에 있어서, 상기 제2비밀호출코드는 상기 제1비밀호출코드에 대해 콤플리먼트인 것을 특징으로 하는 불휘발성 반도체 메모리장치.
KR1019900019568A 1990-11-30 1990-11-30 불휘발성 반도체 메모리장치 Expired - Fee Related KR940004404B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019900019568A KR940004404B1 (ko) 1990-11-30 1990-11-30 불휘발성 반도체 메모리장치
FR9105175A FR2670045B1 (fr) 1990-11-30 1991-04-26 Dispositif de memoire morte a semiconducteurs.
JP9924591A JP2523230B2 (ja) 1990-11-30 1991-04-30 不揮発性半導体メモリ装置
US07/694,499 US5216633A (en) 1990-11-30 1991-05-02 Nonvolatile semiconductor memory device including access code circuitry
DE4114410A DE4114410A1 (de) 1990-11-30 1991-05-03 Halbleiterbauelement mit nichtfluechtigem speicher
GB9109725A GB2250360B (en) 1990-11-30 1991-05-03 Nonvolatile semiconductor memory device
ITMI911218A IT1248598B (it) 1990-11-30 1991-05-03 Dispositivo a semiconduttore di memoria non volatile

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019568A KR940004404B1 (ko) 1990-11-30 1990-11-30 불휘발성 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR920010649A KR920010649A (ko) 1992-06-27
KR940004404B1 true KR940004404B1 (ko) 1994-05-25

Family

ID=19306809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019568A Expired - Fee Related KR940004404B1 (ko) 1990-11-30 1990-11-30 불휘발성 반도체 메모리장치

Country Status (7)

Country Link
US (1) US5216633A (ko)
JP (1) JP2523230B2 (ko)
KR (1) KR940004404B1 (ko)
DE (1) DE4114410A1 (ko)
FR (1) FR2670045B1 (ko)
GB (1) GB2250360B (ko)
IT (1) IT1248598B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005696B1 (ko) * 1991-11-25 1994-06-22 현대전자산업 주식회사 보안성 있는 롬(rom)소자
JPH0628264A (ja) * 1992-07-10 1994-02-04 Mitsubishi Electric Corp 半導体記憶装置及びそのアクセス方法
EP0637035B1 (en) * 1993-07-29 1996-11-13 STMicroelectronics S.r.l. Circuit structure for a memory matrix and corresponding manufacturing method
US5513136A (en) * 1993-09-27 1996-04-30 Intel Corporation Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations
US6594688B2 (en) * 1993-10-01 2003-07-15 Collaboration Properties, Inc. Dedicated echo canceler for a workstation
US5377264A (en) * 1993-12-09 1994-12-27 Pitney Bowes Inc. Memory access protection circuit with encryption key
US5838613A (en) * 1994-09-22 1998-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device having security function
US5835594A (en) * 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
JPH10320989A (ja) * 1997-05-16 1998-12-04 Toshiba Microelectron Corp 不揮発性半導体メモリ
JPH11110293A (ja) * 1997-09-29 1999-04-23 Mitsubishi Electric Corp 不揮発性メモリ制御回路
KR100287018B1 (ko) 1998-08-07 2001-04-16 윤종용 에러 정정 회로를 구비한 반도체 메모리 장치
US6807620B1 (en) * 2000-02-11 2004-10-19 Sony Computer Entertainment Inc. Game system with graphics processor
FR2813468B1 (fr) * 2000-08-29 2003-01-10 Gemplus Card Int Securite d'acces par code secret a un moyen de traitement de donnees
US7093104B2 (en) * 2001-03-22 2006-08-15 Sony Computer Entertainment Inc. Processing modules for computer architecture for broadband networks
US6526491B2 (en) * 2001-03-22 2003-02-25 Sony Corporation Entertainment Inc. Memory protection system and method for computer architecture for broadband networks
US7516334B2 (en) 2001-03-22 2009-04-07 Sony Computer Entertainment Inc. Power management for processing modules
US6809734B2 (en) 2001-03-22 2004-10-26 Sony Computer Entertainment Inc. Resource dedication system and method for a computer architecture for broadband networks
US7231500B2 (en) 2001-03-22 2007-06-12 Sony Computer Entertainment Inc. External data interface in a computer architecture for broadband networks
US6826662B2 (en) 2001-03-22 2004-11-30 Sony Computer Entertainment Inc. System and method for data synchronization for a computer architecture for broadband networks
US7233998B2 (en) * 2001-03-22 2007-06-19 Sony Computer Entertainment Inc. Computer architecture and software cells for broadband networks
CN1292356C (zh) * 2002-04-17 2006-12-27 松下电器产业株式会社 非易失性半导体存储装置及其机密保护方法
US7024519B2 (en) * 2002-05-06 2006-04-04 Sony Computer Entertainment Inc. Methods and apparatus for controlling hierarchical cache memory
US7313639B2 (en) * 2003-01-13 2007-12-25 Rambus Inc. Memory system and device with serialized data transfer
JP4717798B2 (ja) * 2003-01-13 2011-07-06 ラムバス・インコーポレーテッド 符号化書き込みマスキング
KR100516301B1 (ko) * 2003-03-05 2005-09-21 주식회사 하이닉스반도체 플래시 메모리의 뱅크 분할 장치
US8224639B2 (en) 2004-03-29 2012-07-17 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processing task scheduling
EP1603138A1 (fr) * 2004-04-15 2005-12-07 STMicroelectronics SA Mémoire non volatile comprenant des moyens de brouillage de la lecture de cellules mémoire
KR100691384B1 (ko) * 2006-03-27 2007-03-12 삼성전자주식회사 절연막의 열화를 완화시키는 구조의 셀스트링을 가지는불휘발성 반도체 메모리 장치
KR100823175B1 (ko) * 2007-02-27 2008-04-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US9641266B2 (en) 2012-07-17 2017-05-02 Qualcomm Incorporated Sensor with concurrent data streaming using various parameters
US9462632B2 (en) 2012-07-17 2016-10-04 Qualcomm Incorporated Concurrent data streaming using various parameters from the same sensor
KR102336458B1 (ko) * 2015-07-30 2021-12-08 삼성전자주식회사 고속으로 결함 비트 라인을 검출하는 불휘발성 메모리 장치 및 그것의 테스트 시스템
GB2614568A (en) * 2022-01-07 2023-07-12 Renavato Corp Security device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3025502B2 (ja) * 1987-03-16 2000-03-27 日立マクセル株式会社 半導体メモリ装置
USH714H (en) * 1987-10-26 1989-11-07 The United States Of America As Represented By The Secretary Of The Navy Serial data word processing arrangement
EP0332274B1 (en) * 1988-03-09 1994-06-22 Koninklijke Philips Electronics N.V. EEPROM having a data controlled erasing and writing mode

Also Published As

Publication number Publication date
ITMI911218A0 (it) 1991-05-03
KR920010649A (ko) 1992-06-27
IT1248598B (it) 1995-01-19
ITMI911218A1 (it) 1992-11-03
FR2670045B1 (fr) 1993-07-09
DE4114410C2 (ko) 1993-06-24
GB2250360A (en) 1992-06-03
FR2670045A1 (fr) 1992-06-05
JPH04232696A (ja) 1992-08-20
JP2523230B2 (ja) 1996-08-07
US5216633A (en) 1993-06-01
DE4114410A1 (de) 1992-06-04
GB2250360B (en) 1994-10-19
GB9109725D0 (en) 1991-06-26

Similar Documents

Publication Publication Date Title
KR940004404B1 (ko) 불휘발성 반도체 메모리장치
US5748528A (en) EEPROM memory device with simultaneous read and write sector capabilities
US9317451B2 (en) Nonvolatile semiconductor storage device having encrypting arithmetic device
KR930018594A (ko) 반도체 기억 장치
US5384734A (en) Multiport memory device and an operation method thereof
US6510090B1 (en) Semiconductor memory device
US5384749A (en) Circuit for the management of memory words
US6549468B2 (en) Non-volatile memory with address descrambling
KR100479274B1 (ko) 반도체 메모리 장치 및 정보기기
US6724663B2 (en) Erase block architecture for non-volatile memory
US7430150B2 (en) Method and system for providing sensing circuitry in a multi-bank memory device
JPWO2006038250A1 (ja) 半導体装置およびデータ書き込み方法
KR100253310B1 (ko) 반도체 메모리 장치의 프로그램 데이타 보호 회로
JP2003051195A (ja) 半導体記憶装置
JPS6325748A (ja) 電子回路の制御方法およびこの制御方法を実施するための回路
US7486542B2 (en) General purpose register circuit
JPH06215590A (ja) フラッシュ消去型不揮発性メモリ
KR100223264B1 (ko) 플래쉬 메모리 셀의 소거확인 방법
US20180226130A1 (en) Semiconductor memory device and data setting method
JPS5877085A (ja) 半導体メモリ
US5485588A (en) Memory array based data reorganizer
KR100467367B1 (ko) 반도체 기억 장치의 컬럼 리던던시 회로
JPH01162957A (ja) 半導体記憶装置
US5889706A (en) Apparatus for and method of terminal setting of integrated circuit
KR100222574B1 (ko) 반도체 메모리 장치의 어드레스 버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090526

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090526

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000