KR930008895B1 - 반도체 장치의 소자분리방법 - Google Patents

Abstract

내용 없음.

Description

반도체 장치의 소자분리방법

제 1a 도 내지 제 1c 도는 종래 방법에 의한 소자분리 제조공정 순서 단면도.

제 1c 도는 종래 방법에 있어서 마스크 오정렬(Misalign)에 의한 채널저지 이온주입 공정예의 일 단면도.

제 2a 도 내지 제 1e 도는 본 발명에 의한 일 실시예의 소자분리 제조공정 순서 단면도.

제 2c 도 내지 제 1d 도는 본 발명에 있어서 마스크 오정렬의 경우에 채널 저지이온이 소망하는 영역에 제한적으로 주입되는 일 예의 공정순서 단면도.

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 LOCOS(Local Oxidation of silicon)소자 분리시에 내압 특성을 안정성 있게 확보하고 공정 여부도를 갖게 하는 방법에 관한 것이다.

최근 반도체 장치의 소자가 고집적화됨에 따라 패턴(Pattern)의 미세화로 인해 소자분리 면적도 점차로 축소되어가는 과정에 있으며, LOCOS 기술이 반도체 장치의 소자분리 기술로서 주종을 이루어 왔다. 그러나 소자 설계 치수가 써브 미크론(Submicron)으로 축소되면서 상기 Locos 기술은 산화에 의한 분리층 형성공정시 질화막밑의 패트 질화막 축밑으로 산소가 침투하여 질화액 밑의 패트 산화막이 산화되는 버즈비크(Birds's Beak)현상이 나타나고 있으며, 또한 분리산화공정전에 이온 주입된 채널 저지 불순물이 외방확산되어 분리산화막과 기판실리콘 경계면의 불순문 농도를 높게 유지시킬 수 없는 문제점이 있다.

이와 같이 경계면에서의 불순물 농도 감소는 소자분리의 내압특성을 약화시키게 되는데 이를 해결하기 위한 종래의 방법으로는 분리실화막 성장후에 활성영역을 감광막으로 브로킹(Blocking)시킨 상태에서 분리 산화막을 통해 충분히 높은 에너지로 분리실화막 밑의 기판내로 불순물을 이온주입시키는 방법이 있으며, 이하 첨부할 도면을 참조하여 상기한 종래 방법을 상세히 설명하기로 한다.

먼저, 제 1a 도 내지 제1b 도는 종래의 통상적인 LOCOS 소자분리 제조공정을 도시하고 있다. 즉, 실리콘 기판(100)위에 패드산화막(11) 질화막(12)을 순차로 적층 형성한 후, 사진식각공정에 의해 분리영역은 패터닝하여 식각시킨 다음, 채널저지용 불순물을 이온주입하고 이어서 분리영역을 선택산화하여서 소자분리층(13)을 형성시킨다(제 1a 도). 그 다음으로 상기 질화막, 패드산화막을 순차로 식가하여서 LOCOS 소자분리 공정을 완성한다(제 1b 도).

그다음, 제 1c 도는 상기 채널저지 불순물이 선택산화공정시 외방확산으로 인한 소자분리특성 저하를 보완하기 위한 종래의 방법이 도시된 단면도이다.

즉,완성된 LOCOS 소자분리층(제 1b 도)위에 감광막을 충분히 두껍게 도포한 후, 상기 분리영역을 패터닝한 동일한 마스크(Mask)를 이용하여 분리영역을 위의 감광막을 패터닝, 식각시킨 다음 실리콘기판(100)과 동일한 도전형의 불순물(16)을 상기 분리층을 관통하여 기판실리콘내에 까지 높은 에너지로 이온을 주입(15)시킨다. 이와 같이 분리산화막 형성후 채널 저지용 불순물을 주입시키면, 이후 후속공정에서는 산화공정이 없으므로 불순물의 외방 확산 현상이 발생하지 않으며, 따라서 분리산화막-기판 실리콘 경계면의 불순물 농도는 주입시의 분포를 그대로 유지할 수 있게 되므로 소자분리특성을 향상시킬 수 있다.

그러나 , 제 1c 도에서와 같이 감광막 패턴형성시, 분리산화막과의 오정렬(Misalign)에 의하여 활성영역에까지 채널저지이온(16)이 주입되는 문제점이 발생될 수 있는데, 이로 인해서 소자분리특성이 나빠지게 될 뿐만아니라 트랜지스터의 스레치홀드전압을 증가시키며, 트랜지스터의 특성이 좌우 비대칭되는 등의 단점이 있음에 유의할 필요가 있다.

따라서, 본 발명은 패드실화막과 질화막사이에 α-폴리실리콘층을 1침적시킴으로서 버즈비크현상을 감소시키는 방법을 제공하는데 그 목적이 있다.

또한 본 발명의 다른 목적은 감광막 대신 도프드(Doped) 폴리실리콘과 희석산화(Dilution Oxidation)법을 이용하여서 분리산화막과의 오정렬을 방지하고 소자분리특성 및 트랜지스터 특성을 향상시킬 수 있는 방법을 제공하는데 그 목적이 있다.

상술한 본 발명의 목적들을 달성하기 위한 반도체 장치의 LOCOS 소자 분리공정에 있어서, 실리콘 기판위에 패드산화막, α-폴리실리콘막, 질화막을 순차로 형성시킨 후, 소자분리영역을 통상의 제 1 차 사진식각공정에 의해 상기 질화막에 개구를 형성하는 공정, 이어서 상기 α-폴리실리콘막과 패드산화막을 열산화 시켜 필드산화막을 성장시키는 공정, 그다음 상기 결과물 위에 산화 및 식각저지층, 도프드 폴리실리콘층을 순차로 침적시키는 공정후에 통상의 제 2 차 사진식각종정을 통해 상기 도프트 폴리실리콘층에 개구를 형성하는 공정, 이어서 상기의 잔류 도프드 폴리실리콘층을 희석산화(Dilution Oxidation)시켜서 상기 개구영역을 좁히는 공정과 계속해서 상기 좁혀진 개구영역의 필드산화막밑 부군에 채널저지용 불순물을 이온주입시키는 공정, 그다음 상기 희석산화된 도프드 폴리실리콘층, 제 2 질화막, 제1질화막, α-폴리실리콘막, 패드산화막을 순차로 제거시키는 공정을 구비하여서 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하면서 본 발명을 상세히 설명하기로 한다.

제 2a 도 내지 제 2 도는 본 발명의 방법에 의한 일실시예를 도시한 공정순서도, 단면도이다.

먼저, 실리콘기판(200)위에 200~400Å 정도의 패드산화막(21), 800~1300Å 정도의 α-폴리실리콘막(22), 1200~1700Å 정도의 질화막(23)을 순차로 적층 형성시킨후, 통상의 방법으로 제 1 차 사진식각공정을 실시하여서 소자분리영역에 상기 제 1 질화막을 제거시킨다(제 2a 도). 이어서, 상기 α-폴리실리콘막과 패드산화막을 열산화시켜서 필드산화막(24)을 형성시킨다. 이어서, 상기 α-폴리실리콘막(22)은 실리콘기판(200)과 동질의 물질로서 선택산화시 산소와 결합하여 분리산화층을 형성시키게 되며, α-폴리실리콘은 그레인(Grain) 크기가 무한히 큰 비정질입자로 존재하여서 선택 열산화공정시, 필드산화막과 활성영역의 계면에서의 버즈비크현상을 균일하게 조정할 수가 있어서 질화막 밑의 버즈비크현상에 의한 실리콘기판의 결함을 방지할 수가 있다(제 2b 도). 그 다음, 상기 필드산화막(24) 형성후, 필드분리 산화막 산화저지용의 제 2 질화막(25)을 300~700Å 정도의 두께를 침적하고, 계속해서 도즈(Dose)가 고융점까지 도핑(Doping)된 도프드 폴리실리콘(26)을 1500Å 이상의 두께로 침적시킨 다음, 상기 제 1차 사진식각공정의 마스크를 이용한 통상의 제 2 차 사진식각공정에 의해 소자분리영역내의 도프드 폴리실리콘층을 패터닝한 후 이방성 식각하여 제거시킨다(제 2c 도). 이어서, 산소(O₂)와 수소(H₂)의 유량을 낮추어 H₂O의 분압을 0.8ATM 이하로 하는 저압의 분위기에서 산화시키는 희석산화공정에 의해서 상기 소자분리영역 이외의 도프드 폴리실리콘층(26)을 급격히 산화시키면, 일반적인 산화공정에 비해 상기 도프드 폴리실리콘의 부피가 1.7배 이상 체적 팽창하는 특성을 이용하여서 소자분리영역의 개구부 면적이 축소된 희석산화된 도프드 폴리실리콘층(27)을 형성시킨 다음, 계속해서 상기 축소된 소자분리영역에 채널저지용 불순물(28)을 이온주입(29)시킨다.

이때 제 2 질화막(25)은 상기의 도프드 폴리실리콘층(26)의 희석산화 공정시, 필드산화막이 산화되는 것을 방지하며, 또한 상기의 희석산화된 도프드 폴리실리콘층(27)을 제거하는 후속의 B.O.E(Buffered Oxide Etchant)습식식각공정시, 필드산화막의 식각저지층으로 역할을 한다.

이와 같은 공정에 의하면 필드산화막밑의 실리콘 기판내에 주입하는 채널저지용 불순물 영역을 좁게 만들 수 있고 동시에 불순물을 주입영역에 좁으므로 해서 후 열처리에 의한 내압특성을 좋게 할 수 있는 장점이 있다. 또한 활성영역으로서의 불순물 주입을 방지할 수가 있는데, 예를 들어 제 2c' 도를 참조하면, 소자분리의 축소선 폭이 0.5㎛인 초고집적 메모리 장치에 있어서 도프드 폴리실리콘층을 약 2000Å 정도 침적시킨 후 채널저지 이온주입을 위해 소자분리영역을 개구시키는 과정에서 대략 0.2㎛ 정도의 오정렬(Misalign)이 발생했을 경우, 제 2d' 도와 같이 상기 소자분리영역 이외의 도프드 폴리실리콘층을 희석산화시킬때 그 부피가 대략 2배 정도로 증가한다고 가정하면, 개구부 양옆으로 거의 2000Å 정도의 부피가 팽창되어 실제 개구영역의 선폭은 0.1㎛ 정도가 되므로 높은 도즈(Dose)의 채널저지 이온 주입시 오정렬에 대한 공정여유도가 증가하는 장점이 있다(제 2d 도). 이어서 상기의 희석산화된 도프드 폴리실리콘층(27), 산화 및 식각저지층(25), 제 1 질화막(23), α-폴리실리콘막(22), 패드산화막(21)을 순차로 식각하여 본 발명의 LOCOS 소자분리공정이 완성된다(제 2e 도).

따라서 상술한 본 발명에 의하면 상기 α-폴리실리콘층을 이용하여 버즈비크현상을 감소시킬 수 있으며 채널저지 이온주입을 위해서 종래에 감광막으로 마스킹하던 방식을 희석산화법에 의해 부피를 팽창시켜 개구영역을 좁힌 도프드 폴리실리콘층을 브르킹(Bolcking) 마스크로 사용함으로써 오정렬(Misalign)에 의해 활성영역에 까지 채널저지 이온이 주입되어서 소자 특성이 열화되는 문제점을 해결할 수 있다.

Claims (10)

1. 반도체 장치의 소자분리공정에 있어서, 실리콘 기판위에 패드산화막, α-폴리실리콘막, 질화막을 순차로 형성시킨 후, 소자분리영역을 통상의 제 1 차 사진식각공정에 의해 상기 질화막에 개구를 형성하는 공정, 이어서 상기 α-폴리실리콘막과 패드산화막을 열산화시켜 필드산화막을 성장시키는 공정, 그 다음 상기 결과물 위에 산화 및 식각저지층, 도프트 폴리실리콘층을 순차로 침적시키는 공정후에 통상의 제 2 차 사진식각공정을 통해 상기 도프드 폴리실리콘층에 개구를 형성하는 공정, 이어서 상기의 잔류 도프드 폴리실리콘층을 희석산화(Dilution Oxidation)시켜서 상기 개구영역을 좁히는 공정과 계속해서 상기 좁혀진 개구영역의 필드산화막밑 부근에 채널저지용 불순물을 이온주입시키는 공정, 그다음 상기 희석산화된 도프드 폴리실리콘층, 제 2 질화막, 제 1 질화막, α-폴리실리콘막, 패드산화막을 순차로 제거시키는 공정을 구비하여서 이루어지는 것을 특징으로 하는 소자분리방법.
2. 제 1 항에 있어서, 상기 패드산화막은 200~400Å 정도의 두께로 얇게 형성시키는 것을 특징으로 하는 소자분리방법.
3. 제 1 항에 있어서, 상기 α-폴리실리콘막을 800~1300Å 정도의 두께로 침적시키는 것을 특징으로 하는 소자분리방법.
4. 제 1 항에 있어서, 상기 질화막은 1200~1700Å 정도의 두께로 침적시키는 것을 특징으로 하는 소자분리방법.
5. 제 1 항에 있어서, 상기 산화막 및 식각저지층은 필드분리산화막의 산화저지용인 것을 특징으로 하는 소자분리방법.
6. 제 5 항에 있어서, 상기 산화 및 식각저지층의 두께는 300~700Å 정도인 것을 특징으로 하는 소자분리방법.
7. 제 1 항에 있어서, 상기 도프드 폴리실리콘을 폴리실리콘의 고융점에까지 도스를 도핑시킨 것임을 특징으로 하는 소자분리방법.
8. 제 7 항에 있어서, 상기 도프트 폴리실리콘은 1500Å 이상의 두께로 침적시켜 형성한 것을 특징으로 하는 소자분리방법.
9. 제 1 항에 있어서, 상기 제 2차 사진공정은 제 1 차 사진공정에서 사용된 마스클 이용하여서 행하는 것을 특징으로 하는 소자분리방법.
10. 제 1 항에 있어서, 상기 희석산화공정은 산소와 수소의 유량을 낮추어 H₂O의 분압을 0.8ATM 이하로 하는 저압산화 공정인 것을 특징으로 하는 소자분리방법.