[go: up one dir, main page]

KR930008839B1 - 전압형 인버터의 전류제한장치 및 방법 - Google Patents

전압형 인버터의 전류제한장치 및 방법 Download PDF

Info

Publication number
KR930008839B1
KR930008839B1 KR1019900700873A KR900700873A KR930008839B1 KR 930008839 B1 KR930008839 B1 KR 930008839B1 KR 1019900700873 A KR1019900700873 A KR 1019900700873A KR 900700873 A KR900700873 A KR 900700873A KR 930008839 B1 KR930008839 B1 KR 930008839B1
Authority
KR
South Korea
Prior art keywords
vector
output
current
voltage
output current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019900700873A
Other languages
English (en)
Other versions
KR900702632A (ko
Inventor
히로후미 미노와
마사루 야마조에
다까오 야나세
신이찌 이시이
요시노부 나가오
Original Assignee
후지 덴끼 가부시끼가이샤
나까오 다께시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴끼 가부시끼가이샤, 나까오 다께시 filed Critical 후지 덴끼 가부시끼가이샤
Priority claimed from PCT/JP1989/000889 external-priority patent/WO1990002442A1/ja
Publication of KR900702632A publication Critical patent/KR900702632A/ko
Application granted granted Critical
Publication of KR930008839B1 publication Critical patent/KR930008839B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P21/00—Arrangements or methods for the control of electric machines by vector control, e.g. by control of field orientation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/047—V/F converter, wherein the voltage is controlled proportionally with the frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/90—Specific system operational feature
    • Y10S388/903—Protective, e.g. voltage or current limit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
전압형 인버터의 전류제한장치 및 방법
[도면의 간단한 설명]
제 1 도는 본 발명의 제 1 실시예에 사용되는 전류제한 회로를 인버터와 함께 도시한 블럭도.
제 2 도 및 제 3 도는 상기 실시예에 있어서 전류제한의 작용을 설명하기 위한 전압 및 전류의 벡터도.
제 4 도는 본 발명의 제 2 실시예에 사용되는 전류제한회로를 인버터와 함께 도시한 블럭도.
제 5 도는 본 발명의 제 3 실시예에 사용되는 전류제한회로를 인버터와 함께 도시한 블럭도.
제 6 도는 상기 제 3 실시예에 있어서 전류제한의 작용을 설명하기 위한 전압 및 전류의 벡터도.
제 7 도는 역기전력벡터 존의 설명도.
제 8 도는 본 발명의 제 4 실시예에 사용되는 전류제한회로를 도시한 블럭도.
제 9 도는 제 4 실시예에 있어서 제 1 전류제한회로의 구성예를 도시한 논리 회로도.
제 10 도는 본 발명의 제 5 실시예에 사용되는 전류제한회로를 도시한 블럭도.
제 11 도는 제 5 실시예에 있어서 방식판단회로의 구성예를 도시한 논리 회로도.
제 12 도는 본 발명의 제 6 실시예에 사용되는 전류제한회로를 도시한 블럭도.
제 13 도는 제 6 실시예에 AND회로의 구성예를 도시한 논리 회로도.
제 14 도는 제 1 도에 도시된 3상/2상 변환기(7)의 구체예를 도시한 블럭도.
제 15 도는 제 1 도에 도시된 벡터 분석기(8)의 구체예를 도시한 블럭도.
제 16 도는 제 1 도에 도시된 판별 회로(9)의 구체예를 도시한 블럭도.
제 17 도는 제 1 도에 도시된 출력 패턴 발생 회로(10)의 구체예를 도시한 블럭도.
제 18 도는 제 5 도에 도시된 역기전력벡터 검출회로(31)의 구체예를 도시한 블럭도.
제 19 도는 제 5 도에 도시된 역기전력벡터 존판별회로(32)의 구체예를 도시한 블럭도.
제 20 도는 제 19 도에 도시된 비교기 회로의 구체예를 도시한 블럭도.
제 21 도는 제 5 도에 도시된 출력패턴발생회로(33)의 구체예를 도시한 블럭도.
제 22 도는 종래기술을 설명하기 위한 전압형 인버터의 주회로 구성을 도시한 회로도.
제 23 도 및 제 24 도는 종래기술에 있어서 전압 및 전류의 벡터도.
[발명의 상세한 설명]
[기술분야]
본 발명은 전압형 인버터의 전류제한장치 및 방법에 관한 것으로 특히 주파수 설정치의 변경이나 부하의 급변등에 의하여 증가하는 인버터의 출력 전류를 제한하기 위한 전류제한장치 및 방법에 관한 것이다.
[배경기술]
본 발명자 등은 먼저 특개소 62-123965호로서, 전압형 PWM(펄스폭 변조) 제어 인버터에 있어서 전류제한방식을 제안하였다. 이 전류제한방식이 적용되는 PWM 제어 인버터의 주회로의 일예를 제 22 도에 도시한다. 제 22 도에 있어서, E2은 직류 전원, INV는 인버터, Tr1∼Tr6은 트랜지스터, D1∼D6은 트랜지스터 Tr1∼Tr6에 각각 역병렬 접속된 환류 다이오드, IM은 부하로서 3상 유도전동기(이하, 간단히 모터라 한다)를 나타내고 있다.
이 인버터 NV에서는 주지의 v/f(전압/주파수) 일정 제어가 행하여지고 있으며, 출력 전압의 주파수 설정치에 의하여 인버터(INV)의 출력 전압지령치가 생성되고, 이 지령치와 반송파형의 비교에 의하여 PWM 신호가 생성되고, 이러한 PWM 신호에 따라 트랜지스터(Tr1∼Tr6)를 구동함으로서, 인버터(INV)의 출력전압이 상기 출력 전압 지령치에 일치하도록 제어가 행하여진다.
그리고 인버터(INV)의 출력 전류의 제한 방식으로서는 각상(u, v, w)마다 전류(iu, iv, iw)의 크기가 제어치를 초과한 것을 변류기 등에 의하여 각각 검출하고, 각상 전류(iu, iv, iw)가 각각 정(+)의 제한치를 초과한 경우에는 해당상의 상부 아암의 트랜지스터를 오프하고, 부(-)의 제한치를 초과한 경우에는 해당상의 하부 아암의 트랜지스터를 오프하는 방식이 취하여지고 있었다. 이하, 상기 방식을 구체적으로 설명한다.
우선, 이 인버터(INV)에서 모터 IM를 구동한 경우에 있어서, 제 22 도시한 각 전류 방향을 정(+) 방향으로 한다. u상, v상 및 w상을 구성하는 상·하부 아암의 각 트랜지스터 Tr1과 Tr2와 Tr5및 Tr3와 Tr6의 스위칭 패턴을 (Su, Sv, Sw)로서 나타내는 것으로 한다. 여기서 Su, Sv, Sw는 각각 "1"일때에 상부 아암의 트랜지서터가 온 "0"일때에 하부 아암의 트랜지스터가 온인 것으로 한다.
스위칭 패턴이(100)일때(즉 트랜지스터 Tr1∼Tr5및 Tr6가 온일때), u상 전류가 정의 제한치를 초과한 것으로 하면, u상의 스위칭 패턴을 "1"에서 강제적으로 "0"으로 한다. 즉, (000)의 스위칭 패턴에 의하여 u상의 상부 아암의 트랜지스터(Tr1)를 오프하여 u상 전류를 감소시키도록 하고 있다. 여기서 u상에 대하여 스위칭 패턴을 "1"에서 "0"으로 하는 것은 상부 아암의 트랜지스터(Tr4)를 오프하는 것을 의미하지만, 전류가 정방향으로 흐르고 있을 때는 트랜지스터(Tr1)를 오프하는 것으로 전류는 다른상의 하부 아암의 트랜지스터 및 u상의 하부 아암의 다이오드(D4)를 통하는 흐르므로, 트랜지스터(Tr4)를 온하는 것이 중요한 의미는 없고, 실질상, 상부 아암의 트랜지스터(Tr1)를 오프로 한 것에 의하여 전류를 감소시키도록 하는 것이다.
또한 u상 전류가 부의 제한치를 초과한 경우에는 하부 아암의 트랜지스터(Tr4)를 오프함으로서 전류를 감소시키고 있다. 여기서, 모터(IM)에 흐르는 전류 벡터(i)의 변화율은 인버터(INV)의 출력 전압 벡터(V)와 모터(IM)의 역기전력벡터(e) 및 모터의 누설 리액턴스(1)에서, 근사적으로 다음과 같이 나타낸다.
1. di/dt=(v-e) ……………………………………………………… (1)
한편, 제 22 도에 나타낸 인버터(INV)를 출력할 수 있는 전압은 스위칭 패턴이 8(23)인 것에서 8종류 있으며, 이것을 전압 벡터로서 나타내면, 제 23 도와 같이 π/3(rad)씩 다른 전압 벡터(V1∼V6) 및 영전압벡터(V0, V17)로 된다. 또한 제 23 도에서는 제 22 도에 나타난 각 상 전류(iu, iv, iw)도 함께 나타내고 있다. 그리고, 이 종류의 PWN 인버터(INV)에서 임의의 전압벡터(V)를 출력하는 경우에는 상기 8종류의 전압벡터(V0∼V7)중 인합하는 벡터(예를들면 전압 벡터(V)가 제 23 도의 위치에 있는 것으로 하면 이 벡터에 인합하는 전압 벡터(V3, V4)와 영벡터(V0, V7)를 일정 기간내에서 시분할하여 선택함으로서 소망한 크기 및 위상을 가지는 등가 전압 벡터(V)를 얻고 있다. 그리고, 이들의 전압 벡터(V3, V4, V0, V7)에 따른 스위칭 패턴에 따라 인버터(INV)를 제어하고 있다. 상기 인버터에 의하여 제 22 도의 모터(IM)를 운전하는 경우에 있어서 인버터의 출력 전류를 제한하는 경우의 작용을 제 24 도의 벡터도에 의하여 고려하여 본다.
우선, 모터(IM)의 구동시 인버터가 제 24 도에 있어서 전압(Va)를 출력하기 위하여 전압 벡터(V1)(스위칭 패턴(100))를 시분할로서 선택하여 출력하고 있는 것으로 하고 이때에 u상 전류(iu)가 정의 제한치를 초과한 것으로 한다. 이 경우, 전압 벡터는 u상의 스위칭 패턴(Su)을 "0"으로 즉, (000)로 하고 있는 (V0)가 선택되고, 이대의 di/dt는 상술한 (1)식과 역기전력(e1) 및 (V0)에 의하여 (1, di/dt)1의 방향으로 되고, u상 전류(iu)를 감소시키는 방향으로 작용한다.
한편, 모터(IN)의 제동시에 인버터(INV)가 전압 벡터(Vb)를 출력하기 위하여 전압 벡터(V3)(스위칭 패턴(010))를 시분할로서 선택하여 출력하고 있는 것으로 하고, 이때에 u상 전류(iu)가 정의 제한치를 초과한 것으로 한다. 이 경우, 종래의 방식에서는 u상의 스위칭 패턴(Su)을 "0"으로 하는 것이지만, 이 패턴(Su)은 기본적으로 "0"이므로, 전체의 스위칭 패턴은 (010)이고, 환언하면 V3를 계속하여 출력하게 된다. 이때의 di/dt는 상술한 (1)식과 역기전력(e2) 및 V3에 의하여 (1, di/dt)2의 방향으로 되고, U상 전류 iu의 정방향 성분을 가지고 있기 위해 이 전류(iu)를 제한하는 (감소시키는)것이 가능하지 않다는 문제가 있었다.
[발명의 개시]
본 발명은 상기 문제점을 해결하기 위하여 제한된 것으로서 그 목적하는 바는 모터의 구동시, 제어시 및 선택되어 있던 전압 벡터의 위치 등에 구속되지 않고 출력 전류를 확실하게 감소시킬 수 있는 전압형 인버터의 전류 제한 장치 및 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 제 1 형태는 전압형 인버터의 출력 전류 벡터의 크기가 소정의 제한치를 초과한 것을 검출하는 제 1 수단과, 상기 출력 전류 벡터의 위치를 검출하는 제 2 수단과, 상기 출력 전류 벡터의 크기가 상기 제한치를 초과했을때에 상기 제 2 수단에 의하여 검출된 출력 전류 벡터의 반대 방향의 벡터위치가 가장 가까운 전압 벡터를 선택하여 상기 전압형 인버터에 출력되는 제 3 수단을 구비한 것을 특징으로 한다.
본 발명의 제 2 형태는 전압형 인버터의 출력 전류벡터의 크기가 소정의 제한치를 초과한 것을 검출하는 제 1 수단과, 상기 출력 전류 벡터의 위치를 검출하는 제 2 수단과, 상기 전압형 인버터의 출력 전류 및 출력 전압에서 상기 전압형 인버터의 부하의 역기 전력 벡터의 위치를 검출하는 제 6 수단과, 상기 출력전류벡터의 크기가 상기 제한치를 초과했을 때 상기 출력전류벡터의 위치 및 역기전력벡터의 위치에 의하여, 상기 출력 전류를 감소시키고, 그 감소율이 최소로 되는 전압 벡터를 선택하여 상기 전압형 인버터에 출력시키는 제 7 수단을 구비한 것을 특징으로 한다.
본 발명의 제 3 형태는 전압형 인버터의 각상에 대한 출력전류의 크기가 정의 제한치를 초과했을 때, 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력전류의 크기가 부의 제한치를 초과했을 때에, 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 제 1 전류제한회로와, 상기 전압형 인버터의 출력전류 크기가 상기 정 또는 부의 제한치를 초과했을때에 상기 출력 전류벡터의 반대 방향 벡터에 위치가 가장 가까운 전압 벡터를 선택하여 상기 전압형 인버터에 위치가 가장 가까운 전압 벡터를 선택하여 상기 전압형 인버터에 출력시키는 제 2 전류제한회로와, 상기 제 1 및 제 2 전류제한회로에서의 출력을 받아 상기 전압형 인버터에 의하여 운전되는 모터의 구동시에는 상기 제 1 전류제한회로에서의 출력에 의하여 전류 제한을 행하고, 상기 모터의 제동시에는 상기 제 2 전류제한회로에서의 출력에 의하여 전류제한을 행하는 절환회로를 구비한 것을 특징으로 한다.
본 발명의 제 4 형태는 전압형 인버터의 각상에 대한 출력 전류의 크기가 정 또는 부의 부의 제한치를 초과한 것을 검출하는 수단과, 상기 전압형 인버터의 출력 전류가 상기 정의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력 전류의 크기가 부의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 제 1 전류제한회로와, 상기 전압형 인버터의 출력 전류의 크기가 상기 정 또는 부의 제한치를 초과했을 때에 상기 출력전류벡터의 반대방향의 벡터에 위치가 가장 가까운 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 제 2 전류제한회로와, 상기 출력전류의 크기가 상기 정 또는 부의 제한치를 초과했을 때의 상기 전압형 인버터의 스위칭 패턴 및 어느상의 전류가 상기 정 또는 부의 제한치를 초과했는지의 검출 결과에 따라, 상기 제 1 전류제한회로 및 상기 제 2 전류제한회로의 어느 것에 의하여 전류 제한을 행할 것을 판단하는 판단 회로와, 이 판단 회로에서의 판단 출력에 따라, 상기 제 1 및 제 2 전류제한회로의 한쪽에서 출력을 선택하여 취출하는 절환회로를 구비한 것을 특징으로 한다.
본 발명의 제 5 형태는 전압형 인버터의 각상에 대한 출력 전류의 크기가 정 또는 부의 제한치를 초과한 것을 검출하는 수단과, 상기 전압형 인버터의 출력전류벡터가 상기 정의 제한치를 초과했을때에 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력 전류의 크기가 부의 제한치를 초과했을때에 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 제 1 전류제한회로와, 어느 상의 출력전류 크기가 상기 정 또는 부의 제한치를 초과했을때에 모든 상의 상기 스위칭 소자를 오프시키는 전 소자(全素子)오프 회로와, 상기 전압형 인버터에 의하여 운전되는 모터의 구동/제동시에는 상기 제 1 전류제한회로에서의 출력을 선택하여 취출하고, 상기 모터의 제동시에는 상기 모든 소자 오프 회로에서의 출력을 선택 및 취출하여 전류 제한을 행하는 절환 회로를 구비한 것을 특징으로 한다.
본 발명의 제 1 형태에 의하면 전류 제동에 걸렸을 때의 출력전류벡터에 대한 반대 방향의 벡터에 가까운 전압 벡터를 출력시킴으로, 모터의 구동/제동 상태나 역기전력벡터의 위치, 그 시점에서 선택되어 있던 전압 벡터의 위치에 상관없이, 출력전류벡터의 변화율은 전류를 감소시키는 방향으로 작동하게 되고, 이 결과, 인버터의 출력전류를 확실하게 감소시킨다.
본 발명의 제 2 형태에 의하면, 출력전류벡터의 위치 및 역기전력벡터의 위치에 따라, 제한치를 초과한 상의 전류를 감소시키고, 그 감소율이 최소로 되는 전압벡터가 미리 판명되고 있으므로, 전류가 제한치를 초과한 경우에 인버터의 출력에서 전류벡터의 위치 및 역기전력벡터의 위치를 구함으로서, 최적의 전압벡터를 구하여 인버터에 출력시키는 작용을 한다.
본 발명의 제 3 형태에 의하면, 모터의 제동시에는 상기 본 발명의 제 1 형태에 의한 전류제한작용이 행해지고 모터의 구동시에는 전류의 감소율을 보다 작게 하여 소정의 제한치로 유지하는 것과 같은 전류제한작용을 이룬다.
본 발명의 제 4 형태에 의하면, 전류제한에 걸렸을 때의 스위칭 패턴과, 어느상의 전류가 정 또는 부의 제한치를 초과했는지의 검출 결과에 의하여 최적의 전류제한방식을 판단하고, 상기 제 1 및 제 2 전류제한회로를 절환하여 전류제한을 행한다.
본 발명의 제 5 형태에 의하면, 모터의 구동시에는 상기 제 1 전류제한회로에 의한 전류제한을 행하고, 모터의 제동시에는 인버터의 모든 스위칭 소자를 오프시켜 각상 출력전류를 강제적으로 감소시킬 수 있다.
[발명을 실시하기 위한 최적의 형태]
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
[제 1 실시예]
우선, 제 1 도는 본 발명의 제 1 형태의 실시예에 있어서 전류제한회로(30)를 인버터 등과 함께 도시한 블럭도로서 제 1 도에서 1은 소정의 전압지령(V*)이 입력되고, 그것에 따른 스위칭 패턴을 출력하는 공지의 PWM회로, 2는 PWM회로(1)에서의 스위칭 패턴 또는 후술하는 출력패턴 발생회로(10)에서의 스위칭 패턴을 선택적으로 절환하여 출력하는 절환회로(선택기), INV는 PWM제어되는 전압형 인버터, 4는 그 출력측에 설치된 전류검출기로서 변류기, IM는 부하로서 유도전동기와 같은 모터, 5는 정류회로, 6은 정류회로(5)의 출력을 받아 각상 전류가 제한치를 초과한 것을 검출하는 비교기, 7은 3상/2상 변환기, 8은 전류벡터를 해석하여 그 위상을 검출하는 벡터 분석기, 8은 전류벡터를 해석하여 그 위상을 검출하는 벡터 분석기, 9는 전류벡터의 위치를 판별하기 위한 존판별회로, 10은 전류제한시에 소정의 스위칭 패턴을 출력하는 출력 패턴 발생회로이다.
다음에, 이 전류제한회로(20)의 동작을 제 2 도 및 제 3 도를 참조하여 설명한다. 여기서 제 2 도는 모터 IM의 구동시의 벡터도, 제 3 도는 마찬가지로 제동시의 벡터도이고, 제 15 도와 마찬가지로, V0∼V7은 8종류의 스위칭 패턴에 대응하는 전압벡터, V는 인버터(INV)의 출력벡터, e는 모터(IM)의 역기전류벡터, i는 인버터(INV)의 출력전류벡터, 1, di/dt는 전류벡터(i)의 변화율에 의존하는 벡터를 각각 나타내고 있다.
우선, PWM회로(1)는 통상은 전압 지령치(V*)에 따르고, 인버터(INV)의 반도체 스위칭 소자를 구동하는 소정의 스위칭 패턴을 출력하고, 이것에 의하여 인버터(INV)의 출력 전압을 전압지령치(V*)에 일치시키도록 제어가 행하여지고 있다. 인버터(IV)의 각상을 흐르는 전류는 전류검출회로(4)에 의하여 검출되고 있으며, 이들의 전류가 전류제한치를 초과했는지 여부가 정류회로(5) 및 비교기(6)에 의하여 항시 감시되고 있다. 그리고, 전류의 크기가 제한치를 초과한 경우에는 검출신호가 절환회로(2)로 보내지고, 스위칭 패턴을 PWM회로(1)에서 출력패턴 발생회로(10)로 절환한다.
한편, 전류검출기(4)에서의 전류검출신호는 3상/2상 변환기(7)에 의하여 2상 신호로 변환된다. 2상 신호는 벡터 분석기(8)에 공급되고, 여기서 그 전류벡터의 위치가 구하여진다. 다음에, 이 전류벡터가, 제 2 도에 도시한 π/3[rad]간격의 6가지 존 Z1∼Z6중의 어느 존에 속하는지가 존판별회로(9)에 의하여 판별된다. 이 존판별회로(9)의 판별결과에 의하여 출력패턴발생회로(10)는 소정의 스위칭 패턴을 출력한다. 이 스위칭 패턴은 전류벡터(i)에 위치(존)에 대응해서 이하 서술하는 알고리즘에 따라 다음의 표 1와 같이 결정된다.
[표 1]
즉, 모터(M)의 구동시에 있어서, 예를들면 u상 전류가 정의 전류제한치를 초과한 경우, 이때의 전류벡터(i)가 제 2 도의 도시와 같이 존(Z1)에 있으며, 출력전압벡터(V), 역기전력벡터(e)가 도시의 위치에 있던 것으로 하면, 전류벡터(i)의 반대 방향의 벡터를 상정하여 그 벡터와 가장 위치가 가까운 전압벡터(V4)를 선택하여 그 전압벡터(V4)에 대하여 스위칭 패턴(011)을 표 1에서 채용하면, 면저의 (1)식에 의하여 전류 벡터(i)의 변화율에 의존하는 1, di/dt는 u 상전류를 감소시키는 방향으로 작동하게 된다. 따라서 출력패턴 발생회로(10)는 이전압벡터(V4)에 걸리는 스위칭 패턴(011)을 절환회로(2)에 출력한다.
이때, 정류뢰로(5) 및 비교기(6)를 거쳐, 절환회로(2)에는 전류제한을 초과한 것을 나타내는 검출신호가 가하여진다. 절환회로(2)는 이검출신호를 인식하여 PWM 회로 1측에서 출력패턴 발생회로(10)측에 그 스위칭 패턴을 절환한다. 이것에 의하여, 전압형 인버터(INV)로서는 전압 벡터(V4)를 출력하도록 동작하고, 이벡터(V4) 및 역기전력벡터(e)의 관계에서 u 상 전류를 감소시킬 수 있다.
다음에, 제 3 도는 모터(IM)의 제동시에 있어서 벡터도이다. 이경우에서도 전압벡터(V3)의 선택시에 u 상 전류가 정의 제한치가 초과했을 때, 전류벡터(i)의 반대 방향의 벡터와 가장 위치가 가까운 전압벡터(V4)를 선택하면, 제 2 도의 경우와 마찬가지로, 1, di/dt는 u 상 전류를 감소시키는 방향으로 작용하므로, 출력전류를 감소시킬 수 있다. 또한, 이 동작은 전류 제한을 초과했을 때에 전압벡터(V0) 또는 (V7)가 선택되어 있던 경우도 마찬가지다.
여기서, 상술한 회로 7, 8, 9 및 10의 구체예에 대하여 설명한다.
3상/2상 변환기(7)는 공지의 회로이고, 예를들면 제 14 도의 도시와 같이 구성할 수 있다. 이예는 a상, b상 및 e상으로 이루어진 3상 입력(전류, 전압, 역기전류중 어느 것도 좋다)을, α상 및 β상의 직교 2축 출력으로 변환한다. 그를 위한 변환 매트릭스는
로 됨으로, 변환기(7)는 이 매트릭스의 연산을 행하는 것이다. 따라서 변환기(7)에서, a상 입력은 그대로 α상 출력으로 한다. a상 및 c상 입력을 각각 중복계수 1/√3 및 2/√3의 중복회로(701) 및 (702)를 거쳐 가산기(703)에 공급한다. 이 가산기(703)에는 양입력 a/√3 및 2c/√3의 극성을 반전하여 가산을 행하고, 출력-(a+2c)/√3을 얻는다. 이 출력을 β상 출력으로 한다.
제 15 도는 벡터 분석기(8)의 구성예를 나타낸다. 벡터분석기 자체는 공지의 구성이고, α축 성분 및 β축 성분으로 나타난 벡터(α+jβ)의 전대치를 산출한다. α상 및 β상 입력을 각각 괘산기(801) 및 (802)에 공급하여 α2및 β2출력을 얻는다. 이들 출력 α2및 β2를 가산기(803)에 공급하여(α2+β2) 출력을 얻는다. 이 출력(α2+β2)을 평방 근회로(804)에 공급하여출력을 얻는다.
존판별회로(9)는 예를들면 제 16 도와 같이 구성할 수 있다. 이 회로(9)에서는 벡터의 α축 및 β축의 각 성분과 벡터의 절대치에서, 그 벡터가 제 2 도에 도시의 6개의 존 Z1, …, Z6 중의 어느 존에 있는가를 판별한다. 그때문에, 절대치 압력을, 중복계수 1/2의 중복회로(901)를 거쳐 비교기(903)의 한쪽 입력단자에 공급한다. 중복회로(901)의 출력을 극성반전회로(902)를 거쳐 비교기(904)의 한쪽 입력단자에 공급한다. β상 입력을 비교기(903) 및 (904)의 각 다른쪽의 입력단자에 공급하고, α상 입력을 비교기(905)에 공급한다. 각 비교기(903, 904) 및 (905)는 다음의 표 2에 나타내는 비교 연산을 행한다.
[표 2]
비트신호 "1" ; 비교기의 조건 성립
비트신호 "0" ; 비교기의 조건 불성립
제 17 도는 출력패턴발생회로(10)의 일예를 나타내는데 여기에서는 회로(10)를 존판별회로(9)에서의 비트신호를 어드레스로 하고, 그 비트신호에 대응하는 출력패턴, 즉 표 1에 나타내는 패턴을 기억한 ROM(1001)으로 구성한다. 존판별회로(9)에서의 비트신호를 ROM(1001)로 판독 어드레스 신호로서 입력하는 것에 의하여 그 비트 신호에 대응하는 스위칭 패턴을 판독하여 출력 패턴으로 한다.
[제 2 실시예]
다음에, 제 4 도는 본 발명의 제 1 형태에 대하여 제 2 실시예에 사용되는 전류제한회로(20')를 인버터(INV) 등과 함께나타내는 블럭도이다.
여기에서는 제 1 도와 중복을 피하기 위하여, 제 1 실시예와는 다른 부분만을 설명한다. 본 실시예에서는 전류 검출기(4)에서의 전류검출신호(i)는 각상의 정부마다 설치된 총계 6개의 비교기(11)에 입력된다. 이들의 비교기(11)에서는 각상의 전류가 정부의 전류제한치를 초과했는지 아닌지가 검출된다. 즉, 본 실시예에서는 전류가 제한치를 초과한 것을 나타내는 검출 신호가 어느 비교기에서 출력되었는지에 따라, 그때의 전류벡터(i)에 속하는 존이 판정되고, 이 판정결과에 의하여, 제 1 실시예와 마찬가지로 반대 방향의 전압벡터가 선택되며, 대응하는 스위칭 패턴이 출력패턴발생회로(10)에서 출력된다.
또한, 각 상마다의 정부에 대한 비교기(11)의 출력신호는 OR 회로(12)에 출력된다. 이 OR 회로(12)는 임의의 상의 정 또는 부에 대한 전류제한치의 초과시에 발생하는 OR 출력을 선택기 제어 신호로서 절환회로(2)에 공급하고, 이 절환회로(2)에 있어서 PWM회로(1)로부터의 스위칭 패턴에서 출력패턴발생회로(10)로부터의 스위칭 패턴으로 절환된다. 따라서, 예를들면 u 상 전류가 제한치를 초과한 경우에는 제 1 실시예와 마찬가지로, 그때의 전류벡터(i)에 속하는 존이 비교기(11)에 의하여 판정되고, 이 전류벡터(i)의 반대방향의 벡터에 가장 위치가 가까운 전압벡터가 선택되어 그 스위칭 패턴이 출력패턴발생회로(10)에서 출력된다. 이것과 동시에 OR 회로(12)를 거쳐 절환 회로(2)에 선택기 제어 신호가 보내지고, 출력패턴발생회로(10)에서의 스위칭 패턴에 따라 인버터(INV)가 구동된다. 그결과, 출력전류가 감소하는 방향에 제어가 행하여진다.
제 2 실시예에 의하면, 제 1 실시예에 비하여 전류제한회로(20')의 구성의 간략화를 기할 수 있다는 잇점이 있다.
[제 3 실시예]
다음에, 제 5 도 내지 제 7 도는 본 발명의 제 2 형태에 대한 실시예를 도시한다.
본 발명의 제 2 형태에서는 제 1 발명과 마찬가지로 모터의 구동시 또는 제동시에 상관없이, 인버터의 출력전류를 감소시키고, 전류제한시의 전류감소율이 최소로 되도록 전압벡터를 구하여 출력시킴으로서, 전류제한시의 전류리플(current ripple)을 저감시키도록 한다.
우선, 제 5 도는 본 제 3 실시예에 있어서 전류제한회로(20A)를 인버터(INV) 등과 함께 나타내는 블럭도인데, 제 5 도에서, 31은 전류검출기(4)에서의 전류검출신호(i)와 인버터(INV)의 출력 전압에서 모터(IM)의 역기전력벡터(e)를 구하는 역기전력벡터검출회로이다. 32는 전류벡터의 존판별회로(9)에서의 회전 각 신호(r)와 회로(31)에서의 역기전력벡터(e)에서 역기전력벡터의 위치를 판별하기 위한 역기전력벡터 존판별회로이다. 회전각 신호(r)는 어느 전류벡터(i)에 속하는 존을 후술하는 기준의 벡터(Vn)에 속하는 존에 일치시키는데 필요한 회전각을 나타내는 신호이다. 이 회전각은 {(존번호)-1}×π/3로서 부여된다. 33은 존판별회로(9)에서의 존판별출력과 역기전력벡터 존판별회로(32)에서의 판별출력에서 후술하는 표 2에 따라 선택한 전압벡터의 스위칭 패턴을 출력하는 출력패턴발생회로이다.
다음에, 본 실시예에 있어서 전류 제한의 작용을 제 6 도 및 제 7 도를 참조하면서 설명한다. 우선 제 6 도는 모터(IM)의 구동시, 전압벡터 및 전류벡터를 나타내는 것이고, 역률각은 전기각에서 90°이하로 되어 있다. 또한 제 6 도에서는 전압벡터 좌표상에 전류 벡터를 병행하여 나타내고 있다.
제 6 도에서 u 상 전류가 제한치를 초과한 것으로 하고, 그때에 인버터(INV)가 출력하고 있던 전압벡터가 V2인 것으로 한다. 이 전압벡터(V2)의 스위칭패턴은(110)이므로, 종래의 방식이라면, 강제적으로 u 상 아암의 스위칭 패턴을 1에서 0으로 변경하여 얻은 스위칭 패턴(010)에 대응하는 전압벡터(V3)를 출력시키면 전류의 변화율인(1, di/dt)"가 도시의 방향이므로 전류는 확실하게 감소하게 된다.
그런데, 이 변화율(1, di/dt)"은 오히려 스위칭 패턴이 (000)인 전압벡터(V0) 또는 스위칭 패턴이 (111)인 전압벡터(V7)를 출력한 경우의 변화율(1, di/dt)"보다 크므로, 전류 제한시의 전류 리플이 크게 된다. 즉 전류가 제한치를 초과한 경우에 있어서, 전류벡터(i)의 위치와 역기전류벡터(e)의 위치가 판명되면, 전류를 제한하고, 전류리플이 적게 되도록 전압벡터를 구할 수 있다.
이 경우, 전류벡터(i)의 위치는 제 2 도에 나타난 존 Z1, …, Z6 중의 어느 존에 있는가를 판별하는 것으로 결정할수 있으며, 역기전류벡터(e)의 위치는 전류벡터(i)가 존 Z1, …, Z6 중의 어느 존에 있는가에 의하여 결정할 수 있다.
즉, 제 7 도에서, Ⅰ, Ⅱ, Ⅲ, Ⅳ, Ⅰ', Ⅱ', Ⅲ', Ⅳ'의 8개 존은 전류벡터(i)가 제 2 도의 존 Z1, …, Z6 중의 어느 존에 있는가에 의하여 결정된다. 그 전류벡터(i)가 존재하는 존에 있는 전압벡터를 Vn으로 하면, 예를들면 전류벡터(i)가 존(Z1)내에 있는 경우, 제 7 도에 있어서 Vn=V1으로서 존분리를 행한다. 전류벡터(i)가 존(Z3)내에 있는 경우, 제 7 도에 있어서 Vn=V3로서 존 분리를 행한다.
즉, 역기전력벡터(e)의 존판별에서는 전류벡터(i)가 존재하는 존에 있는 전압벡터를 Vn으로서 행하여지고, 구체적으로는 제 2 도의 Vn(=V1)를 기준으로서 전류벡터(i)가 위치하는 존을 회전시켜, 이 존이 기준(Vn)에 속하는 존에 일치하도록 하고, 제 7 도에 나타난 존 판별을 위한 좌표에 일치시켜 판변한다.
일예로서, 전류벡터(i)가 존(Z1)내에 있는 경우에 대하여 고려하여 본다. 이경우의 전압벡터의 배치는 제 7 도에서 괄호로서 나타내고 있는 제 7 도에서, 종방향으로 분리된 4개의 존 Ⅰ, Ⅰ' ; Ⅱ, Ⅱ' ; Ⅲ, Ⅲ' ; Ⅳ, Ⅳ'에 의하여, 역기전력벡터(e)가 존재하는 존의 우측에 있는 전압벡터는 전류를 증가시키는 것을 알 수 있다.
즉, 전류벡터(i)가 존(Z1)내에 있는 상태에서 역기전력벡터(e)가 존 Ⅱ내에 있으면, 이 역기전력베터(e)의 선단에서 전압벡터 V1, V2, V6로 향하는 전류의 변화율(1, di/dt)은 전류벡터(i)의 정방향성분을 가짐으로, 상기 전압벡터(V1, V2, V6)는 u 상 전류를 증가시키는 방향으로 작용한다. 따라서, 이것 이외의 전압벡터(V0, V7, V3, V4, V5)를 선택하면 u 상 전류를 감소시킬 수 있고, 그중에서도 영전압벡터(V0, V7)를 선택하면, 상기 변화율(감소율)(1, di/dt)의 크기가 최소로 되어 전류 리플을 적게 할 수 있다.
다른예로서, 역기전력벡터(e)가 존 Ⅰ에 있으면, 전압벡터(V2, V6)를 선택했을 때에 u 상 전류의 감소율에서 보면 전류벡터(i)의 부방향 성분이 같으므로, 같게 되지만, 변화율 di/dt에서 본 경우, 전압벡터(V2)를 선택함으로서 di/dt의 크기가 보다 작게 됨을 알 수 있다.
상술한 원리는 전류벡터(i)가 다른 존 Z2, …, Z6에 있는 경우에도 같으며, 이와같이 전류벡터(i)의 위치에 따라, 역기전력벡터(e)의 위치가 제 7 도에 나타난 8개의 존중의 어느 존에 속하는가를 판별함으로서, di/dt가 가장 작고, 전류의 감소가 가능한 전압벡터를 구할 수 있다.
이상과 같이하여, 모든 전류벡터(i)의 위치 및 역기전력벡터(e)에 위치에 대하여, di/dt 최소로 되고, 전류를 감소시킬 수 있는 최적의 전압벡터가 표 3와 같이 구하여진다. 또한 표 3에서 영전압벡터는 V10, V17 중의 어느 것인가 한쪽만을 사용하는 것으로도 좋다.
[표 3]
상술한 최적의 전압벡터의 검출은 제 5 도의 전류제한회로(20A)에서 아래와 같이 실현된다. 즉, 전류검출기(4)에 의하여 검출된 인버터(INV)의 출력전류(i)가 제한치를 초과하면, 비교기(6)에서 절환회로(2)에 선택기 제어 신호가 보내어진다. 또한 전류검출기(4)에서 검출된 출력전류는 3상/2상 변환기(7), 백터분석기(8)를 거쳐 존판별회로(9)에 입력되고, 전류벡터(i)가 상술한 존 Z1, …, Z6의 어느것에 속하는지가 검출된다. 동시에, 이 전류벡터(i)의 위치에 대하여, 역기전력벡터(e)를 몇번 회전하면 좋은가를 나타내는 회전각 신호(r)를 출력한다. 이 회전각신호(r)는 역기전력벡터 존판별회로(32)에 입력된다.
한편, 인버터(INV)의 출력전류 및 출력전압은 역기전력벡터 검출회로(31)에 입력되어 역기전력벡터(e)가 구하여지고, 역기전력벡터 존판별회로(32)에서는 역기전력벡터(e)와 상술한 회전각신호(r)에서 역기전력벡터(e)가 상술한 존 Ⅰ, …, Ⅳ 및 Ⅰ', …, Ⅳ' 중의 어느 존에 속하는가가 검출된다.
그리고, 전류벡터의 존판별회로(9)에서의 존판별출력 및 역기전력벡터 존판별회로(32)에서의 출력은 출력패턴 발생회로(33)에 입력된다. 이 회로(33)는 회로(9) 및 (32)에서의 입출력조합에 의하여 정하여지는 전압벡터를 표 3를 참조하여 선택하고, 그 최적의 전압벡터에 대응하느 스위칭패턴(표 1 참조)을 절환회로(2)쪽으로 출력한다. 절환회로(2)에서는 비교기(6)에서의 출력 신호를 받아, PWM 회로(1)에서의 출력을 출력패턴발생신호(33)에서의 출력으로 절환하고, 이것에 의하여 인버터(INV)를 제어함으로서 전류제한을 행하기 위한 전압벡터를 출력한다. 또한, 존판별회로(9)는 전류벡터의 위치가 제 2 도의 어떤 존에 위치하는지를 판별하는 회로로서, 예를들면 후술하는 제 16 도와 같이 구성되고, 3비트의 신호를 출력한다. 이 존 판신호는 제 7 도에 나타난 기준벡터(Vn)를 벡터 V1, …, V6의 어느 하나의 위치에 일치시키기 위하여는 얼라만큼 회전시키면 좋은지를 나타내는 정보를 포함하고 있다. 즉, 전류벡터(i)의 위치에 따라 기준벡터(Vn)의 위치는 벡터 V1, …, V6의 어느 하나에 일시적으로 결정된다. 그래서, 존판별신호를 상술한 회전각신호(r)로서도 사용할 수 있다.
이 신호가 사용되는 회로와 관련해서 하나의 신호를 존판별신호 또는 회전각신호라 칭하고 있다. 또한 실제의 회로 구성에서는 이 신호가 어드레스 신호로서 사용될 때에, 회로(32) 및 (33)에서 동일 비트 신호에서는 없고, 서로 다른 비트 형식으로서 사용되는 것도 있으며, 그경우에는 존판별회로(9)에서의 출력을 직접으로서가 아니고 일단 소정의 비트형식으로 변환함으로 회로(32) 또는 (33)에 공급하는 것도 고려된다.
여기서, 회로(31, 32) 및 (32)의 구체예에 대하여 서술한다.
역기전력벡터검출회로(31)는 예를들면 제 18 도와 같이 구성할 수 있다. 제 18 도에서 검출된 a상 전압(Va)을 감산기(3101)의 +측 입력단자에 공급한다. 검출된 a상 전류(ia)를 증복계수 R1(R1은 모터의 1차 저항)의 증복회로(3102)를 거쳐 감산기(3101의 (-)측 입력단자에 공급하고, 직접 미분회로(3103)에 공급한다. 감산기(3101)의 출력을 감산기(3104)의 (+)측 입력단자에 공급하고, 미분회로(3103)의 출력을 증복계수 l1, (l1은 모터의 1차 누설 리액턴스)의 중복회로(3105)를 거쳐 감산기(3104)의 (-)측 입력단자에 공급하여, 감산기(3104)에서 출력(ea)을 얻는데, 이 출력(ea)은
로서 나타낸다.
마찬가지로, 검출된 c상 전압(Vc)을 감산기(3106)의 (+)측 입력단자에 공급한다. 검출된 c상 전류(ic)를 중복계수(R1)의 중복회로(3107)를 거쳐 감산기(3106)의 (-)측 입력단자에 공급하고 직접 미분회로(3108)에 공급한다. 감산기(3106)의 출력을 감산기(3109)의 (+)측 입력단자에 공급하고, 미분회로(3108)의 출력을 중복계수(11)의 중복회로(3110)를 거쳐 감산기(3109)의 (-)측 입력단자에 공급하여, 감산기(3109)에서 출력(ec)을 얻는다. 이 출력(ec)은
로서 나타낸다.
감산기(3105) 및 (3109)에서의 출력(ea) 및 (ec)을 3상/2상 변환기(3111)에 공급하여, 역기전력벡터를 나타내는 2상 출력(e) 및 (e)을 취출한다. 이 변환기(3111)는 제 14 도 도시의 변환기(7)와 마찬가지로 구성할 수 있다.
제 19 도는 역기전력벡터 존판별회로(32)의 구체예를 나타낸다. 여기서 검출회로(31)에서 얻은 검출 출력(e) 및 (e)을 비교기 회로(3201)에 공급한다. 이 비교기 회로(3201)는 제 16 도 도시의 존판별회로(9)의 경우와 마찬가지로, 소정의 비트신호중의 1조의 비트신호를 선택한다. 이 비트신호는 제 7 도에 나타낸 존 Ⅰ, …, Ⅳ'의 어느 하나에 대응한다. 이 비트신호와 회전각 신호(r)에 의하여 ROM(3202)에 대응하는 어드레스 신호를 형성한다. ROM(3202)에는 벡터를 회전한 경우도 포함한 역기전력벡터의 존 Ⅰ, …, Ⅳ'(제 7 도)를 나타내는 비트패턴을 미리 기억하여 두고, 각 패턴을 비교기(3201)에서의 비트신호와 회전각 신호(r)에 의한 비트신호에서 이루는 어드레스 신호를 나타내는 어드레스 위치에서 판독하여 존판별신호로 한다.
여기서, 비교기 회로(3201)는 제 20 도와 같이 구성할 수 있다. 제 20 도에서 (3211)은 정수 K(K는 역기전력벡터의 최대치×1 /2)를 설정하는 정수 회로, 3212, 3213, 3214 및 3215는 비교기, 3216은 극성반전회로이다. 비교기(3212)에는 정수회로(3211)에서의 정수(K)와 입력(eα)을 공급하며, 비교기(3213)에는 기준으로서의 0과 입력(eα)을 공급한다. 비교기(3214)에는 정수회로(3211)에서의 정수(K)를 반전회로(3216)에서 반전한 -K와 입력(eα)을 공급한다. 비교기(3215)에는 기준으로서의 0과 입력(eα)을 공급한다. 비교기(3212, …, 3215)는 다음의 표 4에 나타나듯이 비교를 행하여 소정의 비트신호를 발생한다.
[표 4]
비트신호 "1" ; 비교기의 조건 성립.
비트신호 "0" ; 비교기의 조건 불성립.
다음에, 출력패턴발생회로(33)는 제 21 도의 도시처럼 ROM(3301)로서 구성할 수 있다. 이 ROM(3301)에는 벡터 V0, V1, …, V6, V7에 의하여 소정의 출력패턴(표 3 참조)을 기억하여 둔다. 판별회로(9)에 의한 전류벡터의 존판별회로(32)에 의한 역기전력벡터의 존신호를 어드레스 신호로서 이 어드레스 신호에 의하여 정해진 어드레스 위치에서 출력 데이타를 판독하여 출력패턴으로 한다.
[제 4 실시예]
다음에 제 8 도 및 제 9 도는 본 발명의 제 3 형태에 대한 실시예를 도시한다. 상술한 본 발명의 제 1 형태에 의하여, 모터(IM)의 구동시 및 제동시의 어느 경우에도 인버터(INV)의 출력전류를 확실하게 감소시키는 것이 가능하게 되었다. 그러나, 제 2 도의 1.di/dt와 제 24 도의 (1.di/dt)1의 비교에서 알수 있듯이, 본 발명의 제 1 형태에서는 모터(IM)의 구동시에 있어서, di/dt가 제 24 도의 경우보다도 크게 되어 있다.
이것은 트랜지스터의 스위치 시간이 동일한 것으로 하면, 제한시에 있어서, 인버터(INV)의 출력전류의 감소량이 제 24 도의 종래기술보다도 본 발명의 제 1 형태 방법이 크다는 것을 의미하고 있다. 그런데, 본 발명의 제 2 형태와 마찬가지로, 전류 제한시는 전류는 가능한한 제한치로 유지하는 것이 좋으므로, 본 발명의 제 1 형태에 있어서 모터(IM)의 구동시, 전류제한동작에서 전류 리플이 크다는 것이 문제로 된다.
그래서, 본 발명의 제 3 형태는 상기점을 고려하여 구성된 것이고, 아래에 그 실시예를 설명한다.
제 8 도에 있어서, 제 2 전류제한회로(20')는 제 4 도에 도시한 전류제한회로(20')에 상당하고, 제 2 실시예와 마찬가지로 인버터(INV)의 출력측에서 전류벡터(i)와 PWM 회로(1)에서의 스위칭패턴이 입력되어 있다. 제 2 전류제한회로(20')와는 별개로, 제 1 전류제한회로(21)가 설치되어 있다. 제 1 전류제한회로(21)는 예를들면 제 9 도와 같이 구성할 수 있고, 이 회로(21)에는 제 2 전류제한회로(20')내의 비교기(11)에서의 출력과 PWM 회로(1)에서의 스위칭패턴이 입력되어 있다.
제 1 및 제 2 전류제한회로(21) 및 (20')의 출력은 제한방식절환회로(22)에 입력된다. 이 절환회로(22)는 모터(IM)의 구동/제동판별신호에 의하여 입력을 절환 가능하게 되어있다. 여기서, 모터(IM)의 구동/제동 판별신호는 예를들면 전압지령치(V*)를 연산하는 마이크로 컴퓨터 등에서 부여되는 것이다. 그리고, 제한방식절환회로(22)의 출력은 온 지연회로(23)를 거쳐 인버터(INV)에 공급된다.
다음에, 제 9 도는 제 1 전류제한회로(21)의 구성의 일예를 나타내는 것이다. 제 9 도에서 비교기(11)의 출력선 Lu1, Lu2; Lv1, Lv2및 Lw1, Lw2는 인버터(INV)와 각상(u, v, w상)출력전류의 정부에 대응하여 있으며, 출력선(Lu1과 Lu2), (Lv1와 Lv2) 및 (Lw1과 Lw2)는 제한시의 비교기 출력을 "1"로 하면, 각상마다 (0, 0), (1, 0) 및 (0, 1)의 3가지의 상태를 각각 취한다. 이들의 비교기 출력선중, Lu1, Lv1및 Lw1는 AND 게이트(211, 212) 및 (213)의 각반전 입력단자에 각각 접속된다. 비교기 출력선 Lu2, Lv2및 Lw2는 OR 게이트(214, 215) 및 (216)의 각 다른쪽의 입력단자에 각각 접속된다. 이들 OR 게이트(214, 215) 및 (216)의 각 출력단자가 제한방식절환회로(22)에 접속된다.
본 실시예의 동작을 설명한다. 모터(IM)의 구동시에는 제한방식절환회로(22)로의 입력이 제 1 전류제한회로(21)로 절환되고, 이 전류제한회로(21)에 의하여 전류제한동작이 행하여진다. 즉, 인버터(INV)의 각상 전류가 전류제한에 걸리지 않는 경우, PWM 회로(1)에서의 스위칭패턴, 예를들면(100)는 전류제한회로(21)를 거쳐 그대로 제한방식절환회로(22)에 공급되고, 다음에 온 지연회로(23)를 거쳐 인버터(INV)에 출력된다.
예를들면 u상 전류가 정의 제한치를 초과한 것으로 하면, 출력선 Lu1의 논리치가 "0"에서 "1"로 변화한다. 그결과 OR 게이트(214)의 출력은 논리치 "0"으로 됨으로, 전류제한회로(21)의 출력은 (000)으로 변화한다.
즉, u상의 스위칭패턴이 강제적으로 "1"에서 "0"로 변화하게 되고, 종래기술에서 상술한 바와같이, u상의 상부 아암의 트랜지스터를 차단하여 u상 전류를 감소시킨다. 이때의 1.di/dt는 제 1b 도의 (1.di/dt)1에 상당하고 있으며, di/dt가 제 2 도의 경우에 비하여 작게 됨으로 전류를 제한치로 유지할 수 있다.
다음에, 모터(IM)의 제동시에는 제한방식절환회로(22)의 입력이 제 2 전류제한회로(20')측에 절환되고, 이 전류제한회로(20')에 의하여 제 2 실시예의 경우와 같은 전류제한동작이 행하여진다. 중복을 피하기 위하여 상세히 설명은 않지만, 예를들면 u상 전류가 정의 제한치를 초과했을 때의 작용은 제 3 도의 도시와 같고, 전류를 확실하게 감소시킬 수 있다.
[제 5 실시예]
다음에, 제 10 도 및 제 11 도는 본 발명의 제 4 형태의 실시예를 도시한다. 본 발명의 제 4 형태는 상술한 제 3 형태와 같이, 제 1 전류제한회로와, 제 2 전류제한회로를 절환하여 사용하여 분리함으로서, 어떠한 경우에도 확실하게 전류를 제한하고, 전류의 감소량을 적게하여 제한시의 전류 리플을 작게하도록 한 것이다.
즉, 제 10 도에 도시한 제 5 실시예에 있어서, 본 발명의 제 3 형태에 이러한 제 8 도의 실시예와 다른 부분은 주로, 방식판단회로(24)가 설치되어 있는 점이다. 또한, 제 10 도에서 제 2 전류제한회로(20')는 제 8 도의 제 2 전류제한회로(20')에 상당하고 있다. 제 1 의 전류제한회로(21)는 제 8 도시의 실시예와 마찬가지로 구성되어 비교기(11)에서의 출력과 PWM 회로(1)에서의 스위칭패턴출력을 공급시킨다.
여기서, 방식판단회로(24)에는 인버터(INV)의 각상 전류가 정 또는 부의 값을 초과했는지 아닌지를 검출하는 비교기(11)에서의 6개의 출력선과, PWM 회로(1)에서 각상의 스위칭패턴이 출력되는 3개의 출력선이 접속된다. 방식판단회로(24)는 이들의 출력선에서의 신호에 의하여, 제 1 전류제한회로(21)와 제 2 전류제한회로(20')의 어느것에 의하여 전류제한을 행하는 것을 판단하여, 제한방식절환회로(22)의 절환동작을 제어하는 선택기 제어신호를 출력한다. 여기서 방식판단회로(24)에서의 출력신호의 논리치가 "1"인 경우에, 제한방식절환회로(22)는 제 2 전류제한회로(20')의 출력을 선택하도록 절환되고, 상기 논리치가 "0"인 경우에 제한방식절환회로(22)는 제 1 전류제한회로(21)의 출력을 선택하도록 절환된다.
다음에, 제 11 도는 방식판단회로(24)의 구체예를 나타낸다. 제 11 도에선, (241, …, 246)은 AND 게이트이다. PWM 회로(1)에서의 각상의 스위칭패턴은 출력선 Pu, Pv 및 Pw를 각각 거쳐, 도시한 바와같이 반전 및 비반전의 상태에서 AND 게이트(241, …, 246)의 각 한쪽의 입력단자에 각각 입력된다.
비교기(11)에서 출력선 Lu1, Lu2; Lv1, Lv2및 Lw1, Lw2는 각상 전류가 정 또는 부의 제한치를 초과했는지 아닌지에 대응하고 있으며, 이들의 출력선 Lu1, …, Lw2는 AND 게이트(241, …, 246)의 각 다른쪽의 입력단자에 각각 접속된다. AND 게이트(241, …, 246)의 출력신호는 OR 게이트(247)에 입력된다. 이 OR 게이트(247)에서의 OR 출력신호가 제한방식절환회로(22)에 선택기 제어신호로서 공급된다.
여기서, 출력선 Lu1, …, Lw2의 논리치에 대하여 설명한다. u상 전류가 정의 제한치를 초과한 경우에 Lu1의 논리치가 "1"로 되고, 부의 제한치를 초과한 경우에 Lu2의 논리치가 "1"로 된다. 이와 마찬가지로 v상 전류가 정의 제한치를 초과한 경우에 Lv1의 논리치가 "1"로 되고, 부의 제한치를 초과한 경우에 Lv2의 논리치가 "1"로 된다. w상 전류의 정의 제한치를 초과한 경우에 Lw1의 논리치가 "1"로 되며, 부의 제한치를 초과한 경우에 Lw2의 논리치가 "1"로 된다.
본 실시예의 동작을 설명한다. 예를들면 인버터(INV)가 제 2 도 및 제 3 도에 나타내는 전압벡터 V3, 따라서 스위칭패턴은(010)를 출력하고 있는 경우에, u상 전류가 정의제한치를 초과한 것으로 하면, 출력선(Lu1)의 논리치가 "1"로 되고, 이때의 출력선(Pu)의 논리치는 "0"이므로, AND 게이트(241)의 출력신호는 "1"로 되고, OR 게이트(247)에서의 논리치"1"의 신호가 출력된다. 그리고, 이 신호는 제한방식절환회로(22)에 출력된다. 또한 이때, 다른 AND 게이트(242, …, 246)의 출력신호는 "0"로 되어 있다.
OR 게이트(247)에서의 OR 출력신호에 의하여, 제한방식절환회로(22)는 제 2 전류제한회로(20')에서의 출력을 선택하도록 절환하고 제 2 전류제한회로(20')에 의한 제한동작이 실행된다. 즉, 제 2 전류제한회로(20')에서는 제 2 실시예에서 서술한 바와같이 전류벡터(i)의 반대 방향의 벡터와 가장 위치가 가까운 전압벡터(V4), 따라서 스위칭패턴(001)을 선택하여 이 스위칭패턴(011)을 절환회로(22)에 출력한다. 이것에 의하여 인버터(INV)는 이후 V4를 출력하도록 동작하므로, 제 2 실시예의 경우와 마찬가지로, u상 전류가 감소하게 된다.
인버터(INV)가 전압벡터(V1), 따라서 스위칭패턴(100)을 출력중에 u상 전류가 정의 제한치를 초과한 것으로 하면, 출력선(Lu1)의 논리치가 "1"로 되지만, 출력선(Pu)의 논리치는 "1"이므로, AND 게이트(241)의 출력신호는 "0"으로 된다. 마찬가지로, 다른 AND 게이트(242, …, 246)의 출력신호도 "0"으로 된다. 따라서 OR 게이트(247)의 출력신호는 "0"으로 되고, 선택기 제어신호 "0"가 제한방식절환회로(22)에 공급된다. 그 결과, 제한방식절환회로(22)는 제 1 전류제한회로(21)에서의 출력을 선택하도록 절환되고, 이에 의하여, 제한회로(21)에 의한 전류제한 동작이 실행된다.
즉, 상술한 바와같이 전압벡터를 지금까지의 V1(100)에서 V0(000)으로 절환함에 의해 제한시의 전류 감소량을 작게하여 전류제한을 행할 수 있다. 그 결과, 전류 리플을 작게하는 것이 가능하게 된다. 각상 전류가 제한에 걸리지 않는 경우에서, 제 1 및 제 2 전류제한회로(21) 및 (20')는 PWM 회로(1)에서의 스위칭 패턴을 그대로 통과시키는 것은 물론이다.
[제 6 실시예]
제 12 도 및 제 13 도는 본 발명의 제 5 형태의 실시예를 도시한다.
상술한 제 1 전류제한회로(21)에 의하여, 모터(IM)의 구동시에 인버터(INV)의 출력전류를 제한할 수 있는 것은 이미 설명하였다. 한편 모터(IM)의 제동시에 전술한 바와같이 본 발명에 의하여 소망의 전류제한 작용을 얻을 수 있다.
여기서, 전압형 인버터를 이상 출력전류에서 보호하고, 인버터(INV)의 출력전류를 급소하게 감소되는 다른 형태로서, 인버터(INV)를 구성하는 스위칭 소자의 구동 펄스를 전상(全相) 오프하는(전상펄스오프) 방식이 고려된다. 이 방식의 경우, 모터(IM)의 구동시에 제 1 전류제한회로(21)에 의한 전류제한시에 비하여 전류감소량이 크게되어 버린다. 이것은 전류제한시의 트랜지스터의 스위칭 시간을 제 1 전류제한회로(21)에 의한 전류제한시와 동일하게 설정하게 되면, 전상펄스오프방식이 전류감소량이 크게되고, 전류 리플의 증가라는 새로운 문제를 발생하는 것을 나타내고 있다. 상술한 바와같이 전류제한시에는 전류가 제한치로 유지시키는 것이 바람직하므로, 전상펄스오프방식을 모터(IM)의 구동시 제동시에 같이 적용할 수 없다.
본 발명의 제 5 형태는 위와같은 점을 감안하여 안출된 것으로 모터(IM)의 구동시에는, 제 2 전류제한회로(21)에 의한 전류제한 방식을 채용하고, 모터(IM)의 제동시는 스위칭 소자를 전상펄스오프하는 전류제한 방식을 채용하고 있다.
즉, 제 12 도에서, 전류검출기(4)에서의 전류검출신호(i)는 비교기(11)에 입력되고, 각상 전류가 정 또는 부의 전류 제한치를 초과했는지 여부가 검출된다. 비교기(11)에서의 6개 제어신호는 제 9 도와 같이 구성된 제 1 전류제한회로(21)에 입력된다. 여기서, 상술한 6개의 제어신호는 모두 전류 제한치를 초과한 경우에 논리치가 "1"로 되는 것이다. 따라서 제 1 전류제한회로(21)에서는 구동시 및 제동시와 함께 각상 전류가 어느것도 제한치를 초과하지 않으면, PWM 회로(1)에서의 스위칭패턴을 그대로 통과시킨다.
한편, 비교기(11)에서의 6개의 제어신호는 OR 회로(25)로 입력되어, 제동시에 있어서 6개의 제어신호중 1개에서도 논리치가 "1"인 경우, 즉 어느 하나의 상 전류가 정 또는 부의 제한치를 초과한 경우에는 전 스위칭 소자를 오프시키기 위한 논리값 "0"의 전상펄스오프신호(B)를 출력한다.
이 OR 회로(25) 및 전류제한회로(21)의 출력측에는 스위치(26A) 및 (26B)에서 이루는 절환회로(26)가 접속되어 있다. 이 절환회로(26)에서는 모터(IM)의 구동상태 또는 제동상태에 따른 구동/제동 판별신호에 따라 스위치(26A) 및 (26B)가 절환동작하고, 스위칭패턴(A) 또는 전상펄스오프신호(B)를 출력한다. 또한 구동/제동 판별신호는 전압지령시(V*)를 연산하는 마이크로 컴퓨터 등에서 부여된다.
모터(IM)의 구동시에는 구동/제동판별신호의 논리치가 "1"로 되어, 스위치(26A) 및 (26B)는 제 12 도에 도시한 위치로 절환되고, 각상 전류가 제한치를 초과하지 않을 때에는 PWM 회로(1)에서의 출력이, 또는 각상 전류가 제한치를 초과할 때에는 전류제한회로(21)에서의 출력이, 스위칭패턴(A)으로서 절환회로(26)에서 출력된다. 다른쪽, 모터(IM)의 제동시에는 구동/제동판별신호의 논리치가 "0"으로 되어, 스위치(26A) 및 (26B)는 제 12 도에 도시한 위치와는 반대의 위치로 절환되고, 각상 전류가 제한치를 초과하지 않으면 PWM 회로(1)에서의 스위칭패턴(A)이 그대로 출력되지만, 각상 전류가 제한치를 초과한 경우에는 상술한 바와같이 OR 회로(25)에서의 전상펄스오프신호(B)가 출력된다.
이들의 스위칭패턴(A) 및 전상펄스오프신호(B)는 타단의 AND 회로(27)에 입력된다. 또한 OR 회로(25), 절환회로(26) 및 AND 회로(27)는 어느상의 출력전류가 정 또는 부의 제한치를 초과했을 때에 전 스위칭 소자를 오프시키도록 작용하는 전 소자 오프회로를 구성하고 있다.
AND 회로(27)는 예를들면 제 13 도와 같이 구성할 수 있다. 즉, AND 회로(27)는 스위칭패턴(A)의 출력선 Pu, Pv 및 Pw가 입력측에 각각 접속된 3개의 부정회로(271), (272), (273)와, 출력선 Pu, Pv 및 Pw이 각 한쪽의 입력단자에 각각 접속되고, 전상펄스오프신호(B)가 각 다른쪽의 입력단자에 각각 입력되는 AND 게이트(274, 276, 278)와, 부정회로(271, 272, 273)의 출력측이 각 한쪽의 입력단자에 각각 접속되고, 전상펄스오프신호(B)가 각 다른쪽의 입력단자에 각각 입력되어 있는 AND 게이트(275, 277, 279)로 구성되어 있다. 그리고, 6개의 AND 게이트(274, …, 279)에서의 앤드 출력이, 인버터(INV)의 각상 상부 및 하부 아암의 스위칭 소자를 구동하기 위한 구동회로(28)에 공급된다.
다음에, 본 실시예의 동작을 제 13 도의 AND 회로(27)의 작용과 함께 설명한다.
우선, 모터(IM)의 구동시에 있어서는 절환회로(26)의 스위치(26A) 및 (26B)는 제 12 도시의 위치에 있으며, 전류제한회로(21)에 의한 전류제한 방식이 선택된다. 즉, 구동/제동판별신호에 따라, 절환회로(26)내의 스위치(26A)는 전류제한회로(21) 또는 PWM 회로(1)에 접속된다. 구체적으로는 각상 전류가 전류 제한치를 초과하지 않는 경우에는 PWM 회로(1)에서의 스위칭패턴이 그대로 스위칭패턴(A)으로서 AND 회로(27)에 입력된다. 다른쪽, 예를들면 u상 전류가 정의 제한치를 초과한 경우에는 u상의 상부 아암의 스위칭소자를 오프시키도록 전류제한회로(21)에서의 스위칭패턴이 스위칭패턴(A)으로서 AND 회로(27)에 입력되고, 부의 제한치를 초과한 경우에는 u상의 하부 아암의 스위칭 소자를 오프시키도록 전류제한회로(21)에서의 스위칭패턴이 스위칭패턴(A)으로서 AND 회로(27)에 입력된다.
전류가 제한치를 초과하지 않으면, OR 회로(25)에서의 전상펄스오프신호(B)는 "1"이지만, 스위치(268)는 개방되어 있으므로, 그것에 의한 논리치"1"가 AND 회로(27)에 입력된다. 그결과, AND 회로(27)에서는 상술한 스위치 패턴(A)과 그들의 논리치를 반전시킨 신호에서 합계 6개의 신호가 구동회로(28)로 쪽으로 출력되고, 이들의 신호에 의하여 각상의 상부 및 하부 아암의 스위칭 소자가 구동되게 된다. 이상과 같이하여, 모터(IM)의 구동시에 전류가 제한치를 초과한 경우에는 전류제한회로(21)에서의 소정의 스위칭패턴(A)에 의하여 1.di/dt를 제 24 도의 (1.di/dt)1와 같이 정할 수 있고, 이로서 전류를 확실히 감소시킬 수 있다.
한편, 모터(IM)의 구동시에 있어서는 절환회로(26)의 스위치(26A) 및 (26B)는 제 12 도와는 반대측의 위치에 있으며, 전소자 오프회로를 구성하는 OR 회로(25)에서의 전상펄스오프신호(B)에 의한 전류제한 방식이 선택된다. 즉, 어느 하나의 상 전류가 정 또는 부의 제한치를 초과한 경우에는 OR 회로(25)에서의 전상펄스오프신호(B)가 "0"으로 되므로, 스위칭패턴(A)은 AND 회로(27)를 통과시키지 않고, AND 회로(27)의 출력은 모두 "0"이며, 전상펄스오프로 된다. 따라서 인버터(INV)의 스위칭 소자는 강제적으로 오프되게 되고, 모터(IM)의 제동시에 있어서, 인버터의 이상 출력전류를 급속히 감소시키는 것이 가능하게 된다.
또한, 이상에 서술한 본 발명의 실시예에서는 u상 전류가 정의 제한치를 초과한 경우에 대하여만 설명했지만, 본 발명은 부의 제한치를 초과한 경우 또한 적용 가능하며, 이것은 다른 v상, w상에 대하여도 같다.
본 발명은 상기 실시예와 같이 하드웨어 뿐만 아니라, 전류 제한치를 초과했을 때에 미리 기억시켜 둔 전압벡터에 대응하는 스위칭패턴을 선택하는 등의 일련의 처리를 소프트웨어에 의하여도 실현할 수 있다.
전압형 인버터의 부하는 유도전동기에 한정되지 않고, 동기 전동기이어도 무방하다.
[산업상의 이용 가능성]
이상 서술한 바와같이 본 발명에 의하면, 모터의 구동시, 제동시 및 선택되어 있던 전압벡터의 위치 등에 상관없이, 인버터의 출력전류를 확실하게 감소시킬 수 있다.
특히, 본 발명의 제 1 형태에서는 모터의 구동시 또는 제동시를 불문하고 확실하게 인버터의 출력전류를 제한할 수 있는 효과가 있다.
본 발명의 제 2 내지 제 4 형태에서는 동일의 스위칭 주파수의 기초로서 출력전류의 감소율을 작게하여 소정의 제한치로 유지하고 제한시의 전류 리플을 작게 할수 있다.
또한, 본 발명의 제 5 형태에서는 모터의 구동시에는 제 1 전류제한회로에 의한 전류제한 방식을 적용함으로서 전상펄스오프에 의한 전류제한 방식만을 모터의 구동시 및 제동시에 구별없이 적용하는 경우에 비하여 전체로서 출력전류의 감소율을 작게 하여 제한시의 전류리플을 작게 할 수 있는 효과가 있다.

Claims (15)

  1. 전압형 인버터의 출력전류벡터의 크기가 소정의 제한치를 초과한 것을 검출하는 제 1 수단(16)과, 상기 출력전류벡터의 위치를 검출하는 제 2 수단(8)과, 상기 출력전류벡터의 크기가 상기 제한치를 초과했을 때, 상기 제 2 수단에 의하여 검출된 출력전류벡터의 반대방향의 벡터에 위치가 가장 가까운 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 제 3 수단(10)을 구비하는 것을 특징으로 하는 인버터의 전류제한장치.
  2. 제 1 항에 있어서, 입력된 전압지령에 따라 소정의 스위치패턴을 발생하는 제 4 수단(1)과, 상기 제 2 수단에서 선택된 전압벡터에 대응하는 스위칭패턴 및 상기 제 4 수단에서의 스위칭패턴의 한쪽을 상기 제 1 수단에서의 검출출력에 따라 선택하여 출력하는 제 5 수단(2)을 추가로 구비하는 것을 특징으로 하는 인버터의 전류제한장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 수단은 상기 전압형 인버터의 출력전류를 검출하는 수단(4)과, 그 수단에 의하여 검출된 출력전류를 상기 제한치와 비교하는 비교수단(6)을 가지고 상기 제 3 수단은 상기 출력전류벡터의 위치를 판별하는 판별수단(9)과, 그 판별수단에서의 판별출력에 따라 소정의 스위칭패턴을 출력하는 출력패턴발생수단(10)을 구비하는 것을 특징으로 하는 전압형 인버터의 전류제한장치.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 수단은 상기 전압형 인버터의 출력전류를 검출하는 수단(4)과, 그 수단에 의하여 검출된 출력전류를 상기 제한치와 비교하는 비교수단(11)을 가지고, 상기 제 3 수단은 상기 비교수단에서의 비교출력을 받고, 그 비교출력에 따라 상기 출력전류벡터의 위치를 판별하는 판별수단(9)과, 그 판별수단에서의 판별출력에 따라, 소정의 스위칭패턴을 출력하는 출력패턴발생수단(10)을 구비하는 것을 특징으로 하는 전압형 인버터의 전류제한장치.
  5. 전압형 인버터의 출력전류벡터의 크기가 소정의 제한치를 초과한 것을 검출하는 제 1 수단(6)과, 상기 출력전류벡터의 위치를 검출하는 제 2 수단(8)과, 상기 전압형 인버터의 출력전류 및 출력전압에서 상기 전압형 인버터의 부하에 대한 역기전력벡터의 위치를 검출하는 제 6 수단(31)과, 상기 출력전류벡터의 크기가 상기 제한치를 초과했을 때에, 상기 출력전류벡터의 위치 및 역기전력벡터의 위치에 의하여, 상기 출력전류를 감소시키고, 그 감소율이 최소로 되는 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 제 7 수단(33)을 구비하는 것을 특징으로 하는 전압형 인버터의 전류제한장치.
  6. 제 5 항에 있어서, 입력된 전압지령에 따라 소정의 스위칭패턴을 발생하는 제 4 수단(1)과, 상기 제 3 수단에서 선택된 전압벡터에 대응하는 스위칭패턴 및 상기 제 4 수단에서의 스위칭패턴의 한쪽을 상기 제 1 수단에서의 검출 출력에 따라, 선택하여 출력하는 제 5 수단(2)을 추가로 구비하는 것을 특징으로 하는 전압형 인버터의 전류제한장치.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 제 1 수단은 상기 전압형 인버터의 출력전류를 검출하는 수단(4)과 이 수단에 의해 검출된 출력전류를 상기 제한치와 비교하는 비교수단(6)을 가지고, 상기 제 7 수단은 상기 출력전류벡터의 위치를 판별하고, 그 판별된 출력전류벡터의 위치에 대하여 역기전력벡터를 몇번 회전하면 좋은지를 나타내는 회전각신호를 취출하는 판별수단(31)과, 상기 제 6 수단에서 얻은 상기 역기전력벡터 및 상기 판별수단에서 얻은 회전각신호에 따라, 상기 역기전력벡터의 위치를 판별하는 역기전력벡터판별수단(32)과, 상기 회전각신호 및 상기 역기전력벡터 판별수단에서의 판별출력에 따라, 소정의 스위칭패턴을 출력하는 출력패턴발생회로(33)을 구비하는 것을 특징으로 하는 전압형 인버터의 전류제한장치.
  8. 전압형 인버터의 각상에 대한 출력전류의 크기가 정의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력전류의 크기가 부의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 제 1 전류제한회로(21)와, 상기 전압형 인버터의 출력전류 크기가 상기 정 또는 부의 제한치를 초과했을 때에 상기 출력전류벡터의 반대 방향의 벡터에 위치가 가장 가까운 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 제 2 전류제한회로(20')와, 상기 제 1 및 제 2 전류제한회로에서의 출력을 받고, 상기 전압형 인버터에 의하여 운전되는 모터의 구동시에는 상기 제 1 전류제한회로에서의 출력에 의하여 전류제한을 행하고, 상기 모터의 제동시에는 상기 제 2 전류제한회로에서의 출력에 의하여 전류제한을 행하는 절환회로(22)를 구비한 것을 특징으로 하는 전압형 인버터의 전류제한장치.
  9. 전압형 인버터의 각상에 대한 출력전류의 크기가 정 또는 부의 제한치를 초과한 것을 검출하는 수단(11)과, 상기 전압형 인버터의 출력전류의 크기가 상기 정의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력전류의 크기가 부의 제한치를 초과했을 때의 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 제 1 전류제한회로(21)와, 상기 전압형 인버터의 출력전류의 크기가 상기 정 또는 부의 제한치를 초과했을 때에 상기 출력전류벡터의 반대방향의 벡터에 위치가 가장 가까운 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 제 2 전류제한회로(20')와, 상기 출력전류의 크기가 상기 정 또는 부의 제한치를 초과했을 때의 상기 전압형 인버터의 스위치패턴 및 어느상의 전류가 상기 정 또는 부의 제한치를 초과했는지의 결과에 따라, 상기 제 1 전류제한회로 및 상기 제 2 전류제한회로의 어느것에 의하여 전류제한을 행하는지를 판단하는 판단회로(24)와, 그 판단회로에서의 판단출력에 따라 상기 제 1 및 제 2 전류제한회로의 한쪽에서 출력을 선택하여 취출하는 절환회로(22)를 구비하는 것을 특징으로 하는 전압형 인버터의 전류제한장치.
  10. 전압형 인버터의 각상에 대한 출력전류의 크기가 정 또는 부의 제한치를 초과한 것을 검출하는 수단(11)과, 상기 전압형 인버터의 출력전류의 크기가 상기 정의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력전류의 크기가 부의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 제 1 전류제한회로(21)와, 어느상의 출력전류의 크기가 상기 정 또는 부의 제한치를 초과했을 때에 모든 상의 스위칭 소자를 오프시키는 전소자오프회로(25, 26 27)와, 상기 전압형 인버터에 의하여 운전되는 모터의 구동/제동 판별신호에 의하여 절환이 선택되고, 상기 모터의 구동시에는 상기 제 1 전류제한회로에서의 출력을 선택하여 취출하고, 상기 모터의 제동시에는 상기 전소자오프회로에서의 출력을 선택 취출하여 전류제한을 행하는 절환회로(26)를 구비하는 것을 특징으로 하는 전압형 인버터의 전류제한장치.
  11. 전압형 인버터의 출력전류벡터의 크기가 소정의 제한치를 초과한 것을 검출하는 단계, 상기 출력전류벡터의 위치를 검출하는 단계 및 상기 출력전류벡터의 크기가 상기 제한치를 초과했을 때, 상기 제 2 수단에 의하여 검출된 출력전류벡터의 반대방향의 벡터에 위치가 가장 가까운 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 단계를 포함하는 것을 특징으로 하는 인버터의 전류제한방법.
  12. 전압형 인버터의 출력전류벡터의 크기가 소정의 제한치를 초과한 것을 검출하는 단계, 상기 출력전류벡터의 위치를 검출하는 단계, 상기 전압형 인버터의 출력전류 및 출력전압에서 상기 전압형 인버터의 부하에 대한 역기전력벡터의 위치를 검출하는 단계, 및 상기 출력전류벡터의 크기가 상기 제한치를 초과했을 때에, 상기 출력전류벡터의 위치 및 역기전력벡터의 위치에 의하여, 상기 출력전류를 감소시키고, 그 감소율이 최소로 되는 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 단계를 포함하는 것을 특징으로 하는 전압형 인버터의 전류제한방법.
  13. 전압형 인버터의 각상에 대한 출력전류의 크기가 정의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력전류의 크기가 부의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 단계, 상기 전압형 인버터의 출력전류 크기가 상기 정 또는 부의 제한치를 초과했을 때에 상기 출력전류벡터의 반대방향에 벡터에 위치가 가장 가까운 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 단계, 및 상기 제 1 및 제 2 전류제한회로에서의 출력을 받고, 상기 전압형 인버터에 의하여 운전되는 모터의 구동시에는 상기 제 1 전류제한회로에서의 출력에 의하여 전류제한을 행하고, 상기 모터의 제동시에는 상기 제 2 전류제한회로에서의 출력에 의하여 전류제한을 행하는 단계를 포함하는 것을 특징으로 하는 전압형 인버터의 전류제한방법.
  14. 전압형 인버터의 각상에 대한 출력전류의 크기가 정 또는 부의 제한치를 초과한 것을 검출하는 단계, 상기 전압형 인버터의 출력전류의 크기가 상기 정의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력전류의 크기가 부의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 단계, 상기 전압형 인버터의 출력전류의 크기가 상기 정 또는 부의 제한치를 초과했을 때에 상기 출력전류벡터의 반대방향의 벡터에 위치가 가장 가까운 전압벡터를 선택하여 상기 전압형 인버터에 출력시키는 단계, 상기 출력전류의 크기가 상기 정 또는 부의 제한치를 초과했을 때의 상기 전압형 인버터의 스위치패턴 및 어느상의 전류가 상기 정 또는 부의 제한차를 초과했는지의 결과에 따라, 상기 제 1 전류제한회로 및 상기 제 2 전류제한회로의 어느것에 의하여 전류제한을 행하는지를 판단하는 단계, 및 그 판단회로에서의 판단출력에 따라 상기 제 1 및 제 2 전류제한회로의 한쪽에서 출력을 선택하여 취출하는 단계를 포함하는 것을 특징으로 하는 전압형 인버터의 전류제한방법.
  15. 전압형 인버터의 각상에 대한 출력전류의 크기가 정 또는 부의 제한치를 초과한 것을 검출하는 단계, 상기 전압형 인버터의 출력전류의 크기가 상기 정의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 상부 아암의 스위칭 소자를 차단시키고, 상기 출력전류의 크기가 부의 제한치를 초과했을 때에 상기 인버터의 해당상에 대한 하부 아암의 스위칭 소자를 차단시키는 단계, 어느상의 출력전류의 크기가 상기 정 또는 부의 제한치를 초과했을 때에 모든 상의 스위칭 소자를 오프시키는 단계, 및 상기 전압형 인버터에 의하여 운전되는 모터의 구동/제동 판별신호에 의하여 절환이 선택되고, 상기 모터의 구동시에는 상기 제 1 전류제한회로에서의 출력을 선택하여 취출하고, 상기 모터의 제동시에는 상기 전소자오프회로에서의 출력을 선택 취출하여 전류제한을 행하는 단계를 포함하는 것을 출력전류벡터 하는 전압형 인버터의 전류제한방법.
KR1019900700873A 1988-08-30 1989-08-30 전압형 인버터의 전류제한장치 및 방법 Expired - Fee Related KR930008839B1 (ko)

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
JP215,585 1988-08-30
JP21558588 1988-08-30
JP215585 1988-08-30
JP313,497 1988-12-12
JP313497 1988-12-12
JP31349788 1988-12-12
JP320118 1988-12-19
JP320,118 1988-12-19
JP32011888 1988-12-19
JP53521 1989-03-06
JP5352189 1989-03-06
JP53,521 1989-03-06
JP13504589 1989-05-29
JP135045 1989-05-29
JP135,045 1989-05-29
JP162270 1989-06-23
JP162,270 1989-06-23
JP16227089A JP2745691B2 (ja) 1988-08-30 1989-06-23 電圧形インバータの電流制限方式
PCT/JP1989/000889 WO1990002442A1 (fr) 1988-08-30 1989-08-30 Systeme de limitation de courant pour onduleur du type a tension

Publications (2)

Publication Number Publication Date
KR900702632A KR900702632A (ko) 1990-12-07
KR930008839B1 true KR930008839B1 (ko) 1993-09-15

Family

ID=27523081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900700873A Expired - Fee Related KR930008839B1 (ko) 1988-08-30 1989-08-30 전압형 인버터의 전류제한장치 및 방법

Country Status (3)

Country Link
EP (1) EP0588388B1 (ko)
JP (1) JP2745691B2 (ko)
KR (1) KR930008839B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551106B1 (ko) * 2004-07-16 2006-02-09 엘에스산전 주식회사 온라인상의 부하 상태변동 식별 및 벡터형 인버터 제어기재조절을 위한 장치 및 방법
GB0510302D0 (en) * 2005-05-20 2005-06-29 Siemens Ag Apparatus for the braking of inverter driven induction motors
DE102007006154A1 (de) 2007-02-07 2008-08-14 Fuji Electric Fa Components & Systems Co., Ltd. Motoransteuervorrichtung
DE102011075560A1 (de) 2011-05-10 2012-11-15 Bayerische Motoren Werke Aktiengesellschaft Leistungselektronische Vorrichtung und Steuerverfahren für eine elektrische Maschineund für elektrische Energiespeicher
CN113141144B (zh) * 2021-03-25 2023-03-28 联合汽车电子有限公司 电机驱动电路
CN113472248B (zh) * 2021-06-22 2022-09-02 西北工业大学 一种高动态低计算量的pmsm控制方法
TWI822561B (zh) * 2023-01-17 2023-11-11 固緯電子實業股份有限公司 改善限流響應速度及波形的裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928152B2 (ja) * 1978-11-04 1984-07-11 ファナック株式会社 電動機駆動用インバ−タ回路の保護装置
DE3131361A1 (de) * 1981-08-07 1983-02-24 Siemens Ag Verfahren und vorrichtung zur laststromregelung eines polsumrichters
CH644477A5 (fr) * 1981-09-17 1984-07-31 Spincor Sa Circuit d'alimentation d'une machine electrique asynchrone polyphasee.
JPH0755055B2 (ja) * 1985-11-20 1995-06-07 富士電機株式会社 電圧形ｐｗｍインバータの出力電流制限方法
MX160152A (es) * 1986-11-26 1989-12-13 Babcock & Wilcox Co Mejoras en sistema de deteccion de falla de corriente para controladores de corriente alterna
JPS63198523A (ja) * 1987-02-10 1988-08-17 松下電器産業株式会社 ブラシレス直流モ−タ保護装置

Also Published As

Publication number Publication date
KR900702632A (ko) 1990-12-07
EP0588388A3 (en) 1994-04-13
JPH0374175A (ja) 1991-03-28
EP0588388B1 (en) 1997-06-04
EP0588388A2 (en) 1994-03-23
JP2745691B2 (ja) 1998-04-28

Similar Documents

Publication Publication Date Title
US6556464B2 (en) PWM converter system
US10158317B2 (en) Control apparatus for AC motor
EP3477842B1 (en) Power conversion device
CN110785920B (zh) 逆变器装置及电动助力转向装置
EP1152520B1 (en) Inverter device
JP3218954B2 (ja) 交流モータ制御回路の異常検出装置
US8441225B2 (en) Direct-current to three-phase alternating-current inverter system
US11005404B2 (en) Motor driving apparatus
US11984818B2 (en) Inverter capable of operating in multiple states
EP0383949B1 (en) Current limiting system for a voltage-type inverter
JPH08289588A (ja) 電力変換装置
KR930008839B1 (ko) 전압형 인버터의 전류제한장치 및 방법
US5615102A (en) Inverter apparatus and method of operation therefor
JP7406449B2 (ja) モータ駆動装置
JPH0687678B2 (ja) 電圧形インバ−タの制御方法
JP2005012934A (ja) ３相電圧型ｐｗｍインバータ装置
JP6939693B2 (ja) パルスパターン生成装置
JP2000278985A (ja) 直流ブラシレスモータの駆動装置
JP7667757B2 (ja) モータ駆動システム
US12401310B2 (en) Power conversion device and power conversion method
CN111630767B (zh) 逆变器装置
Pandit et al. Speed Sensorless Direct Torque Control of Asymmetric Six-Phase Induction Motor
JPS62239897A (ja) 電圧形インバ−タの制御方法
JPH03183390A (ja) インバータのｐｗｍ制御法
JPH0591782A (ja) 電圧形インバータの制御装置及びその方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20040910

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20050916

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20050916

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000