KR930008128B1 - Method for preparation of semiconductor - Google Patents
Method for preparation of semiconductor Download PDFInfo
- Publication number
- KR930008128B1 KR930008128B1 KR1019900011649A KR900011649A KR930008128B1 KR 930008128 B1 KR930008128 B1 KR 930008128B1 KR 1019900011649 A KR1019900011649 A KR 1019900011649A KR 900011649 A KR900011649 A KR 900011649A KR 930008128 B1 KR930008128 B1 KR 930008128B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- photoresist
- pattern
- dipping
- wet etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Weting (AREA)
Abstract
내용 없음.No content.
Description
제 1a∼d 도는 종래의 습식 식각법을 이용한 식각공정도.1a to d is an etching process chart using a conventional wet etching method.
제 1a 도는 종래의 습식 식각으로 형성된 패턴의 모서리에서 발생하는 쇼트 페일유어 상태표시도.Figure 1a is a diagram of a short fail-response state occurs in the corner of the pattern formed by conventional wet etching.
제 2a∼g 도는 본 발명의 습식 식각법을 이용한 식각공정도.2a to g is an etching process chart using the wet etching method of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 서브 스트레이트 2 : 증착막1: Sub Straight 2: Deposition Film
2a, 2b : 식각된 패턴 3 : 포토레지스트2a, 2b: etched pattern 3: photoresist
3a : 디벨로핑후의 포토레지스트 패턴 4 : 포토마스크3a: Photoresist pattern after development 4: Photomask
5, 6 : 1차, 2차상부증착막 7 : 디핑처리된 증착막표면.5, 6: primary and secondary upper deposition films 7: dipping surface of the deposited film.
본 발명은 경사형 식각방법에 관한것으로 특히 종래의 등방적인 식각(Isotropy Etching)만이 가능한 습식 식각(Wet. Etching)공정에 디핑(dipping) 처리공정을 도입하여 경사형 식각을 할 수 있도록한 습식 식각법을 이용한 경사식각방법에 관한 것이다. 종래의 습식 식각공정은 제 1 도에 도시된 바와같이 이루어진다. 즉 제 1a 도에서와 같이 서브 스트레이트(1)위에 식각하고자 하는 막(2)을 증착시키고 그 위에 포트레지스트(3)를 포토시킨후 포토마스크(4)를 이용하여 자외선을(Ultra Violet) 노광시키고 포토레지스트를 디벨로핑(developping)하여 제 1b 도와 같은 포토레지스트 패턴(3a)을 형성한다.The present invention relates to an inclined etching method. In particular, the wet etching method is capable of performing an inclined etching by introducing a dipping treatment process to a wet etching process which can be performed only by conventional isotropy etching. It relates to a gradient etching method using the method. The conventional wet etching process is performed as shown in FIG. That is, as shown in FIG. 1A, a
그 다음 제 1c 도에서와 같이 습식 식각공정을 수행하는데 이때 등방성 식각이 이루어지므로 Vs(포트레지스트와 재료의 표면에 평행한 방향으로의 식삭속도)와 VD(재료의 표면에 수직한 방향으로의 식각속도)가 거의 같기 때문에 즉 VS-VD이므로 막의 패턴(2a)은45°의 각을 가지고 형성되고, 이후 포토레지스트 패턴(3a)을 제거하면 서브 스트레이트(1)위에 제 1d 도에서와 같이 막의 패턴(2a)이 형성된다. 그런데 이와같은 종래의 습식식각 방법으로 패턴을 형성할 경우 제 1a 도와 같은 적층 구조에 있어서, 습식 식각된 패턴(2a)의 모서리 부분에서 위에 적층되는 1차 상부증착막(5)의 두께가 얇아지거나 스텝 커브리지(Step Coverage)가 불량한 상태가 발생하여 그위에 적층되는 2차 상부증착막(6)과 쇼트 페일(short failure) (제 1a 도 'A'부)을 발생시키며 특히 패턴(2a)가 메탈전극이고 1차 상부증착막(5)이 절연막일 경우 이 모서리 부분에서 2차 상부증착막(5)과의 브레이크 다운(Break down)이 발생되므로 소자 제조생산에 있어서, 수율을 감소시키는 원인이 되는 단점이 있었다.Then, as shown in FIG. 1C, a wet etching process is performed. Since isotropic etching is performed, Vs (cutting speed in the direction parallel to the surface of the resist and the material) and V D (direction in the direction perpendicular to the surface of the material) are performed. Since the etching rate is almost the same, that is, V S -V D , the film pattern 2a is It is formed at an angle of 45 degrees, and then the
본 발명은 이러한 단점을 해결하기 위해 등방성 식각만이 가능한 종래의 습식 식각공정에 디핑(dipping)처리공정을 도입하므로써 경사형 식각을 할 수 있도록 한 것이다.In order to solve the above disadvantages, the present invention is to allow the inclined etching by introducing a dipping treatment process into a conventional wet etching process capable of only isotropic etching.
제 2 도에서 본 발명의 방법에 따른 제조공정을 상세히 설명하면 먼저 제 2a 도와 같이 서브 스트레이트(1)위에 증착막(2)을 증착(deposition)한 후 이 재료를 식각하는 에칭용액(etchant)에 증류수(deionize water)를 다량섞어(1 : 10∼1 : 100) 묽게 만든 디핑용액에 제 2a 도의 샘플을 담구어 증착막(2)의 표면(7)을 제 2b 도에서와 같이 포러서(Porous)하게 만들고 그 다음 제 2c 도에서와 같이 포토레지스트(3)를 도포한 후 제 2d 도에서와 같이 포토마스크(4)를 사용하여 자외선(Ultra Violet)을 노광시켜 포토레지스트를 디벨로핑하므로서 제 2e 도와 같은 포토레지스트 패턴(3a)을 형성한다. 그 다음 제 2f 도에서와 습식식각을 하면 재료(2)의 표면(7)이 디핑(dipping) 처리로 인해 포러스(Porous)한 상태이므로 Vs(포토레지스트와 재료의 계면에서 표면에 평행한 방향으로의 식각속도)가 VD(재료의 표면에 수직한 방향으로의 식각속도)보다 커지게 되므로 경사진 식각을 할 수 있다.Referring to FIG. 2, the manufacturing process according to the method of the present invention will be described in detail. First, the
이때 형성되는 재료패턴(2b)의 모서리 각은 약 15°∼25°가 되며, 이 값은 디핑용액의 농도 디핑시간, 재료의 종류, 디핑용액의 종류, 식각온도등에 의해 의존하게 된다. 그리고 나서 포토레지스트 패턴(3a)을 제거하게되면 서브 스트레이트(1)위에 제 2g 도에서와 같이 재료패턴(2b)이 형성된다.At this time, the corner angle of the formed material pattern 2b is about 15 ° to 25 °, and this value depends on the concentration of the dipping solution, the type of material, the type of dipping solution, and the etching temperature. Then, when the
따라서 본 발명은 습식 식각시 디핑과정을 거친후 포토레지스트를 일정한 두께로 증착시키므로서 약 15°∼25°의 모서리각을 갖는 패턴을 만들수 있어 종래 습식 식각법에 의해 형성된 패턴을 사용했을때의 스텝커버리지 불량 및 브레이크 다운(Break down)으로 인한 쇼트 페일 유어를 방지할 수 있으므로 소자 제조생산의 수율을 향상시키면서 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention can make a pattern having a corner angle of about 15 ° to 25 ° by depositing a photoresist to a predetermined thickness after a dipping process during wet etching, so that step coverage when using a pattern formed by a conventional wet etching method is used. Since short failing due to defects and break downs can be prevented, reliability can be improved while improving the yield of device manufacturing and production.
Claims (2)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900011649A KR930008128B1 (en) | 1990-07-31 | 1990-07-31 | Method for preparation of semiconductor |
| EP19910111771 EP0469370A3 (en) | 1990-07-31 | 1991-07-15 | Etching process for sloped side walls |
| JP3213170A JPH04348030A (en) | 1990-07-31 | 1991-07-31 | Inclined etching method |
| US08/126,023 US5409566A (en) | 1990-07-31 | 1993-09-24 | Slope etching process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900011649A KR930008128B1 (en) | 1990-07-31 | 1990-07-31 | Method for preparation of semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003099A KR920003099A (en) | 1992-02-29 |
| KR930008128B1 true KR930008128B1 (en) | 1993-08-26 |
Family
ID=19301805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900011649A Expired - Fee Related KR930008128B1 (en) | 1990-07-31 | 1990-07-31 | Method for preparation of semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008128B1 (en) |
-
1990
- 1990-07-31 KR KR1019900011649A patent/KR930008128B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003099A (en) | 1992-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| CA1228180A (en) | Method of making a high performance small area, thin film transistor | |
| JPS6323657B2 (en) | ||
| US4451554A (en) | Method of forming thin-film pattern | |
| US4631113A (en) | Method for manufacturing a narrow line of photosensitive material | |
| KR930008128B1 (en) | Method for preparation of semiconductor | |
| JPH04348030A (en) | Inclined etching method | |
| JPH0458167B2 (en) | ||
| JPH022175A (en) | Thin film transistor and its manufacturing method | |
| KR930006133B1 (en) | Contact hole formation method of MOS device | |
| KR100223900B1 (en) | Manufacturing method of liquid crystal display device | |
| EP0766138A2 (en) | Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process | |
| US20030059718A1 (en) | Method for forming a contact window in a semiconductor device | |
| KR960006960B1 (en) | Planarization method of semiconductor device | |
| JPS61288426A (en) | Taper etching method for aluminum film | |
| KR100233143B1 (en) | Semiconductor device manufacturing method | |
| JPS583230A (en) | Manufacture of semiconductor device | |
| JP2811724B2 (en) | Etching method | |
| KR940009620B1 (en) | Method of manufacturing capacitor of semiconductor cell | |
| JPH02192768A (en) | Manufacture of semiconductor device | |
| KR920004908B1 (en) | Method of forming connection window of semiconductor device | |
| KR930008845B1 (en) | Device isolation method of semiconductor device | |
| KR100256236B1 (en) | How to form charge storage electrode | |
| JPS62234333A (en) | Formation of mask for processing fine groove | |
| KR930017148A (en) | Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PG1605 | Publication of application before grant of patent |
St.27 status event code: A-2-2-Q10-Q13-nap-PG1605 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 19951226 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 19970827 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 19970827 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |