[go: up one dir, main page]

KR930005238B1 - 금속박막의 평탄화 형성방법 - Google Patents

금속박막의 평탄화 형성방법 Download PDF

Info

Publication number
KR930005238B1
KR930005238B1 KR1019900017093A KR900017093A KR930005238B1 KR 930005238 B1 KR930005238 B1 KR 930005238B1 KR 1019900017093 A KR1019900017093 A KR 1019900017093A KR 900017093 A KR900017093 A KR 900017093A KR 930005238 B1 KR930005238 B1 KR 930005238B1
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
depositing
contact hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019900017093A
Other languages
English (en)
Other versions
KR920008891A (ko
Inventor
조경수
고철기
김헌도
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19305142&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR930005238(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900017093A priority Critical patent/KR930005238B1/ko
Priority to US07/780,891 priority patent/US5200030A/en
Priority to JP3275591A priority patent/JP2587335B2/ja
Publication of KR920008891A publication Critical patent/KR920008891A/ko
Application granted granted Critical
Publication of KR930005238B1 publication Critical patent/KR930005238B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W10/00—
    • H10W20/056—
    • H10W10/01—
    • H10W20/062—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

금속박막의 평탄화 형성방법
제1도는 도전층 상부에 콘택홀이 형성된 절연막을 도시한 단면도.
제2도는 콘택홀 및 절연막 상부에 제1금속박막이 증착된 것을 도시한 단면도.
제3도는 제1금속박막 상부에 제2금속박막이 증착되어 평탄화된 것을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 도전층 2 : 절연층
3 : 제1금속박막 4 : 제2금속박막
10 : 콘택홀
본 발명은 고집적 반도체 소자 제조공정에서 금속박막의 평탄화 형성방법에 관한 것으로, 특히 콘택홀 등에 스탬커버리지(Step coverage)를 향상하기 위하여 낮은 온도에서 일단계 금속박막을 소정두께로 증착하고, 다시 높은 온도에서 이단계 금속박막의 증착을 충분히하여 금속박막을 평탄화시키는 형성방법에 관한 것이다.
반도체 소자의 집적도가 증가할수록 콘택면적이 감소하고 반면에 에스펙트비(경사진 정도, Aspect Ratio)는 증가한다. 일반적으로 콘택홀 면적은 작고 에스펙트비가 클수록 금속박막의 스텝커버리지는 감소하여 소자의 신뢰성을 떨어뜨린다. 금속박막 증착시 온도, 전력(Power), 압력등은 금속박막의 스텝커버리지에 영향을 미칠수 있는 인자(Factor)들인데 그중에 전력과 압력을 조절하여 금속박막의 스텝커버리지를 개선할 수 있으나 그한계성을 갖는다. 또한 온도를 조절하여 스텝커브리지를 개선할 수 있는데 온도가 너부 높은 경우 콘택홀 또는 비아홀(Via hole) 측벽의 금속이 확산되어 금속선이 끊어지게 되며 온도가 낮을 경우는 금속선이 연결되나 그림자(shadow) 효과에 의해 스텝커버지리지는 10% 내외가 된다.
종래 기술은 단일 스퍼터링 챔버(sputtering chamber)에서 소정두께의 박막을 형성함으로서 금속박막의 평탄화가 불완전하였다.
따라서 본 발명의 종래기술로 소정 두께의 금속박막을 증착하여 발생되는 스텝커버리지의 문제점을 개선하기 위해 두개의 챔버에서 각각 다른 온도 조건에서 연속적으로 금속박막을 증착하는 금속박막의 평탄화 형성방법을 제공하는데 그 목적이 있다.
본 발명에 의하면, 도전층 상부에 콘택홀이 형성된 절연막을 형성하고 절연막 및 콘택홀에 금속박막을 증착하여 금속박막이 평탄화되도록 하기 위하여 상기 절연막 및 콘택홀 상부에 소정의 챔버내에서 150℃ 이하의 온도조건에서 제1금속박막을 전체금속 박막 두께의 30%만 증착시키는 단계와, 또다른 챔버로 이동하여 상기 제1금속박막 상부에 400℃ 이상의 조건에서 제2금속박막을 전체금속 박막 두께의 70%를 증착하는 단계로 이루어져 상기 콘택홀 및 절연막 상부에서 금속박막이 평탄하게 되는 것을 특징으로 한다.
이하 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
제1도는 웨이퍼(도시않됨) 상부에 도전층(1)을 형성하고 그 상부에 절연막(2) 예를들어 산화막을 형성하고 콘택마스크(도시않됨)을 이용하여 건식식각으로 콘택홀(10)을 형성한 상태의 단면도이다.
제2도는 챔버내에 상기 웨이퍼 장착되어 400℃ 이상에서 상기 절연막(2)을 약 2분정도 가스분출(Degassing)을 시킨다음, 상온까지 온도를 낮추고, 상기 절연막(2) 및 콘택홀(10) 상부에 150℃ 이하의 온도조건에서 제1금속박막(예를들어 알루미늄 또는 알루미늄 합금)(3)을 전체금속박막 두께(제1금속박막두께+제2금속박막두께)의 약 30% 정도만 증착시켜 절연층(1)에 접속한 상태의 단면도이다.
여기에서 150℃ 미만에서 제1금속박막(3)을 증착하는 이유는 콘택홀(10) 측벽에서 금속박막이 부분적으로 끊어지지 않고 연결되도록 하기 위해서이다.
제3도는 상기 공정후 연속적으로 상기 웨이퍼가 또다른 챔버로 이동되고 400℃ 이상의 온도에서 약 1분간 가열시킨후 같은 온도조건에서 상기 제1금속박막(3) 상부에 제2금속박막(4) (알루미늄 또는 알루미늄 합금)을 전체금속 두께의 70%를 증착시킨 단면도로서, 콘택홀(10) 상부에서 제1 및 제2금속박막(3 및 4)이 평탄하게 형성됨을 알 수 있다.
여기서 주지해야 할 것은 상기 제2도 및 제3도에서 설명한 공정은 스퍼터링 장비를 이용하여 연속적으로 실시하며, 챔버내의 조건은 진공도가 5.0×10-8Torr 이하, 아르곤 압력은 7mTorr이며 스퍼터링 장비의 전력은 5Kw 미만으로 유지한다.
상기한 바와같이 본 발명은 금속박막의 스텝커버리지가 거의 100% 정도로 금속박막의 평탄화가 실현되며, 금속박막의 평탄화 및 금속박막의 그레인 크기(Grain size) 증가로 금속선이 끊어지는 현상(Electromigration)을 억제하여 소자의 신뢰성을 향상시키며, 또한 힐록(Hillock)을 억제하는 효과도 있다.

Claims (6)

  1. 도전층 상부에 콘택홀이 형성된 절연막을 형성하고 절연막 및 콘택홀에 금속박막을 증착하여 금속박막이 평탄화되도록 형성하는 방법에 있어서, 상기 절연막 및 콘택홀 상부에 소정의 챔버내에서 150℃ 이하의 온도조건에서 제1금속박막을 전체금속 박막 두께의 30% 증착시키는 단계와, 또다른 챔버로 이동하여 상기 제1금속박막 상부에 400℃ 이상의 조건에서 제2금속박막을 전체 금속 박막 두께의 70% 정도를 증착하는 단계로 이루어져 상기 콘택홀 및 절연막 상부에서 금속박막이 평탄하게 되는 것을 특징으로 하는 금속박막의 평탄화 형성방법.
  2. 제1항에 있어서, 상기 제1금속박막을 증착하는 단계전에 400℃ 이상에서 상기 절연막 및 콘택홀에 약 2분정도 가스분출(Degassing)시킨다음 상온으로 낮추는 것을 특징으로 하는 금속박막의 평탄화 형성방법.
  3. 제1항에 있어서, 상기 제2금속박막을 증착하는 단계전체 400℃ 이상에서 상기 제1금속박막을 약 1분정도 가열시키는 것을 특징으로 하는 금속박막의 평탄화 형성방법.
  4. 제1항에 있어서, 상기 제1금속박막을 소정의 챔버에서 증착하고, 제2금속박막을 또다른 챔버내에서 증착하는 단계는 스퍼터링 장비를 이용하여 연속적으로 실시되는 것을 특징으로 하는 금속박막의 평탄화 형성방법.
  5. 제1항에 있어서, 상기 도전층을 산화막을 질화물을 사용되는 것을 특징으로 하는 금속박막의 평탄화 형성방법.
  6. 제1항에 있어서, 상기 제1금속박막 및 제2금속박막은 알루미늄 또는 알루미늄 합금을 사용하는 것을 특징으로 하는 금속박막의 평탄화 형성방법.
KR1019900017093A 1990-10-25 1990-10-25 금속박막의 평탄화 형성방법 Expired - Fee Related KR930005238B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900017093A KR930005238B1 (ko) 1990-10-25 1990-10-25 금속박막의 평탄화 형성방법
US07/780,891 US5200030A (en) 1990-10-25 1991-10-23 Method for manufacturing a planarized metal layer for semiconductor device
JP3275591A JP2587335B2 (ja) 1990-10-25 1991-10-23 金属薄膜の平坦化形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900017093A KR930005238B1 (ko) 1990-10-25 1990-10-25 금속박막의 평탄화 형성방법

Publications (2)

Publication Number Publication Date
KR920008891A KR920008891A (ko) 1992-05-28
KR930005238B1 true KR930005238B1 (ko) 1993-06-16

Family

ID=19305142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017093A Expired - Fee Related KR930005238B1 (ko) 1990-10-25 1990-10-25 금속박막의 평탄화 형성방법

Country Status (3)

Country Link
US (1) US5200030A (ko)
JP (1) JP2587335B2 (ko)
KR (1) KR930005238B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346587A (en) * 1993-08-12 1994-09-13 Micron Semiconductor, Inc. Planarization of a gate electrode for improved gate patterning over non-planar active area isolation
US5432073A (en) * 1993-09-27 1995-07-11 United Microelectronics Corporation Method for metal deposition without poison via
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
US5658830A (en) * 1996-07-12 1997-08-19 Vanguard International Semiconductor Corporation Method for fabricating interconnecting lines and contacts using conformal deposition
JP2000150653A (ja) * 1998-09-04 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
KR100433846B1 (ko) 2001-05-23 2004-06-04 주식회사 하이닉스반도체 반도체장치의 금속도전막 형성방법
KR100439475B1 (ko) * 2001-09-28 2004-07-09 삼성전자주식회사 금속층 적층방법 및 장치
US20060009030A1 (en) * 2004-07-08 2006-01-12 Texas Instruments Incorporated Novel barrier integration scheme for high-reliability vias
CN107275278A (zh) * 2016-04-07 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4508609A (en) * 1983-09-26 1985-04-02 Exxon Research & Engineering Co. Method for sputtering a PIN microcrystalline/amorphous silicon semiconductor device with the P and N-layers sputtered from boron and phosphorous heavily doped targets
US4631806A (en) * 1985-05-22 1986-12-30 Gte Laboratories Incorporated Method of producing integrated circuit structures
US4812419A (en) * 1987-04-30 1989-03-14 Hewlett-Packard Company Via connection with thin resistivity layer
JPS6467963A (en) * 1987-09-09 1989-03-14 Hitachi Ltd Semiconductor integrated circuit device
JPS6473745A (en) * 1987-09-16 1989-03-20 Fujitsu Ltd Semiconductor device and manufacture thereof
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten

Also Published As

Publication number Publication date
KR920008891A (ko) 1992-05-28
US5200030A (en) 1993-04-06
JPH04264729A (ja) 1992-09-21
JP2587335B2 (ja) 1997-03-05

Similar Documents

Publication Publication Date Title
US5963827A (en) Method for producing via contacts in a semiconductor device
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
EP0496614A1 (en) Method for forming contact hole in process of manufacturing semiconductor device
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR100433846B1 (ko) 반도체장치의 금속도전막 형성방법
US5783493A (en) Method for reducing precipitate defects using a plasma treatment post BPSG etchback
KR930005238B1 (ko) 금속박막의 평탄화 형성방법
US4708767A (en) Method for providing a semiconductor device with planarized contacts
US6077782A (en) Method to improve the texture of aluminum metallization
US6455430B2 (en) Method of embedding contact hole by damascene method
US6277729B1 (en) Method of manufacturing transistor barrier layer
JP2004000006U (ja) 半導体装置
US5985758A (en) Method for forming metal lines of semiconductor devices
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
US5930671A (en) CVD titanium silicide for contract hole plugs
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
KR100227636B1 (ko) 반도체 소자의 콘택 홀 형성 방법
US5093274A (en) Semiconductor device and method for manufacture thereof
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
KR100458589B1 (ko) 반도체 소자 제조 방법
KR100197127B1 (ko) 반도체 소자의 금속배선 형성방법
JPS5951549A (ja) 集積回路装置の製造方法
KR100359779B1 (ko) 반도체 장치의 금속배선 형성방법
KR0141560B1 (ko) 반도체 소자의 금속배선 형성방법
US6309963B1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100617

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100617

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000