KR920000478B1 - Fdd 인덱스 보정회로 - Google Patents

Abstract

내용 없음.

Description

FDD 인덱스 보정회로

제1도는 IBM 기종의 포맷 사양예시도.

제2도는 인덱스 신호 감지 위치도.

제3도는 본 발명의 일실시예 구성 회로도.

제4도는 상기 제3도 회로 각부의 신호 팡형도.

* 도면의 주요부분에 대한 부호의 설명

T1, T2 : 단안정 멀티바이브레이터 R1, R2 : 저항

VRI : 가변저항 C1, C2 : 캐패시터

본 발명은 자기기록 장치인 플로피 디스크 드라이버(Floppy Disk Driver)의 호환성을 확보하는데 요하는 표준 포맷(Format)에 대한 인덱스(Index) 신호를 전기적인 신호를 이용하여 보정하는 FDD 인덱스 보정회로에 관한 것이다.

일반적으로 퍼스널 컴퓨터(이하 간단히 ″PC″라 한다)에서 사용되고 있는 기록장치의 표준 포맷은 섹터(secter)와 트랙(track)으로 구분지어져 있는데, 모든 FDD는 이 포맷에 대한 상호간의 호환성을 확보하기 위하여 정확하게 인덱스 위치에서 인덱스 신호를 발생시켜 PC 시스템에 보내주어야 한다. 그러나, 조립시 발생되는 기구적인 오차와 전기적인 신호의 불안정 때문에 이에 대한 보정이 요구 되었다. 그러나, 종래의 FDD 인덱스 보정은 스핀들(Spindle) 모터의 어셈블리 내에 장착된 인덱스 감지 센서(홀센서)의 위치를 조정하여 기계적인 관점에서 보정을 이루어 왔는데, 미세한 단위의 오차까지 조정해야하기 때문에 조립시의 보정 자체가 여려울 뿐만아니라 소요시간이 많이 걸려 비경제적이다. 또한 인덱스 감지 센서에서 나오는 전기적인 신호의 불안정한 상태를 배제하지 못하여 신뢰성 확보가 어려웠으며, FDD가 소형화 되어 감에 따라 이러한 인덱스 보정 방법으로는 점점 더 어려워지고 있다.

본 발명은 상기문제점들을 원천적으로 배제하기 위해 안출된 것으로서, FDD의 생산조립 및 기록매체(Media) 장착시 기구적으로 발생된 오차(즉, 스핀들 모터 회전에 의한 위치 오차)를 전기적인 신호로 용이하게 보정함으로써 FDD 상호간의 호환성을 유지하도록 하는 FDD 인덱스 보정회로를 제공함에 그 목적을 두고 있다.

본 발명은 상기 목적을 달성하기 위해 스핀들 모터로 구동하는 플로피 디스크 드라이버(FDD) 상호간의 호환을 위한 인덱스 보정회로에 있어서, 스핀들 모터에 장착된 홀 센서의 출력단에 연결되어 있고 입력되는 불안정한 신호를 일정기간 지연시켜 출력하는 시간 지연 수단; 상기 지연 수단에 연결되어 있고 지연시간을 조절하는 제1시상수 결정수단; 상기 시간 지연 수단의 출력단에 연결되어 있는 보정된 클럭펄스를 생성 출력하는 클럭펄스 생산수단; 및 상기 클럭펄스 발생수단에 연결되어 있고 출력되는 펄스폭을 조절하는 제2시상수 결정 수단을 구비하고 있는 FDD 인덱스 보정회로를 제공한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제1도는 IBM(등록상표임) 기종의 포맷 사양예시도이고, 제2도는 인덱스 신호 감지 위치도이고, 제3도는 본 발명에 의한 일실시예 구성 회로도로서, 도면에 도시한 바와 같이 두 개의 단안정 멀티바이브레이터(T1, T2)와 두 개의 저항(R1, R2)과 가변저항(VR1) 및 두 개의 캐패시터(C1, C2)를 구비하고 있는 간단한 회로로 구성되고 있고, 제4도는 상기 제3도의 일실시예 회로 각부 신호파형도이다.

인덱스 신호는 스핀들 모터가 1회전 할 때마다 한번씩 센싱(Sensing)하여 보내주는 신호로서 FDD가 데이터를 저장하는 기준 포맷을 제공하는 것이다.

또한, FDD는 특성상 하드 디스크 드라이버(HDD)와는 달리 기록 매체(Media)의 이동성 및 호환성을 실현해야 하는데 이를 위해서는 상기의 인덱스 신호의 통일이 가장 기본이 된다. 그러나, 제2도에서와 같이 인덱스 신호가 홀 센서(Hall Sensor)에 의해 정위치에서 출력되지 못하고 어긋난 위치에서 출력될 경우, 종래의 경우는 전술한 바와 같이 기구적인 조정방법으로 이를 해결할 수 밖에 없었다.

반면에, 본 발명에서는 스핀들 모터 어셈블리내의 홀 센서 출력단에 연결되는 인덱스 보정회로를 부가하여 홀 센서로부터의 인덱스 신호가 정위치의 출력 신호가 아닐 경우에는 그 오차를 내포하고 있는 출력 신호를 보정하여 PC 시스템에 제공되도록 한다. 이를 위한 일실시예로서 제3도에 도시한 바와 같이 홀 센서 출력단에 타임 조절용 단안정 멀티바이브레이터(T1)의 트리거 단자(T)를 연결하고, 그 출력단에는 클럭펄스 발생용 단안정 멀티바이브레이터(T2)의 트리거 단자(T)를 연결하며, 전원이 상기 타임 조절용 단안정 멀티바이브레이터(T1)의 트리거 단자(T)에 인가하도록 전원단 저항(R1)을 연결하고, 그 CR 단자에서는 시상수 결정용 가변 저항(VR1)과 캐패시터(C1)를 연결한다. 그리고 상기 클럭펄스 발생용 단안정 멀티바이브에이터(T2)의 CR 단자에는 시상수 결정용 저항(R2) 및 캐패시터(C2)를 연결하여 구성한다.

따라서, 상기 한 바와 같은 본 발명의 회로는 어긋난 위치에서 인덱스 신호가 출력될 경우에는 시상수 VR2×C1에 의한 시간 지연과 아울러 시상수 R2×C2를 이용한 펄스폭을 결정하여 보정된 신호를 출력함으로써, 인덱스 펄스의 위치 및 펄스폭을 자유 자재로 조정가능하며 안정한 인덱스 신호를 PC시스템에 제공한다.

그 동작의 일예로서, 제2도의 어긋난 위치에서 출력된 인덱스 신호가 상기 단안정 멀티바이브레이터(T1)의 트리거 단자(T)에 인가되면(제4a도 참조) VR1 및 C1에 의해 세팅된 만큼의 시간 지연(△T)이 발생되고(제4b도 참조), R2 및 C2에 의해 결정되는 원하는 만큼의 펄스폭을 갖는 인덱스 신호를 얻게된다. 여기에서 사용된 단안정 멀티바이브레이터는 안정점이 하나 밖에 없는 것으로, 트리거가 가해져서 동작상태가 바뀌면 회로의 사상수로 결정되는 일정한 시간이 경과한 후 다시 원래의 안정점으로 되돌아가서 안정상태로 되는 것이다. 따라서 상기 단안정 멀티바이브레이터의 동작 원리로부터 제4c도와 같은 펄스가 발생된다.

상술한 바와 같은 본 발명은 다음과 같은 효과를 갖는다.

첫째, 종래 인덱스 감지 센서 자체의 위치 이동에 의한 보정 보다 간편하다.

둘째, PC 시스템에서 요구하는 펄스폭을 정확하게 제공하기 때문에 안정성과 호환성이 확보된다.

셋째, FDD 생산 조립시 기구적인 조정에 용이하게 적용 가능하다. 즉 스핀들 모터의 인덱스 센서 이동동작의 불편함을 제거하여 제작시간을 크게 단축시킴으로써 경제적인 효과도 얻을 수 있다.

Claims (3)

1. 스핀들 모터로 구동하는 플로피 디스크 드라이버(FDD) 상호간의 호환을 위한 인덱스 보정회로에 있어서, 스핀들 모터에 장착된 홀 센서의 출력단에 연결되어 있고 입력되는 불안정한 신호를 일정기간 지연시켜 출력하는 시간 지연 수단(T1); 상기 지연 수단(T1)에 연결되어 있고 지연시간을 조절하는 제1시상수 결정수단; 상기 시간 지연 수단(T1)의 출력단에 연결되어 있는 보정된 클럭펄스를 생성 출력하는 클럭펄스 발생수단(T2); 및 상기 클럭펄스 발생수단(T2)에 연결되어 있고 출력되는 펄스폭을 조절하는 제2시상수 결정 수단을 구비하고 있는 것을 특징으로 하는 FDD 인덱스 보정회로.
2. 제1항에 있어서, 상기 제1시상수 결정 수단은, 전원단(Vcc)과 상기 시간 지연 수단(T1)간에 연결된 가변저항(VR1); 및 상기 가변저항(VR1)과 접지간에 연결된 제1캐패시터(C1)로 구성되어 있는 것을 특징으로 하는 FDD 인덱스 보정회로.
3. 제1항 또는 제2항에 있어서, 상기 제2시상수 결정수단은, 전원단(Vcc)과 상기 클럭펄스 발생수단(T2)간에 연결된 저항(R1); 및 상기 저항(R1)과 접지간에 연결된 제2캐패시터(C2)로 구성되어 있는 것을 특징으로 하는 FDD 인덱스 보정회로.

Images