KR920009917B1 - 용해도 한계를 초과하는 레벨로 도핑된 영역을 갖는 반도체 장치 - Google Patents

Abstract

내용 없음.

Description

용해도 한계를 초과하는 레벨로 도핑된 영역을 갖는 반도체 장치

제1도는 실리콘 결정에서 다양한 불순물들의 용해도 한계를 도시한 상태도.

제2도는 실리콘 결정의 용해도 한계를 초과할 정도로 불순물이 첨가된 무정형 실리콘 물질을 성장시키기 위하여 사용하는 장치를 도시한 모식도.

제3도는 용해도 한계를 초과할 정도로 불순물을 함유하는 반도체 물질이 전극용으로 사용되는 MOS트랜지스터의 구조를 도시한 단면도.

제4도는 용해도 한계를 초과할 정도로 불순물을 함유하는 반도체 물질에 얇은 에미터 영역을 형성하기 위하여 불순물을 방출하기 위한 확산 소오스 층으로 사용되는 바이폴라 트랜지스터의 구조를 도시한 단면도.

제5도는 본 발명의 다른 실시예의 바이폴라 트랜지스터의 구조를 도시한 단면도.

제6도는 불순물의 포화로 인하여 침전물이 나타난 제5도의 트랜지스터 에미터 영역의 개략적 구조를 도시한 단면도.

제7도는 바이폴라 트랜지스터의 베이스 영역과 에미터 영역에서 캐리어 농도의 관계를 도시한 다이아그램.

제8도는 바이폴라 트랜지스터의 에미터 영역과 베이스 영역의 불순물 레벨 함수로서 공통 에미터전류 이득 hFE의 예상값과 함께 실제로 측정한 공통 에미터 전류 이득을 도시한 그래프.

제9도는 제8도의 바이폴라 트랜지스터의 여러부분에서 캐리어분포를 도시한 다이아그램.

본 발명은 반도체 장치에 있어서, 불순물의 농도가 불순물로 도핑된 영역의 용해도 한계를 하는 레벨로 도핑된 영역을 갖는 반도체 장치에 관한 것이다.

트랜지스터의 동작속도를 개선하기 위한 요구가 증가함에 따라, 가능한한 얇은 바이폴라 트랜지스터의 베이스 영역을 제조하기 위한 도시가 행해져왔다. 이러한 시도로 확산에 의하여 베이스 영역을 가로질러 이동하는 캐리어에 대한 시간을 줄일 수 있다. 그렇지만, 베이스영역 두께의 감소는 측면방향에서의 확산저항 증가가 뒤따른다.

이러한 확산저항의 효과를 없애거나 보정하기 위하여, 그것의 저항이 줄어들도록 베이스 영역에 불순물의 농도를 증가시킬 필요가 있다. 그렇지만, 베이스 영역에서의 불순물 증가는 베이스 영역의 불순물 레벨보다 더 높은 불순물 레벨을 갖는 대응되는 에미터 영역에서 불순물 레벨의 동등한 증가가 등반되어야 한다. 에미터 영역의 불순물 레벨은 베이스 영역에서의 캐리어 밀도가 에미터 영역에서의 캐리어 밀도에 대하여 최적비를 유지하는 레벨로 선택한다.

에미터 영역에서 불순물 레벨이 초과되면, 에미터 영역은 불순물로 포화되고, 분리된 상으로서 도핑된 불순물의 침전이 나타난다. 따라서, 베이스 영역에서의 불순물 레벨은 한정된다. 에미터 영역에 상기 침전물이 나타나는 경우에, 불순물 또는 도핑제의 증가는 더이상 캐리어 밀도의 증가에 기여하지 못하고, 에미터 영역에서의 캐리어 농도와 베이스영역에서의 캐리어 농도비는 베이스 영역의 불순물 레벨이 증가될때의 최적비로부터 구할 수 있다. 또한, 많은 실리콘 결정에서 침전물들의 존재는 실리콘에서 캐리어의 분산을 일으키고, 그것의 재결합을 쉬워지게한다. 따라서, 베이스 영역에서 불순물 농도의 증가는 단점으로 생각되어져 왔다.

예를들면, 종래의 npn 바이폴라 트랜지스터는 두께가 약 3000Å인 베이스 영역을 갖고, 그 베이스 영역은 5×10¹⁷-1×10¹⁸정도의 붕소로 도핑된다. 또한, 그 트랜지스터는 약 1×10²⁰/㎤정도의 비소로 도핑된 에미터 영역을 갖는다. 베이스 영역의 두께를 약 1000-1500Å으로 줄이는 경우에, 베이스 영역에서의 불순물 레벨은 1×10¹⁹/㎤로 증가시킬 필요가 있다. 약 1000개의 인수를 갖는 베이스영역의 불순물 레벨보다 에미터 영역에서 더 큰불순물 레벨을 유지할 필요가 있을 때에, 에미터에 대응되는 비소 농도 레벨은 대략 10²²/㎤이어야 한다. 그렇지만, 에미터 영역의 이 레벨은 1000℃의 실리콘 결정 안에서 비소의 용해도 한계를 초과한다. 그 용해도의 한계치는 약 4×10²¹/㎤이다. 따라서, 이미 전술한 바와 같이, 에미터 영역이 상기 불순물 레벨로 도핑될때에 침전물이 생긴다. 침전물이 나타남에 따라 생기는 여러가지 단점을 피하기 위하여, 대체로 용해도 한계보다 작은 값으로 에미터 영역의 불순물 레벨을 제한해야 한다. 그렇지만, 상기와 같이 에미터 영역의 불순물 레벨의 제한으로 인하여, 에미터 영역에서의 캐리어 농도와 베이스 영역에서의 캐리어 농도와의 비는 1000이하로 감소한다. 에미터와 베이스에서 캐리어 농도 레벨의 차이가 적음에 따라, 트랜지스터의 공통 에미터 전류 이득이 약 100보다 낮게 감소되는 것을 기대할 수 없다. 또한, 에미터에서 불순물 레벨의 과도한 증가는 에미터에서 밴드갭의 축소를 불러일으키며, 또한 상기 밴드갭의 축소는 공통 에미터 전류 이득의 감소를 초래한다.

한편, 다양한 형태의 반도체 장치는 실리콘 웨이퍼상에 구성되고, 상기 반도체 장치는 전도 영역으로서 도핑된 단결정 또는 다결정 실리콘을 사용한다. 예를들면, 도핑된 실리콘은 MOS 트랜지스터의 게이트 전극 또는 메모리장치의 비트라인으로 사용된다. 바이폴라 트랜지스터에서도 역시 상기 도핑된 실리콘 전도영역은 전극뿐만 아니라, 베이스에서 얕은 에미터 영역을 형성하기 위하여 베이스 영역쪽으로 불순물을 방출하는 확산 소오스층으로 사용된다.

상기 장치는 개선된 응답 또는 동작속도를 실현하기 위하여 필요하며, 이러한 목적에 대하여 상기 전도영역에 의하여 형성된 장치의 입출력신호 경로의 시정수를 줄이기 위하여, 가능한한 상기 전도영역의 저항율을 줄일 필요가 있다. 따라서, 가능한한 많은 양의 불순물을 도핑할 필요가 있다. 그렇지만, 종래에 제조된 실리콘과 접촉하는 소오스 물질로부터 확산에 의하여 실리콘이 불순물로 도핑되는 경우에, 그 실리콘에 도입되는 불순물의 레벨은 실리콘과 소오스 물질의 경계에서 열역학적 평형에 의하여 한정된다. 다시말하면, 실리콘에 도입된 불순물의 레벨에서 상한이고, 거기에 대응해서 실리콘의 저항을 하한이다. 두께가 약 4000Å인 폴리실리콘 필름인 경우에, 최소로 가능한 면저항율은 약 10Ω/□이다.

또한, 인습적으로 다양한 규화물들이 저저항율을 성취하기 위하여 전도영역에 사용된다. 그러나, 규화물의 형태는 실제적인 시간이 경과하는 동안 열처리를 해야하고, 상기 열처리는 반도체 장치에서 불순물 분포의 형태를 저하시키는 실제적인 위험이 있다. 또한, 규화물은 실리콘 기판의 하부로부터 분리되는 경향이 있다. 예를들면, 텅스텐 실리사이드는 실제적인 시간이 경과하는 동안 90℃에서의 열처리가 요구되며, 기판으로부터 쉽게 분리된다.

따라서, 본 발명의 전반적인 목적은 상술한 문제들이 해결된 새롭고, 유용한 반도체 장치를 제공하는데 있다.

본 발명의 다른 목적과 더욱 특별한 목적은 반도체 장치의 전도영역의 특정저항이 대체로 감소되는 고속 반도체 장치를 제공하는데 있다.

본 발명의 다른 목적은 고동작 속도를 갖는 반도체 장치를 제공하는데 있으며, 여기에서 반도체 장치는 전도영역에서 불순물의 용해도 한계를 초과할 정도로 불순물이 도핑된 전도영역을 갖는다. 본 발명에 의하여 전도영역의 저항율이 대체로 감소하고, 전도영역을 포함하는 입출력신호 경로의 시정수에 따라 장치의 동작에서 지연이 최소화된다.

본 발명의 다른 목적은 두께가 감소되었지만, 높은 공통 에미터 전류 이득을 제공할 수 있는 베이스영역을 갖는 고속 바이폴라 트랜지스터를 제공하는데 있다.

본 발명의 다른 목적은 소정의 배수로 에미터 영역의 불순물 레벨이 대체로 베이스의 불순물 레벨보다 큰 정도로 각각의 불순물들로 도핑된 에미터 영역과 베이스 영역을 갖는 바이폴라 트랜지스터를 제공하는데 있으며, 상기 베이스 영역은 대응되는 에미터 영역의 불순물 레벨이 그 에미터 영역에서의 불순물 용해도 한계를 초과하는 레벨로 도핑된다. 본 발명에 의하여 베이스 영역의 1×10¹⁹/㎤정도로 도핑되고, 거기에 대응되는 에미터 영역이 그 영역에서 불순물의 용해도 한계를 대체로 초과하는 1×10²²/㎤정도로 도핑될때조차 약 600℃를 초과하는 공통 에미터 전류이득이 얻어진다. 이런 결과는 에미터 영역이 불순물로 포화될 때에 공통 에미터 전류 이득은 감소되어야만하는 종래의 바이폴라 트랜지스터에서 믿고 있던 것과는 아주 모순된다.

본 발명의 또 다른 목적은 반도체 물질에 불순물의 용해도 한계를 초과할 정도로 불순물을 함유하는 반도체 물질의 제조방법을 제공하는데 있으며, 여기에서 반도체 물질은 불순물을 함유하는 소오스 물질로부터 무정형 물지로 형성되고, 상기 무정형 물질은 반도체 물질이 제공되도록 적어도 약 600℃이상의 온도에서 어닐링한다. 본 발명에 따라 그 불순물은 대체로 용해도 한계를 초과할 정도로 결정화되어 반도체 물질로 변화되는 무정형 물질에 쉽게 도입되며, 그렇게 얻은 반도체 물질은 상당히 낮은 저항율을 갖는다.

본 발명의 다른 목적들 및 장점들은 첨부된 도면과 관련된 다음의 상세한 설명으로부터 명백해질 것이다.

먼저, 실리콘의 용해도 한계를 초과하는 불순물을 함유하는 실리콘 반도체 물질을 형성하는 절차에 대하여 본 발명을 기술하기로 한다.

제1도는 온도 범위 600℃ 내지 1400℃의 실리콘(결정화된 상)속에서 다양한 성분들의 용해도 한계를 나타낸다. 도면에 나타낸 바와 같이, 실선은 실리콘상 하나만을 함유하는 단상영역과 실리콘과 침전물을 함유하는 다상영역을 나타내고, 계면의 오른편은 단상실리콘의 영역을 나타낸다.

실리콘의 용해도 한계를 초과할 정도로 불순물을 함유하는 실리콘을 기초로 한 반도체 물질을 형성하기 위한 절차로서 종래에 사용된 고체확산에 의하여 불순물이 도입되는 고체확산 기술은 적당하지 않다. 이것은 상기 절차로 도달할 수 있는 최대 불순물 레벨은 불순물 소오스와 도핑되는 반도체 물질의 열역학적 평형에 의하여 한정되기 때문이다. 다시말하면, 고체확산 기술로는 용해도 한계를 초과하는 불순물 레벨에 도달할 수 없다.

이온주입은 반도체 물질에 원하는 불순물을 도입하기 위한 기술로 유용하다. 그렇지만, 커다란 표면전체에 걸쳐 도핑된 반도체 형성이 필요한 경우가 있다. 이 경우에, 시작으로부터 상기 레벨까지 불순물을 함유하는 실리콘 물질을 성장시키는 것이 바람직하다. 본 출원인은 실리콘 기판의 전면에 용해도 한계를 초과하는 레벨로 불순물이 도핑된 반도체 물질을 성장시키기 위한 다양한 절차를 연구하였다. 이러한 절차들 중의 어느것에 있어서, 결정질 실리콘의 용해도 한계이상으로 불순물이 첨가될때에 중간상으로서 무정형 실리콘상을 형성하는 것이 바람직하다는 것을 발견하였다. 이온주입의 경우에도 역시 도우스의 양이 용해도 한계를 초과하지 않을 때조차 이온주입이 행해지면 무정형상이 나타난다는 것이 공지되었다.

실리콘 기판 또는 다른 반도체 장치 구조물위에 무정형 실리콘상을 성장시키는 몇가지 방법이 공지되었다. 예를들면, 플라즈마 CVD방법 또는 포토 어시스티드 CVD방법이 공지기술이다. 그렇지만, 운반가스로 수소를 사용하는 플라즈마 CVD방법은 형성된 무정형 실리콘으로부터 수소분자를 제거하기 위한 열처리가 필요하며, 상기 열처리는 반도체 장치의 여러부분에서 불순물 분포의 형태를 변화시키는 실제적인 위험이 있다. 포토 어시스티드 CVD방법은 반응용기의 내부벽에 물질의 성장에 다른 반응의 진행으로 성장속도가 변화하고, 반응이 불완전하게 될 가능성이 있다.

상압 CVD방법과 감압 CVD방법은 이런 제한들로부터 피할 수 있어 유리하다. 제2도는 열 분해 CVD절차로 높은 불순물 레벨을 갖는 무정형 실리콘 물질을 성장시키기 위하여 사용할 장치를 나타낸다. 도면에 나타난 바와 같이, 실리콘을 함유하는 소오스 가스는 첫번째 도입관 20으로부터 도입되고, 불순물 가스는 두번째 도입관 21로부터 도입된다. 그렇게 도입된 가스들은 혼합기 22로 서로 혼합되어, 가스 혼합물이 형성된다. 다음에, 그 가스 혼합물은 가스 공급구 23을 통하여 반응용기 24로 도입된다. 반응용기 24에서, 용해도 한계를 초과하는 불순물 레벨을 갖는 영역이 형성되는 실리콘 웨이퍼 또는 기판 25는 스테이지 또는 홀더 26위에 위치한다. 그 가스 혼합물의 열분해 결과로서, 용해도 한계를 초과하는 불순물을 함유하는 무정형 실리콘이 기판 25의 표면상에 필름 27로 성장한다. 실리콘의 소오스 비율에 대하여 불순물 가스의 비율증가로 실리콘에 용해도 한계를 초과하는 불순물이 무정형 실리콘상에 쉽게 첨가되고, 무정형 실리콘에 불순물의 균일한 분배가 성취된다.

무정형 실리콘상 27은 350℃ 내지 550℃의 온도범위에서 바람직하게 성장되고, 350℃ 내지 540℃의 온도범위에서 더욱 바람직하게 성장된다. 실리콘을 함유한 소오스 가스는 저온에서 분해되는 모노실란(SiH₄), 디실란(Si₂H₆) 또는 트리실란(Si₃H₈)일 수 있다. 불순물 가스는 III족 또는 V족의 원소를 함유한 가스이고, III족 또는 V족 원소의 수소화물이 바람직하다. 비소가 도핑되는 경우에, 그 가스는 수소화비소(AsH₃)이다. 붕소 또는 인이 도핑되는 경우에, 디보란(B₂H₆) 또는 포스핀(PH₃)이 불순물 가스로 사용될 수 있다.

그렇게 얻은 무정형 실리콘은 결정성 실리콘에서 용해도 한계를 초과하는 불순물을 함유한다. 그렇지만, 상기 무정형 상에서의 불순물은 활성 상태에 있지 않다. 환언하면, 불순물 성분은 실리콘 결정 구조에서 실리콘에 사이트(Site)에 고정되지 않으므로, 캐리어를 방출하지 않는다. 결정구조의 실리콘원자 사이트를 점유하는 불순물을 만들기 위하여, 무정형 상이 결정화되도록 무정형상을 어닐링할 필요가 있다. 이런 어닐링은 약 600℃ 이상의 온도 범위에서 행하는 것이 바람직하다. 어닐링이 600℃에서 행해지는 경우에, 어닐링 시간은 약 1-10시간이다. 어닐링의 결과로서, 그 실리콘이 결정화되고, 용해도 한계를 초과하는 불순물을 더이상 함유할 수 없게 된다. 따라서, 불순물은 불순물 성분과 실리콘의 화합물로서 침전한다. 불순물이 비소인 경우에, 침전물은 실리콘 아세나이트(SiASx)이다.

불순물로 포화된 다양한 반도체 물질들을 제조하기 위한 일련의 시험들에서, 본 출원인은 반도체 물질이 지금까지 성취되었던 도핑된 폴리실리콘의 저항을 보다 훨씬 낮아진 저저항율을 갖는다는 것을 발견하였다. 다음은 상술한 열분해 CVD 기술로 얻은 반도체 물질의 실시예들이다.

[실시예 1]

제2도의 장치를 사용하여 무정형 실리콘 물질을 감압하에서 실리콘 기판상에 성장시킨다. 홀더 26을 450℃의 온도에 두고, 반응용기의 압력을 1Torr로 설정한다. 도입관 20으로부터 20㏄/min의 유량으로 디실란(Si₂H₆)가스를 도입하였고, 도입관 21로부터 80㏄/min의 유량으로 수소로 희석된 디보란가스(1% B₂H₆/H₂)를 공급하였다. 무정형 실리콘을 그것의 두께가 약 4000Å에 도달할때까지 홀더 26위에 성장시켰다. 다음에, 무정형 실리콘을 이미 언급된 어닐링처리하였으며, 그렇게 얻은 실리콘 결정으로 저항율을 측정한 결과, 약 8×10^-4Ω㎝의 저항율이 얻어졌다. 이 값은 종래에 성취되었던 폴리실리콘에서 가능했던 최소 조항율인 10^-2-10^-3Ω㎝의 값보다 적어도 작은 값이다.

[실시예 2]

제2도의 장치를 사용하여, 감압하에서 무정형 실리콘 물질을 실리콘 기판상에 성장시킨다. 홀더 26을 450℃의 온도에 두고 반응용기의 압력을 실시예 1의 경우와 유사하게 1Torr로 설정한다. 도입관 20으로부터 디실란 가스가 소오스 가스로서 10.3㏄/min의 유량으로 도입되고, 도입관 21로부터 포스핀 가스가 캐리어 가스로서 수소가 사용되어 0.3-0.4㏄/min의 유량으로 도입되었다. 상술한 어닐링을 행한 후에, 그렇게 얻은 물질은 종래의 폴리실리콘의 저항을 보다 적어도 10배까지 작은 5×10^-4Ω㎝의 저항율을 나타낸다.

[실시예 3]

제2도의 장치를 사용하여, 감압하에서 무정형 실리콘 물질을 실리콘 기판상에 성장시킨다. 홀더 26은 약 600℃의 온도에 두고, 반응용기 24의 압력은 1Torr로 설정한다. 도입관 20으로부터 디실란 가스가 500㏄/min의 유량으로 도입되고, 도입관 21로부터 100% 아세닉 하이드라이드(AsH₃)가스가 50㏄/min의 유량으로 공급된다. 그것의 두께가 약 4000Å에 도달할때까지 무정형 실리콘을 홀더 26위에 성장시켰다. 다음에, 그 무정형 실리콘을 상술한 어닐링 처리하고, 그렇게하여 얻은 실리콘 결정으로 저항을 측정을 하였다. 그 결과, 약 1×10^-4Ω㎝의 저항율을 얻었다. 이 값은 실시예 2에서 얻은 물질의 저항율에 견줄만하고, 종래의 폴리실리콘 저항율보다 대체로 낮다.

MOS 트랜지스터의 게이트용으로 낮은 저항율은 갖는 상기 반도체 물질을 사용하면, 트랜지스터의 고동작속도를 실현할 수 있다. 제3도는 n-채널형 경우에는 상기 MOS 트랜지스터의 예를 나타낸 것이다. 도면에 나타낸 바와 같이, 게이트 전극 30은 실리콘의 용해도 한계를 초과하는 불순물로 도핑된 반도체 물질로 만든다. 통상의 MOS트랜지스터 설계에서 소오스 영역 31과 드레인영역 32는 게이트 전극 30의 양면위의 p-형 기판 33에 형성된다. 또한, 전극 34와 35는 각각 소오스영역 31과 게이트영역 32위에 형성된다. 게이트전극 30은 게이트 전극층 36에 의하여 기판으로부터 분리된다. 제3도의 MOS 트랜지스터에서 트랜지스터의 게이트에서 게이트전극 30을 포함하는 신호 경로의 시정수는 감소하고, 신호경로의 시정수에 따른 응답의 지연을 감소한다. 또한, 저항율의 감소가 임계값이 아닌 경우일때에, 그것은 게이트 전극의 두께를 줄일 수 있다.

제4도는 에미터 영역에 통합되는 불순물의 소오스로서 반도체 물질을 사용하는 바이폴라 트랜지스터의 구조를 나타낸다. 도면에 나타난 바와 같이, n-형으로 도핑된 콜렉터 영역 41은 p-형 실리콘기판 40에 에피택설적으로 형성되고, n^--형에 도핑된 묻힌 콜렉터층 42는 콜렉터영역 41과 기판 40사이의 경계에 형성된다. 또한, 매립 콜렉터 영역 42는 에피택셜 콜렉터 영역 41을 통하여 확장하는 n⁺-형 확산 영역 44를 거쳐 트랜지스터 구조의 표면에 있는 콜렉터 전극에 접속된다. 콜렉터 영역 41에서, p-형 베이스 영역 45가 형성된다. p-형 베이스 영역 45는 베이스 전극 46과 접하게 된다. 베이스 영역 45의 표면 45a위에 불순물 소오스 영역 47이 상술한 절차에 따라 성장된다. 다시 말하면, 불순물 소오스 영역 47은 용해도 한계를 초과하는 불순물 레벨을 갖는다. 영역 47위에 전극 49를 외부로 연결되도록 성장시킨다. 이 영역 47로부터 불순물이 면 45a를 가로질러 1분 동안 p-형 베이스 영역 45로 확산되고, n⁺-형으로 도핑된 얕은 에미터 영역 48이 형성된다. 상기 구조에서, 영역 47의 저항율은 대체로 감소하고, 바이폴라 트랜지스터의 동작속도는 개선된다.

제4도의 바이폴라 구조를 제고할 때에, 베이스 45위에 실리콘의 용해도 한계를 초과하는 불순물을 함유하는 무정형 실리콘을 성장시킬 수 있으며, 약 800℃에서 열처리를 할 수 있다. 열처리하는 동안 불순물이 소오스 영역 47로 부터 방출되고, 에미터 48이 형성된다. 동시에, 무정형 실리콘은 결정화되고, 그것의 저항률은 상당히 감소한다. 800℃의 열처리 온도는 충분한 불순물 레벨을 갖는 에미터 영역 48을 형성하는데 충분하다. 반대로, 종래의 폴리실리콘을 사용하는 경우에, 약 900℃의 온도가 필요하다. 따라서, 본 발명의 반도체 물질을 사용하여 극도로 얕은 에미터 영역을 갖는 바이폴라 트랜지스터를 구성할 수 있다.

다음에, 바이폴라 트랜지스터의 에미터 영역에 대하여 용해도 한계를 초과할 정도로 도핑된 반도체 물질을 사용하는 바이폴라 트랜지스터에 대하여 본 발명을 기술하기로 한다. 상기 트랜지스터는 베이스 영역의 두께가 감소될지라도 높은 공통 에미터 전류 이득을 갖는다.

제5도에 도시한 바와같이, 바이폴라 트랜지스터 격리 구조 50a와 묻힌 콜렉터 층 51a에 의하여 실리콘 기판 50에 한정된 콜렉터 영역 51로 이루어진다. 도시한 예에서 콜렉터 영역 51은 비소등의 V족 원소에 의하여 n^-형으로 도핑된다. 격리구조 50a는 산화물벽 50b를 갖는 공지된 구조이며, 기판 50에서 다른 장치들로 부터 그것이 둘러싸인 영역을 격리한다. 산화물벽 50b에 의하여 격리구조 50b안에 한정된 공간 50c는 폴리실리콘으로 채워진다. 또한, 묻힌 콜렉터 영역 51a는 콜렉터 저항이 감소되도록 n⁺레벨까지 비소로 도핑된다.

얇은 베이스 영역 52는 도시한 것과 같이 도핑제로서 붕소등의 III족 원소를 사용하는 이온 주입으로 콜렉터 영역 51표면의 일부에 형성된다. 따라서, 베이스 영역 52는 p-형으로 도핑된다. 트랜지스터의 동작속도 또는 응답을 개선하기 위하여, 베이스 영역 52의 두께는 통상 약 3000-4000Å으로 설정하던 종래의 베이스 영역 두께와 비교하여 대체로 더 얇은 약 1000Å으로 한다. 또한, 상기 얇은 베이스 영역과 관련된 증가된 저항을 효과를 없애거나 보정하기 위하여, 베이스 영역 52를 저항율이 감소되도록 약 1×10¹⁹/㎤의 불순물 레벨로 도핑한다. 또한, 에미터 영역 53은 베이스 영역 52의 표면상에 형성되므로, 에미터 영역 53과 베이스 영역 52는 직접 접촉된다. 에미터 영역 53은 약 3000Å의 두께를 갖고, 후술될 n⁺-형에 비소등의 V족 원소로 도핑된 폴리실리콘으로 이루어진다. 콜렉터 영역 51, 베이스 영역 52 및 에미터 영역 53은 각각 전극 54, 55 및 56에 연결된다.

상기 바이폴라 트랜지스터에서, 공통 에미터 전류 이득 h_FE는 다음식으로 주어진다.

여기에서 I_C는 콜렉터 전류를 나타내고, I_B는 베이스 전류를 나타내며, A는 비례 상수를 나타내고, n_e는 에미터 영역의 전도대에서 전자밀도를 나타내며, 그리고 n_p는 베이스 영역의 가전자대에서 홀 밀도를 나타낸다. △E_g는 트랜지스터의 베이스-에미터 접합에서 반도체 물질의 밴드갭 차를 나타낸다. 각각 붕소와 비소로 도핑된 베이스 영역과 에미터 영역을 갖는 종래의 바이폴라 트랜지스터들에서, 에미터 영역에서의 밴드 갭은 일반적으로 베이스 영역에서의 밴드갭과 같고, 에미터 영역에서 밴드갭의 축소에 따라 에미터 영역에서의 불순물 레벨이 상당히 증가될때에 양방향에서 △E_g가 약간 증가할 지라도, exp(-E_g/KT)항은 약 1이다. 상기 밴드갭의 축소는 공통 에미터 전류 이득 h_FE의 감소를 초래한다.

식(1)로 부터, 베이스 영역에서 홀 np의 수에 비례하여 에미터 영역에서 전자 n_e의 수가 증가할때에, 공통 에미터 전류 이득 h_FE가 증가하는 것을 쉽게 이해할 수 있다. 이것은 실제적인 이득이 있는 바이폴라 트랜지스터를 얻기 위하여, 베이스 영역에 존재하는 캐리어의 수보다 월등히 많은 캐리어의 많은 수가 에미터 영역에 존재되어야만 할 필요가 있다는 것을 의미한다. 이러한 이유 때문에, 에미터 영역의 불순물 레벨은 통상 약 1000배까지 베이스 영역의 불순물 레벨보다 크게 만든다.

제5도의 트랜지스터에서, 베이스 영역 52의 불순물 레벨은 저항율이 감소되도록 약 1×10¹⁹/㎤로 한다. 이것은 트랜지스터의 만족스러운 동작을 성취하기 위한 것이고, 에미터 영역 53에서의 비소 레벨은 에미터 영역 53과 베이스 영역 52의 불순물 레벨 사이에 1000배가 확실하게 될때에 적어도 10²²/㎤정도이어야만 한다는 것을 의미한다. 그렇지만, 에미터 영역 53에서 이렇게 높은 불순물 레벨은 실리콘에서 비소의 용해도 한계를 초과하고, 상기 용해도 한계가 초과될 경우에, 에미터 영역 53에서 침전이 생긴다.

다시 제1도에 나타낸 바와같이, 1×10²²/㎤를 초과하는 불순물 레벨에서, 제5도의 트랜지스터 에미터 56은 단상이 될수 없고, 상술한 바와같이, 실리콘에 침전물로 나타난다. 제6도는 폴리실리콘 에미터 영역 53에 나타난 상기 침전물을 나타낸다. 침전물 중의 약간은 분리된 상태로 폴리실리콘 에미터 영역 53에 흩어질 것이고, 반면에 침전물 중의 약간은 베이스 영역 52의 표면위에 에피택셜적으로 성장될 것이다. 상기 침전물의 존재로 주된 실리콘의 결정 구조가 뒤틀리고, 캐리어 분산 또는 캐리어 재배열의 촉진에 의하여 트랜지스터의 특성을 저하시키는 결과가 나타나는 것으로 생각된다.

실리콘 아세나이드의 이런 침전물은 캐리어의 발생에 기여하지 못하기 때문에, 실리콘에서의 비소 용해도 한계 이상으로 에미터 영역 53에 비소를 첨가할지라도 에미터 영역 53에서의 캐리어 농도는 증가하지 않는다. 제7도는 각각의 영역에서 불순물 레벨의 함수로서 베이스 영역 52와 에미터 영역 53에서의 캐리어 농도변화를 나타낸다. 그래프에서 에미터와 베이스의 불순물 레벨이 낮은 영역에서는 에미터 영역 53과 베이스 영역 52에서의 캐리어 농도가 불순물 레벨의 증가와 함께 선형적으로 증가한다. 상술한 바와같이, 에미터 영역 53의 불순물 레벨은 베이스 영역 52의 불순물 레벨보다 1000배로 높게 만들고, 거기에 대응되게 에미터 영역 53에서의 캐리어 농도는 베이스 영역 52에서의 캐리어 농도보다 1000배 크게 한다. 그렇지만, 에미터 영역 53의 불순물 레벨이 약 1×10²²/㎤의 레벨에 도달하면, 에미터 영역에서의 캐리어 농도는 실리콘 아세나이드의 침전으로 인해서 더이상 증가하지 않는다. 따라서, 에미터 영역 53과 베이스 영역 52사이의 캐리어 농도차는 에미터 영역이 용해도 한계 이상으로 도핑될때에 불순물 레벨의 증가로 감소되고, 식(1)로 부터 알 수 있는 바와같이 공통 전류 이득 h_FE는 저하된다.

제8도는 베이스 영역에서 불순물 농도의 함수로서 종래의 npn바이폴라 트랜지스터에서의 공통 에미터 전류 이득 h_FE변화를 예상한 모의 시험 결과를 나타낸 것이다. 이 모의 시험에서, 에미터 영역의 불순물 레벨은 베이스의 레벨보다 1000배 높은 것으로 가정하고, 에미터 영역 53의 두께는 1500Å인 것으로 가정하며, 베이스의 두께는 2500Å인 것으로 가정하고, 그리고 콜렉터 영역 51의 두께는 1.8㎛인 것으로 가정한다. 베이스 영역과 에미터 영역에서 불순물 레벨이 증가함에 따라 h_FE의 값은 신속히 감소하는 것을 명백하게 볼수 있다. 예를들면 1×10¹⁹/㎤를 초과하는 베이스 불순물 레벨을 갖는 트랜지스터의 공통 에미터 전류 이득 h_FE는 대체로 100보다 작은 것이 기대된다.

지금까지의 이유들 때문에, 종래의 바이폴라 트랜지스터들은 에미터 영역에서 침전을 초래하는 불순물 레벨의 사용을 피했다. 그리고, 이것은 10¹⁹/㎤의 값으로 불순물이 도핑된 에미터 영역을 갖는 바이폴라 트랜지스터를 결코 구성할 수 없었던 이유이다.

고속 바이폴라 트랜지스터에 대하여 연구하는 동안 본 발명의 출원인은 실리콘에 비소의 용해도 한계를 초과할 정도로 제5도에 도시한 구조의 에미터 영역 53에 도핑을 시도하였다.

본 출원인에 의하여 행해진 실험에서, 약 3000Å의 두께를 갖는 에미터 영역 53을 100kev의 가속 전압하에서 도핑제로 비소 이온(As⁺)을 사용하여 이온 주입한다. 두우스의 양은 1×10¹⁷/㎠이였다. 그렇게 도핑된 에미터 영역은 일반적으로 무정형 구조를 취하고, 다음에 850℃에서 30분 동안 어닐링하고, 후에 제5도 트랜지스터의 다른 부분과 함께 1500℃에서 30초 동안 어닐링 하였다. 제9도는 본 발명 바이폴라 트랜지스터의 여러 부분에서 불순물 분포와 거기에 대응되는 캐리어 농도 관계를 모식적으로 나타낸 선도이다. 폴리실리콘 에미터 영역 53에서의 캐리어 농도는 불순물 레벨이 약 1×10²¹/㎤의 레벨을 초과할때에, 에미터 영역의 불순물 레벨 증가로 고정적으로 유지되는 것을 주의하여야 한다. 따라서, 에미터 영역 53과 베이스 영역 52사이의 캐리어 농도 변화는 보통 바이폴라 트랜지스터의 만족스러운 동작에 대하여 너무 작다고 생각되어지는 약 100이다.

놀랍게도, 그렇게 얻은 트랜지스터는 실리콘에서 비소의 용해도 한계를 대체로 초과하는 10²²/㎤의 레벨로 도핑된 에미터 영역과 10¹⁹/㎤의 레벨로 도핑된 베이스 영역 52를 갖고 약 600(제8도에서 데이타″A″의 공통 에미터 전류 이득 h_FE가 나타났다. 이런 결과는 지금까지 바이폴라 트랜지스터에 대하여 믿고있던 것과 아주 상반된다. 공통 에미터 전류 이득 h_FE가 600이라는 것은 바이폴라 트랜지스터에 대하여 만족할만한 값이란 것을 주의하여야 한다.

따라서, 그렇게 도핑된 베이스 영역과 에미터 영역을 갖는 제5도의 바이폴라 트랜지스터는 고동작 속도를 나타내고, 높은 공통 에미터 전류 이득이 유지된다. 그렇게 구성된 바이폴라 트랜지스터가 이런 높은 에미터 전류 이득이 나타날 수 있는 이유는 아직 완전히 알려지지 않았다. 가능한 설명중의 하나는 SiAs_X형태를 갖는 실리콘 아세나이드 침전물이 실리콘의 밴드갭 보다 큰 밴드갭을 갖는 결과로, 공통 에미터 이득 h_FE가 식(1)의 지수항에 따라 증가하는 것이다. 에미터 영역에서의 밴드갭이 베이스 영역을 형성하는 물질의 밴드갭보다 큰 경우에, 식(1)에서 밴드갭의 차 △E_g는 음의 방향으로 증가되고, 결과적으로 상술한 이유때문에 h_FE의 값이 감소되는 경향이 있는 n_e/n_p항의 결과에 반하여 지수항은 h_FE의 값을 증가시킨다. 실리콘 아세나이드의 밴드갭에 대하여 각종 연구서들은 비교적 큰 값인 약 2ev의 값으로 보고한다. 그중에서도 특히, 예를들면 구니오까(kunioka), 호(Ho) 및 사까이(Sakai)는 2.18ev의 값으로 보고한다(kunioka et al. J. Appl. Phys. Vol. 44, No.4, April pp. 1895-1896, 1973). 추(Chu), 캘륨(Kelm) 및 추(Chu)는 2.2eV의 값으로 보고한다(Chu et al. J. Appl. Phys. Vol. 43, No.3, March pp. 1169-1173), 추, 구니오까 및 캘륨은 2.03eV의 값으로 보고한다(″Electrical properties of Melt-grown Silicon Monoarsenide″, Solid State Electronics, Pergamon Press 1971, Vol.14, pp. 1259-263). 잉(Ing), 치앙(Ching) 및 하아스(Haas)는 2.2eV의 값으로 보고한다(Ing et al. J. Electrochem. Soc.SOLID STATE SCIENCE, pp. 761-762, July 1967). 르웨렌쯔(Leerenz)와 웨젤(Wetzell)은 1.42eV의 값으로 보고한다(Lewerenz et al. J. Electrochem. Soc. : ACCELERATED BRIEF COMMUNICATION, pp. 1128-1230, May 1983).

이런 값들은 모두 약 1.12eV인 실리콘의 밴드갭을 대체로 초과한다. 따라서, 제5도의 트랜지스터 에미터 영역 53은 베이스 영역 52의 밴드갭보다 대체로 큰 밴드갭을 갖는 것같이 여겨지며, 공통 에미터 전류 이득 h_FE의 감소 결과로 식(1)의 지수항의 증가에 의하여 보상된다. 이 경우에, 에미터 영역 53과 베이스 영역 52사이의 경제는 헤테로 접합이 형성되고, 그 바이폴라 트랜지스터는 헤테로-바이폴라 트랜지스터로서 동작한다.

베이스 영역 52와 에미터 영역 53에서 불순물 레벨이 더욱 증가함에 따라 공통 에미터 전류 이득 h_FE는 약간 감소하지만, 베이스 영역 52가 약 2×10¹⁹/㎤의 레벨로 도핑되고, 에미터 영역 53이 약 2×10²²/㎤(제5도의 점″B″)의 레벨로 도핑될지라도, 여전히 100(약 100)이상이 남는다. 반대로, 예상치는 대응되는 공통 에미터 전류 이득 h_FE가 대체로 10과 20사이에 있어야 함을 나타낸다.

따라서, 본 발명 실시예의 바이폴라 트랜지스터는 에미터 영역 불순물의 용해도 한계를 초과하는 불순물 레벨까지 V족 원소로 도핑된 에미터와 높은 레벨로 대응되게 도핑된 베이스를 사용하여 고동작 속도와 높은 공통에미터 전류 이득을 성취한다.

또한, 본 발명은 이러한 실시예들로만 제한하지 않으며, 본 발명의 범위를 벗어나지 않고 다양한 변화와 수정을 가할 수 있다.

Claims (15)

1. 베이스 영역에 첫번째 캐리어 농도로 하기 위한 첫번째 레벨로 불순물이 도핑된 실리콘으로 만든 베이스 영역과, 에미터 영역에 두번째 캐리어 농도로 하기 위한 소정의 배수(factor)로 첫번째 레벨보다 더 큰 두번째 레벨로, 실리콘 결정에서의 두번째 불순물 용해로 한계를 초과하는 두번째 불순물이 도핑된 실리콘으로 만든 에미터 영역으로 이루어진 바이폴라 트랜지스터에 있어서, 상기 첫번째와 상기 두번째 레벨은 에미터 영역과 베이스 영역 사이의 캐리어 농도차를 베이스 영역에서의 불순물 레벨이 증가함에 따라 감소하는 범위에서 선택하는 바이폴라 트랜지스터.
2. 제1항에 있어서, 상기 두번째 불순물이 V족 원소인 바이폴라 트랜지스터.
3. 제1항에 있어서, 상기 두번째 불순물이 비소인 바이폴라 트랜지스터.
4. 제3항에 있어서, 상기 첫번째 불순물이 붕소이고, 상기 첫번째 레벨이 적어도 약 1×10¹⁹/㎤ 보다 크며, 그리고 상기 소정의 배수가 약 1000인 바이폴라 트랜지스터.
5. 제4항에 있어서, 두번째 레벨이 적어도 4×10²¹/㎤인 바이폴라 트랜지스터.
6. 기판 및 이의 일부분으로 한정된 소오스 영역과, 상기 기판의 다른 부분으로 한정된 드레인 영역과, 상기 소오스 영역과 상기 드레인 영역 사이에 위치하는 부분에서 상기 기판위에 형성된 게이트 절연물과, 그리고 외부로 연결하기 위하여 상기 기판과 반대되는 상기 소오스 영역, 드레인 영역 및 게이트 절연물이 제공된 전극 수단으로 이루어진 금속산화물 반도체 트랜지스터에 있어서, 상기 전극 수단은 실리콘 결정에서의 원소 용해도 한계를 초과하는 레벨의 III족 또는 V족 원소로 도핑된 실리콘 결정으로 된 반도체 영역으로 이루어진 금속화합물 반도체 트랜지스터.
7. 제6항에 있어서, 상기 전극 수단 게이트 절연층 위에 형성된 게이트 전극으로 이루어지고, 상기 전도 영역이 게이트 전극인 MOS트랜지스터.
8. 기판과, 기판에 한정된 콜렉터 영역과, 콜렉터 영역에 한정된 베이스 영역과, 베이스 영역에 한정된 에미터 영역과, 그리고 에미터 영역과 접하는 전도 영역으로 이루어진 바이폴라 트랜지스터에 있어서, 상기 전도 영역이 실리콘 결정에서의 용해도 한계를 초과하는 레벨까지 III족 또는 V족 원소로 도핑된 실리콘 결정으로 만들어져서, 전도 영역이 대체로 저 저항율을 갖는 바이폴라 트랜지스터.
9. 제8항에 있어서, 상기 III족 원소가 붕소인 바이폴라 트랜지스터.
10. 제8항에 있어서, 상기 V족 원소가 인인 바이폴라 트랜지스터.
11. 제8항에 있어서, 상기 V족 원소가 비소인 바이폴라 트랜지스터.
12. 콜렉터 영역을 형성하기 위하여 n-형과 p-형중 하나로 실리콘 기판의 일부를 도핑하는 단계와, 노출된 표면을 갖는 베이스 영역을 형성하기 위하여 콜렉터 영역을 n-형으로 도핑할 때에는 p-형으로, 콜렉터 영역을 p-형으로 도핑할 때에는 n-형으로 콜렉터 영역의 일부를 도핑하는 단계와, 노출된 표면이 덮이도록 베이스 영역위에 베이스 영역이 p-형으로 도핑될 때에는 V족 원소로, 베이스 영역이 n-형으로 도핑될 때에는 III족 원소로 실리콘 결정에서의 그 원소 용해도 한계를 초과하는 레벨까지 도핑되는 실리콘 층을 형성하는 단계와, 에미터 영역을 형성하기 위하여 III족 또는 V족 원소가 상기 표면을 가로질러 베이스 영역 쪽으로 확산되는 단계로 이루어지는 바이폴라 트랜지스터 제조방법.
13. 실리콘 결정에서의 불순물 용해도 한계를 초과하는 레벨로 불순물을 함유하는 무정형 실리콘상의 형성단계와, 상기 무정형 실리콘상을 600℃가 초과되는 온도에서 결정화하는 단계로 이루어진 반도체 물질의 제조방법.
14. 제13항에 있어서, 불순물이 III족 또는 V족 원소인 반도체 물질의 제조방법.
15. 제13항에 있어서, 무정형 실리콘 상이 실리콘을 함유하는 첫번째 가스와 불순물을 함유하는 두번째 가스의 혼합물로 부터 형성되는 반도체 물질의 제조방법.

Images