KR920007332Y1 - Flyback transformer - Google Patents
Flyback transformer Download PDFInfo
- Publication number
- KR920007332Y1 KR920007332Y1 KR2019890018626U KR890018626U KR920007332Y1 KR 920007332 Y1 KR920007332 Y1 KR 920007332Y1 KR 2019890018626 U KR2019890018626 U KR 2019890018626U KR 890018626 U KR890018626 U KR 890018626U KR 920007332 Y1 KR920007332 Y1 KR 920007332Y1
- Authority
- KR
- South Korea
- Prior art keywords
- coil
- power
- signal
- flyback transformer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/40—Structural association with built-in electric component, e.g. fuse
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/40—Structural association with built-in electric component, e.g. fuse
- H01F2027/408—Association with diode or rectifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 구성도.1 is a conventional configuration diagram.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
W1-W2 : 파워 트랜스 ZD1 : 제너다이오드W1-W2: Power transformer ZD1: Zener diode
C1-C7 : 캐패시터 X1-X2 : 익스클루시브 오아게이트C1-C7: Capacitor X1-X2: Exclusive Oagate
R1-R6 : 저항 D1-D4 : 다이오드R1-R6: resistor D1-D4: diode
Q1-Q2 : 트랜지스터Q1-Q2: transistor
본 고안은 모니터의 플라이백 트랜스 전압 선택 회로에 관한 것으로, 특히 수직동기신호의 극성에 따라 두가지 모드의 전압을 선택하여 상기 모니터의 플라이백 트랜스로 공급할 수 있는 회로에 관한 것이다.The present invention relates to a flyback transformer voltage selection circuit of a monitor, and more particularly to a circuit capable of supplying two modes of voltage to the flyback transformer of the monitor according to the polarity of the vertical synchronization signal.
일반적으로 모니터(monitor)에서 플라이백 트랜스(Fly Back Trans : 이하 FBT라 칭함)에 전원을 공급하는 종래의 구성은 제1도와 같다. 먼저 입력 전압을 변압하는 파워트랜스(1)의 2차측 코일의 권선수에 의해 펄스가 발생되면, 정류부(2)는 상기 파워트랜스(1)의 2차측 펄스를 정류하여 일정 직류 전압을 발생한다. 그러면 상기 정류부(2)의 출력을 수신하는 FBT전압조정부(3)는 수신되는 상기 직류 전압을 가변저항을 통해 조정하여 FBT(4)의 공급 전원으로 출력한다. 그러나 상기와 같은 방식은 2개 이상의 모드로 변환되는 경우, FBT의 전원이 하나로 고정되어 각 모드에 따라 일정한 고압 및 사이즈(size)를 유지하기가 어러웠던 문제점이 있었다. 또한 모니터가 2가지 이상의 모드로 동작될 때에는 고압은 항상 일정하게 유지되어야 하는데, 상기와 같이 플라이백 트랜스의 공급 전원이 고정되어 있으면 일정한 전압의 유지가 불가능하게 된다.In general, a conventional configuration for supplying power to a flyback trans (FBT) from a monitor is shown in FIG. First, when a pulse is generated by the number of turns of the secondary coil of the power transformer 1 transforming the input voltage, the rectifier 2 rectifies the secondary pulse of the power transformer 1 to generate a constant DC voltage. Then, the FBT voltage adjusting unit 3 receiving the output of the rectifying unit 2 adjusts the received DC voltage through a variable resistor and outputs it to the power supply of the FBT 4. However, the above-described method has a problem in that it is difficult to maintain a constant high voltage and size according to each mode when the power of the FBT is fixed to one when two or more modes are converted. In addition, when the monitor is operated in two or more modes, the high voltage must be kept constant at all times. If the power supply of the flyback transformer is fixed as described above, it is impossible to maintain a constant voltage.
따라서 본 고안의 목적은 모니터가 2가지 모드로 동작될 때 수직동기 신호를 이용하여 각 모드에 따른 전압을 선택 출력할 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit capable of selectively outputting a voltage according to each mode using a vertical synchronization signal when the monitor is operated in two modes.
이하 본 고안을 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
제2도는 본 고안의 구체 회로도로서, 2차측 코일이 제1코일(W1)과 제2코일(W2)로 이루어지며, 상기 제1코일(W1)의 권선 비를 상기 제2코일(W2)보다 크게 설정하여 상기 제1코일(W1)에서 생성되는 전원이 상기 제2코일(W2)에서 생성되는 전원보다 더 크게하는 파워트랜스(10)와, 제너다이오드(ZD1), 캐패시터(C1-C2), 저항(R1) 및 익스클루시브오아게이트(X1,X2)로 구성되고 상기 수직동기신호를 수신하며, 상기 수직동기신호를 적분 및 디지탈 형태로 파형정형하여 네가티브 논리에서 제1모드신호를 발생하고 포지티브 논리에서 제2모드신호를 발생하는 신호발생부(20)와, 트랜지스터(Q1,Q2), 저항(R3-R6), 캐패시터 (C6-C7) 및 다이오드(D3-D4)로 구성되고 상기 제1코일(W1)과 상기 플라이백 트랜스의 1차측 코일의 사이에 스위칭 소자인 트랜지스터(Q1,Q2)를 연결한 후, 상기 스위칭 소자가 상기 신호발생부(10)에 의해 제어되어 상기 제1모드신호 수신시 상기 스위칭소자가 온되어 상기 제1코일(W1)에 유기되는 전원을 정류하여 플라이백 트랜스의 제1전원으로 공급하고, 상기 제2모드신호 수신시 상기 스위칭소자가 오프되어 상기 제1코일(W1)의 출력통로를 차단하는 제1전원발생부(30)와, 다이오드(D1-D2), 저항(R2), 캐패시터(C3-C5) 및 코일(C1)로 구성되고 상기 제2코일(W2)과 상기 플라이백 트랜스의 1차측코일의 사이에 연결되며, 상기 제1전원발생부(30)의 출력이 차단될시 상기 제2코일(W2)에서 유기되는 전원을 정류하여 상기 플라이백 트랜스의 제2전원으로 공급하는 제2전원발생부(40)로 구성된다.2 is a detailed circuit diagram of the present invention, in which a secondary coil includes a first coil W1 and a second coil W2, and a winding ratio of the first coil W1 is greater than that of the second coil W2. The power transformer 10, the zener diodes ZD1, the capacitors C1-C2, and the power generator 10 having a larger setting so that the power generated from the first coil W1 is larger than the power generated from the second coil W2. Comprising a resistor (R1) and an exclusive oar gate (X1, X2) and receives the vertical synchronous signal, waveform-forming the vertical synchronous signal in the form of an integral and digital form to generate a first mode signal in a negative logic and positive And a signal generator 20 for generating a second mode signal in logic, and transistors Q1 and Q2, resistors R3-R6, capacitors C6-C7, and diodes D3-D4. After the transistors Q1 and Q2 which are switching elements are connected between the coil W1 and the primary coil of the flyback transformer, the switching is performed. Self-controlled by the signal generation unit 10 to rectify the power supplied to the first coil (W1) when the switching device is turned on when receiving the first mode signal supplied to the first power of the flyback transformer, When the second mode signal is received, the switching element is turned off to block the output passage of the first coil W1, the diodes D1-D2, the resistor R2, and the capacitor ( C3-C5) and a coil C1, and are connected between the second coil W2 and the primary coil of the flyback transformer, when the output of the first power generator 30 is cut off. The second power generating unit 40 rectifies the power induced by the second coil W2 and supplies it to the second power supply of the flyback transformer.
상술한 제2도의 구성에 의거 본 고안을 상세히 설명한다.The present invention will be described in detail based on the configuration of FIG.
컴퓨터로부터 출력되는 수직동기신호(Vertical Synchronization Signal)가 입력되면, 제너다이오드(ZD1)와 캐패시터(C1)는 상기 수신되는 수직동기신호 중에 포함된 잡음을 제거한다. 그러면 상기 잡음이 제거된 수직동기신호는 버퍼 기능의 익스클루시브오아게이트(X1)로 인가되어 접지전원과 배태적 논리합되어 수신되는 수직동기신호와 동일한 논리 상태를 갖는 신호로 파형 정형된다. 그리고 상기 익스클루시브오아게이트(X1)를 출력하는 상기 수직동기신호는 저항(R1)과 캐패시터(C1)로 구성된 적분회로에 의해 일정 직류 전압으로 변환된다. 이때 상기 적분회로의 출력은 다시 익스클루시브오아게이트(X2)로 인가되어 OV의 "로우"논리를 갖는 신호 또는 5V의 "하이"논리를 갖는 신호로 출력된다. 이때 상기 익스클루시브오아게이트(X2)는 포지티브 형태의 수직동기신호인 경우에는 "로우"신호를 출력하고 네가티브 형태의 수직동기신호인 경우에는 "하이"신호를 출력한다. 여기서 포지티브 형태의 수직동기신호가 입력될때를 제2모드라 하고, 네가티브 형태의 수직동기신호가 입력될 때를 제1모드라하면, 익스클루시브오아게이트(X2)는 제2모드일 시 "로우"신호를 출력하고, 제1모드 일시 "하이"신호를 출력하게 된다.When a vertical synchronization signal output from a computer is input, the zener diode ZD1 and the capacitor C1 remove noise included in the received vertical synchronization signal. The vertical synchronous signal from which the noise is removed is then waveform-formed into a signal having the same logic state as that of the vertical synchronous signal which is applied to the exclusive oragate X1 having a buffer function and is exclusively combined with the ground power source. The vertical synchronization signal outputting the exclusive ogate X1 is converted into a constant DC voltage by an integrating circuit composed of a resistor R1 and a capacitor C1. At this time, the output of the integrating circuit is again applied to the exclusive oar gate X2 and output as a signal having a "low" logic of OV or a signal having a "high" logic of 5V. At this time, the exclusive ogate X2 outputs a "low" signal in the case of a positive vertical synchronous signal and a "high" signal in the case of a negative vertical synchronous signal. Herein, when the positive type vertical synchronous signal is inputted as the second mode and the negative type vertical synchronous signal is inputted as the first mode, the exclusive oar gate X2 is set to "low" in the second mode. Outputs a signal, and outputs a "high" signal in a first mode.
먼저 제2모드(포지티브 형태의 수직동기신호 수신시)에서 제2전원이 발생되는 과정을 살펴보면, 상기 익스클루시브오아게이트(X2)에서 로우 논리신호를 출력하므로, 이 신호에 의해 NPN형의 트랜지스터(Q2)는 턴오프 상태가 되며 이로인해 PNP형의 트랜지스터(Q1)도 턴오프 상태가 된다. 이때 상기 트랜지스터(Q1)은 제1코일(W1)과 FBT의 1차측 코일 사이에 접속되므로, 상기 트랜지스터(Q1)이 오프 상태가 되면 상기 제1코일(W1)에 유기되는 전압의 통로는 차단된다. 따라서 파워트랜스의 2차측 코일인 제2코일(W2)에 유기된 전압이 다이오드(D1), 캐패시터(C3,C4) 및 저항(R2)으로 구성된 정류 회로를 통해 직류 전압으로 변환되어 제2전원을 발생하며, 상기 제2전원은 다이오드(D2)를 통해 상기 플라이백 트랜스의 1차측코이로 출력된다. 이때 상기 직류 전압은 코일(L1) 및 캐패시터(C5)로 통해 직류 전압에 포함된 리플 성분이 제거되며,제2모드에서 상기 FBT의 공급전원으로 사용된다.First, a process of generating a second power source in the second mode (when receiving a positive vertical synchronization signal) generates a low logic signal from the exclusive oar gate (X2). Q2 is turned off, which causes the PNP transistor Q1 to be turned off. At this time, since the transistor Q1 is connected between the first coil W1 and the primary coil of the FBT, when the transistor Q1 is turned off, the path of the voltage induced in the first coil W1 is blocked. . Accordingly, the voltage induced in the second coil W2, the secondary coil of the power transformer, is converted into a DC voltage through a rectifier circuit composed of diodes D1, capacitors C3 and C4, and resistors R2 to convert the second power source. And the second power source is output to the primary side coil of the flyback transformer through the diode D2. At this time, the ripple component included in the DC voltage is removed through the coil L1 and the capacitor C5, and is used as the supply power of the FBT in the second mode.
두번째로 제1모드(네가티브 형태의 수직동기신호가 수신되는 경우)에서 제1전원이 발생되는 과정을 살펴보면, 상기 익스클루시브오아게이트(X2)가 하이 신호를 출력하므로 상기 트랜지스터(Q2)가 턴온되며 이로인해 상기 트랜지스터(Q1)도 턴온된다. 상기 트랜지스터(Q1)이 턴온되면 상기 제1코일(W1)과 상기 FBT의 1차코일 간에 통로가 형성되므로, 상기 파워트랜스의 2차측 코일인 제1코일(W1)에 유기된 전압이 다이오드(D4), 저항(R3,R4) 및 캐패시터(C6,C7)로 구성된 정류회로에 의해 직류 전압으로 변환되어 제1전원으로 발생된다. 이때 상기 제1코일(W1)의 권선 수는 상기 제2코일(W2)의 권선 수보다 많이 감겨져 있어야 하는데, 이는 상기 제1코일(W1)에서 유기되는 전압이 제2코일(W2)에서 유기되는 전압보다 커야하기 때문이다. 상기 제1코일(W1)에서 출력된 후 정류되어 생성되는 상기 제1전원은 트랜지스터(Q1) 및 다이오드(D3)를 통해 상기 FBT의 1차측 코일로 인가된다. 이때 상기 제2코일(W2)에서 발생되는 제2전원은 상기 제1전원보다 작게 되므로 다이오드(D2)가 역방향 바이어스로 동작하게 되어 제2전원은 상기 FBT로 공급되지 못한다.Secondly, when the first power is generated in the first mode (when a negative vertical synchronization signal is received), the exclusive Q gate is turned on because the exclusive oar gate X2 outputs a high signal. As a result, the transistor Q1 is also turned on. When the transistor Q1 is turned on, a passage is formed between the first coil W1 and the primary coil of the FBT, so that the voltage induced in the first coil W1, the secondary coil of the power transformer, is diode D4. ), A rectifier circuit composed of resistors R3 and R4 and capacitors C6 and C7 is converted into a DC voltage and generated as a first power source. At this time, the number of windings of the first coil W1 should be wound more than the number of windings of the second coil W2, which means that the voltage induced in the first coil W1 is induced in the second coil W2. Because it must be greater than the voltage. The first power source, which is rectified after being output from the first coil W1, is applied to the primary coil of the FBT through the transistor Q1 and the diode D3. At this time, since the second power generated by the second coil W2 is smaller than the first power, the diode D2 operates in reverse bias, and thus the second power cannot be supplied to the FBT.
따라서 파워트랜스의 권선 비를 조정하여 제1코일(W1)에서 생성되는 제1전원이 상기 제2코일(W2)에서 생성되는 제2전원보다 크게 설정하고, 상기 수직동신호의 논리 상태에 따라 상기 파워트랜스에서 생성되는 전원의 통로를 제어하여 상기 FBT로 공급되는 전원을 변화시킨다. 이는 상기한 바와 같이 상기 수직동기신호의 논리 상태에 따라 결정되는데, 포지티브 수직동기신호에 의한 제2모드신호 발생시 제1코일(W1)에 유기되어 생성되는 제1전원의 통로가 차단되는 동시에 제2코일(W2)에 유기되어 생성되는 제2전원이 상기 FBT에 공급되며, 네가티브 수직동기신호에 대한 제1모드신호 발생시 상기 제1코일(W1)에서 생성되는 재1전원의 통로가 형성되어 상기 FBT의 공급전원으로 인가되고 상기 제2코일(W2)에서 발생되는 제2전원은 다이오드(D2)에 의해차단된다.Therefore, by adjusting the winding ratio of the power transformer, the first power generated by the first coil W1 is set to be larger than the second power generated by the second coil W2, and according to the logic state of the vertical motion signal. The power supply to the FBT is changed by controlling the passage of the power generated by the power transformer. This is determined according to the logic state of the vertical synchronizing signal as described above, and when the second mode signal generated by the positive vertical synchronizing signal is generated, the passage of the first power generated by being induced in the first coil W1 is blocked and the second The second power generated by being induced in the coil W2 is supplied to the FBT, and when the first mode signal for the negative vertical synchronous signal is generated, a path of the first power generated by the first coil W1 is formed, thereby forming the FBT. The second power source is applied to the power supply of the second coil (W2) is blocked by the diode (D2).
상술한 바와 같이 모니터가 두가지 모드를 동작될 때 수직동기신호의 극성을 이용하여 각 모드에 알맞는 FBT구동전압을 공급할 수 있으며, 이로 인해 각 모드 선택시에는 일정 고압 상태를 유지할 수 있고, 파워트랜스의 2차측 코일 변경에 따라 사이즈 조정이 용이한 이점이 있다.As described above, when the monitor is operating in two modes, it is possible to supply the FBT driving voltage suitable for each mode by using the polarity of the vertical synchronizing signal, thereby maintaining a constant high voltage state when selecting each mode, and the power transformer. The secondary coil has a merit that it is easy to adjust the size.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890018626U KR920007332Y1 (en) | 1989-12-08 | 1989-12-08 | Flyback transformer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890018626U KR920007332Y1 (en) | 1989-12-08 | 1989-12-08 | Flyback transformer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013365U KR910013365U (en) | 1991-07-30 |
| KR920007332Y1 true KR920007332Y1 (en) | 1992-10-12 |
Family
ID=19292954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019890018626U Expired KR920007332Y1 (en) | 1989-12-08 | 1989-12-08 | Flyback transformer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920007332Y1 (en) |
-
1989
- 1989-12-08 KR KR2019890018626U patent/KR920007332Y1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013365U (en) | 1991-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538101A (en) | Power supply device | |
| KR950015942A (en) | AC / DC conversion power supply circuit | |
| KR0134952B1 (en) | Switching mode power supply | |
| US4118739A (en) | Switching regulator for television receiver for generating a stabilized D.C. supply voltage for operating the various TV circuits | |
| US4079418A (en) | Power supply unit for data viewing devices | |
| KR920007332Y1 (en) | Flyback transformer | |
| US3936115A (en) | Start-up circuit for a deflection system | |
| GB2340708A (en) | Power supply for a deflection circuit operating at multi-scan frequencies | |
| EP1458184A1 (en) | Arrangement comprising a microprocessor, a demagnetization circuit and a switched mode power supply, and a respective display unit | |
| US5644198A (en) | Flyback transformer driving apparatus for video display appliances | |
| KR100204238B1 (en) | A driving frequency control device for transformer of the smps on monitoring equipment | |
| EP0841741B1 (en) | Switched-mode power supply | |
| CA1292560C (en) | High voltage regulator in a television apparatus | |
| KR0156009B1 (en) | TV receiver | |
| JPH01101076A (en) | Tv receiver | |
| KR910009046Y1 (en) | Crt terminal noise remote circuit using switching power apparatus | |
| KR940010235B1 (en) | Power Noise Reduction Circuit of TV | |
| JP2643308B2 (en) | Power supply | |
| JPS62147863A (en) | Switching power supply device for multi-scanning television receiver | |
| KR920000913Y1 (en) | Voltage changing power supply circuit | |
| JPH0134453Y2 (en) | ||
| KR200156515Y1 (en) | Monitor's Synchronous Signal Generation Circuit | |
| KR0113917Y1 (en) | Horizontal laster centering circuit | |
| KR910005424Y1 (en) | A starting circuit of a television | |
| KR960003379Y1 (en) | Power stabilization circuit of digital signal processing part of high definition digital TV |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| UA0108 | Application for utility model registration |
St.27 status event code: A-0-1-A10-A12-nap-UA0108 |
|
| UA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-UA0201 |
|
| UG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-UG1501 |
|
| E902 | Notification of reason for refusal | ||
| UE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-UE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| UG1604 | Publication of application |
St.27 status event code: A-2-2-Q10-Q13-nap-UG1604 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-UE0701 |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-UR0701 |
|
| UR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-UR1002 Fee payment year number: 1 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 4 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 5 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 6 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 19980925 Year of fee payment: 7 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-UC1903 Not in force date: 19991013 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| UC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-UC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 19991013 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |