KR920004175Y1 - Multi-stage DC Control Circuit - Google Patents
Multi-stage DC Control Circuit Download PDFInfo
- Publication number
- KR920004175Y1 KR920004175Y1 KR2019890014641U KR890014641U KR920004175Y1 KR 920004175 Y1 KR920004175 Y1 KR 920004175Y1 KR 2019890014641 U KR2019890014641 U KR 2019890014641U KR 890014641 U KR890014641 U KR 890014641U KR 920004175 Y1 KR920004175 Y1 KR 920004175Y1
- Authority
- KR
- South Korea
- Prior art keywords
- control
- microcomputer
- multiplexer
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
- H04Q9/14—Calling by using pulses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc-Dc Converters (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 일실시 회로도.1 is a circuit diagram of one embodiment of the present invention.
제 2 도는 본 고안의 최종상태 저장회로의 상세 회로도.2 is a detailed circuit diagram of the final state storage circuit of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 마이콤 2, 3 : 멀티플렉서1: Micom 2, 3: Multiplexer
4-7 : 최종상태 저장회로 8 : 저역통과필터4-7: Final state storage circuit 8: Low pass filter
9 : 아날로그 디지탈 변환기 10 : 레지스터9: analog digital converter 10: register
11 : 디지탈 아날로그 변환기 12 : 버퍼11: digital analog converter 12: buffer
본 고안은 리모콘을 이용하여 여러개의 직류 제어 콘트롤을 행하는 기기에 있어서, 한개의 PWM 펄스 출력과 클럭펄스를 이용하여 다단의 직류 제어 콘트롤을 행할 수 있도록 한 다단의 직류 콘트롤 회로에 관한 것이다.The present invention relates to a multi-stage DC control circuit that can perform a multi-stage DC control control by using a PWM pulse output and a clock pulse in a device that performs a plurality of DC control controls using a remote controller.
일반적으로 리모콘 사용기기에서는 각각의 직류 제어 콘트롤을 원하는 숫자만큼의 PWM 펄스 출력단을 갖춘 마이콤이 사용되며 사용자는 리모콘을 이용하여 상기된 마이콤의 PWM 펄스 출력단을 선택히 주므로써 선택된 PWM 펄스를 직류전압으로 변환시켜 원하는 직류 제어 콘트롤을 행하게 되는 것이었다.In general, in a remote control device, a microcomputer having a PWM pulse output terminal for each DC control is used. The user selects the PWM pulse output terminal of the microcomputer as described above by using a remote controller. The conversion was performed to perform the desired DC control control.
즉, 텔레비젼에서 볼륨, 채널, 콘트라스트, 브라이트등을 콘트롤하기 위한 PWM 펄스 출력을 직류로 변환시켜 제어하기 위해서는 각각의 직류 콘트롤 갯수와 동일한 PWM 펄스 출력단을 갖춘 마이콤이 필요하게 되었다.In other words, in order to control and convert the PWM pulse output for controlling the volume, channel, contrast, bright, etc. into direct current in a television, a microcomputer having the same PWM pulse output stage as the number of DC controls is required.
따라서 기존의 마이콤에서 새로운 기능의 제어를 위해서는 새로운 기능 제어를 위한 PWM 펄스 출력단을 마이콤에 증가시켜야 하므로 기존의 마이콤은 사용할 수 없어 제품 상호간의 호환성이 결여되며 새로운 제어 기능의 추가시마다 마이콤을 새롭게 설계하여야 하는 단점이 있는 것이었다.Therefore, in order to control the new function in the existing micom, the PWM pulse output stage for the new function control must be increased in the micom. Therefore, the existing micom cannot be used and there is a lack of compatibility between the products. It was a disadvantage.
이와같이 종래에는 각각의 콘트롤을 행하기 위하여 직류 제얼 콘트롤을 원하는 갯수만큼 PWM 펄스 출력단을 가진 마이콤이 필요하였으나 본 고안에서는 1개의 PWM 포트를 이용하여 다단의 직류 제어 콘트롤이 가능하게 하므로써 새로운 직류 제어 콘트롤 기능이 추가될때마다 마이콤을 다시 설계하여야 하는 불편함을 해소시키도록 한 것이다.As described above, in order to perform each control, a microcomputer having a PWM pulse output stage is required in order to perform each control. However, in the present design, a new DC control control function can be performed by enabling multiple DC control control using one PWM port. Whenever this is added, the inconvenience of having to redesign the microcomputer is eliminated.
이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.When described in detail by the accompanying drawings as follows.
본 고안은 하나의 PWM 펄스 출력단자와 클럭단자를 구비하고 2개의 제어신호 출력단자(A)(B)를 굽힌 마이콤(1)과, 상기 마이콤(1)의 PWM 펄스 출력을 출력단자(A)(B)의 제어 신호로 스위칭 선택하는 멀티플렉서(2)와, 상기 마이콤(1)의 클럭펄스 출력을 출력단자(A)(B)의 제어 신호로 스위칭 선택하는 멀티플렉서(3)와, 상기 멀티플렉서(2)에서 선택된 PWM 펄스를 멀티플렉서(3)에서 선택된 클럭펄스가 인가될때 일시 저장하고 콘트롤 전압으로 출력시키는 최종상태 저장회로(4-7)를 연결 구성시킨 것이다.The present invention has one PWM pulse output terminal and a clock terminal, and the microcomputer 1 bent two control signal output terminals A and B, and the PWM pulse output of the microcomputer 1 is output terminal A. A multiplexer 2 for switching selection with the control signal of (B), a multiplexer 3 for switching switching the clock pulse output of the microcomputer 1 with a control signal of the output terminals A and B, and the multiplexer ( The final state storage circuit 4-7 which temporarily stores the PWM pulse selected in 2) when the clock pulse selected by the multiplexer 3 is applied and outputs it as a control voltage is connected.
그리고 최종상태 저장회로(4-7)는 마이콤(1)의 PWM 펄스를 직류전압으로 변환시키는 저역통과필터(8)와, 상기 저역통과필터(8)의 직류 전압을 디지탈 신호로 변환시키는 아날로그 디지탈 변환기(9)와, 상기 아날로그 디지탈 변환기(9)의 디지탈 신호를 마이콤(1)의 클럭펄스가 인가될때 일시 저장하고 출력시키는 레지스터(10)와, 상기 레지스터(10)의 디지탈 신호를 아날로그 신호로 변환시키는 디지탈 아날로그 변화기(11)와, 상기 디지탈 아날로그 변환기(11)의 아날로그 전압을 완충 증폭시켜 콘트롤 전압으로 출력시키는 버퍼(12)를 연결 구성시켜 된 것이다.The final state storage circuit 4-7 includes a low pass filter 8 for converting the PWM pulses of the microcomputer 1 into a DC voltage, and an analog digital signal for converting the DC voltage of the low pass filter 8 into a digital signal. The converter 9, a register 10 for temporarily storing and outputting the digital signal of the analog digital converter 9 when a clock pulse of the microcomputer 1 is applied, and the digital signal of the register 10 as an analog signal. The digital analog converter 11 for converting and the buffer 12 which buffer-amplifies the analog voltage of the digital analog converter 11 and outputs it as a control voltage are comprised.
즉, 본 고안은 마이콤(1)의 PWM 펄스 출력과 클럭펄스 출력은 마이콤(1)의 출력단자(A)(B) 출력으로 제어되는 멀티플렉서(2)(3)를 통한후 최종상태 저장회로(4-7)에 인가되게 구성시키되 제 2 도에서와 같은 최종상태 저장회로(4-7)에서는 클럭신호가 레지스터(10)에 인가될때에 PWM 펄스가 저역통과필터(8)와 아날로그 디지탈 변환기(9)를 통하여 레지스터(10)에 저장됨과 동시에 디지탈 아날로그 변환기(11)와 버퍼(12)를 통하여 출력되게 된다.That is, the present invention, after the PWM pulse output and the clock pulse output of the microcomputer (1) through the multiplexer (2) (3) controlled by the output terminal (A) (B) output of the microcomputer 1 and the final state storage circuit ( 4-7), but in the final state storage circuit 4-7 as shown in FIG. 2, when the clock signal is applied to the register 10, the PWM pulses are applied to the low pass filter 8 and the analog digital converter. 9 is stored in the register 10 and output through the digital analog converter 11 and the buffer 12 at the same time.
이때 최종상태 저장회로의 레지스터(10)에 클럭신호가 인가되지 않으면 레지스터(10)는 그때까지의 데이타를 계속 유지하게 된다.At this time, if no clock signal is applied to the register 10 of the final state storage circuit, the register 10 continues to hold the data up to that time.
이같이 본 고안은 다수개의 기능을 제어하기 위해서 기능제어 숫자에 맞는 PWM 펄스 출력단자를 구비시킨 마이콤이 필요없이 한개의 PWM 펄스 출력단자와 클럭단자 및 2개의 제어신호 출력단자(A)(B)를 구비하여 다단의 기능을 제어하는 직류 콘트롤 전압을 출력시킬 수 있도록 한 것으로 마이콤(1)의 PWM 펄스 출력과 클럭펄스 출력을 멀티플렉서(2)(3)에 인가시켜 주고 마이콤(1)의 출력단자(A)(B)출력으로 상기 멀티플렉서(2)(3)의 스위칭 동작이 선택되게 한 것이다.As such, the present invention does not require a microcomputer equipped with a PWM pulse output terminal corresponding to a function control number to control a plurality of functions. Thus, one PWM pulse output terminal, a clock terminal, and two control signal output terminals (A) (B) are used. It is designed to output the DC control voltage to control the functions of the multi-stage. The PWM pulse output and the clock pulse output of the microcomputer 1 are applied to the multiplexer 2 and the 3 and the output terminal of the microcomputer 1 The switching operation of the multiplexers 2 and 3 is selected by the output of A) (B).
이때 멀티플렉서(2)(3)는 마이콤(1)의 출력단자(A)(B)에서 모두 로우레벨이 인가되면 단자(ㄱ)을 선택하고 모두 하이레벨이 인가되면 단자(ㄹ)를 선택하며 마이콤(1)의 출력단자(A)(B)출력이 하이, 로우 또는 로우, 하이로 출력되면 단자(ㄴ)(ㄷ)를 선택하게 된다.At this time, the multiplexer (2) (3) selects the terminal (a) when the low level is applied from the output terminals (A) (B) of the microcomputer (1), and selects the terminal (d) when all the high levels are applied. When the output terminal (A) (B) of (1) is output high, low, or low, the terminal (b) (c) is selected.
즉, 마이콤(1)의 출력단자(A)(B)출력에 따라 멀티플렉서(2)(3)의 단자(ㄱ-ㄹ)가 선택되게 되고 이러한 멀티플렉서(2)(3)의 선택은 최종상태 저장회로(4-7)중 어느 한곳에 마이콤(1)의 PWM 펄스와 클럭펄스를 공급하게 되는 것이다.That is, the terminal (a-d) of the multiplexer (2) (3) is selected according to the output terminal (A) (B) output of the microcomputer (1) and the selection of the multiplexer (2) (3) stores the final state. The PWM pulses and the clock pulses of the microcomputer 1 are supplied to any one of the circuits 4-7.
이와같이 사용자가 어떠한 제어기능을 선택하느냐에 따라 멀티플렉서(2)(3)의 단자(ㄱ-ㄹ)가 선택되어 최종상태 저장회로(4-7)중 어느 한곳에 마이콤(1)의 PWM펄스와 클럭펄스가 인가되게 된다.Thus, depending on which control function the user selects, the terminal (a-d) of the multiplexer (2) and (3) is selected so that the PWM pulse and the clock pulse of the microcomputer (1) are located at one of the final state storage circuits (4-7). To be authorized.
이때 최종상태 저장회로(4-7)는 제 2 도에서와 같이 구성되어 PWM 펄스 출력에 의한 직류 제어 전압을 출력 시킴과 동시에 이를 일시저장시키는 기능을 수행하게 된다.At this time, the final state storage circuit 4-7 is configured as shown in FIG. 2 to output the DC control voltage by the PWM pulse output and to temporarily store it.
즉, 멀티플렉서(2)에서 선택된 마이콤(1)의 PWM 펄스 출력은 저역통과필터(8)에서 특정의 직류 전압으로 변환되게 되고 저역통과필터(8)에서 변환된 직류 전압은 아날로그 디지탈 변환기(9)에서 디지탈 신호로 변한된후 아날로그 디지탈 변환기(9)에서 변환된 디지탈 신호는 일시 저장용 레지스터(10)에 인가되게 되며 이때 레지스터(10)에는 멀티플렉서(3)에서 선택된 마이콤(1)의 클럭펄스가 인가되게 된다.That is, the PWM pulse output of the microcomputer 1 selected by the multiplexer 2 is converted into a specific DC voltage in the low pass filter 8 and the DC voltage converted in the low pass filter 8 is an analog digital converter 9. After the digital signal is converted into a digital signal at, the digital signal converted by the analog digital converter 9 is applied to the temporary storage register 10. At this time, the clock pulse of the microcomputer 1 selected by the multiplexer 3 is applied to the register 10. To be authorized.
즉, 마이콤(1)의 클럭펄스가 레지스터(10)에 인가되고 마이콤(1)의 PWM 펄스 출력이 저역통과필터(8)와 아날로그 디지탈 변환기(9)를 통하여 레지스터(10)에 인가되면 레지스터(10)는 그때의 디지탈 신호 데이타를 저장시킴과 동시에 디지탈 아날로그 변환기(11)를 통하여 아날로그 신호로 변환시킨후 버퍼(12)를 통하여 완충 증폭시켜 출력시킴으로써 원하는 기능의 콘트롤을 행할 수 있게 된다.That is, when the clock pulse of the microcomputer 1 is applied to the register 10 and the PWM pulse output of the microcomputer 1 is applied to the register 10 through the low pass filter 8 and the analog digital converter 9, the register ( 10) stores the digital signal data at that time, converts it into an analog signal through the digital analog converter 11, and buffers and amplifies and outputs the buffer through the buffer 12 to control desired functions.
그러나 멀티플렉서(2)(3)의 단자가 절환되어 레지스터(10)에 클럭 펄스가 인가되지 않으면 레지스터(10)는 최종 클럭펄스가 인가될때의 데이타를 기억하게 된다.However, if the terminals of the multiplexers 2 and 3 are switched and no clock pulse is applied to the register 10, the register 10 stores data when the last clock pulse is applied.
따라서 다시 레지스터(10)를 선택하여도 최종 콘트롤 상태의 데이타가 저장되어 있게 되므로 여러가지의 직류 제어 콘트롤이 가능하게 된다.Therefore, even if the register 10 is selected again, the data of the final control state is stored so that various DC control controls are possible.
이같이 멀티플렉서(2)(3)의 단자(ㄱ-ㄹ)를 출력단자(A)(B)의 제어신호로 절환시킴에 따라 최종상태 저장회로(4-7)에서 각각의 기능을 제어하는 직류 전압 콘트롤이 가능하게 되므로 멀티플렉서(2)(3)의 단자수에 따라 얼마든지 직류 제어 콘트롤을 증가시켜 행할 수 있게 된다.In this way, by switching the terminal (a-d) of the multiplexer (2) (3) to the control signal of the output terminal (A) (B), the DC voltage for controlling each function in the final state storage circuit (4-7) Since the control becomes possible, the DC control control can be increased as much as the number of terminals of the multiplexers 2 and 3 can be used.
즉, 멀티플렉서(2)(3)의 단자수를 증가시키고 최종상태 저장회로(4-7)를 증가시킨후 마이콤(1)에서 멀티플렉서(2)(3)의 단자를 선택해 주기만 하면 원하는 기능의 직류 제어 콘트롤이 얼마든지 가능하게 된다.In other words, the number of terminals of the multiplexer (2) (3) is increased and the final state storage circuit (4-7) is increased, and then the terminals of the multiplexer (2) (3) are selected in the microcomputer (1), so that the DC of Control Any number of controls are possible.
이상에서와 같이 본 고안은 마이콤의 PWM 펄스와 클럭펄스를 선택하여 최종상태 저장회로에 인가시킴으로써 원하는 기능의 직류 제어 콘트롤이 가능하게 한 것으로 직류 제어 기능이 증가하여도 기존의 마이콤을 교환하지 않고 그 기능을 콘트롤 할 수 있어 제품 상호간의 호환성을 제공하고 새로운 기능의 추가시마다 마이콤을 다시 설계해야 하는 불편함을 해소시키는 효과가 있는 것이다.As described above, the present invention enables the DC control control of the desired function by selecting the PWM pulse and the clock pulse of the microcomputer and applying it to the final state storage circuit. Even if the DC control function is increased, the existing microcomputer is not replaced. Functions can be controlled, providing compatibility between products and eliminating the inconvenience of redesigning the microcomputer every time a new function is added.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890014641U KR920004175Y1 (en) | 1989-10-05 | 1989-10-05 | Multi-stage DC Control Circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890014641U KR920004175Y1 (en) | 1989-10-05 | 1989-10-05 | Multi-stage DC Control Circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910008306U KR910008306U (en) | 1991-05-31 |
| KR920004175Y1 true KR920004175Y1 (en) | 1992-06-22 |
Family
ID=19290610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019890014641U Expired KR920004175Y1 (en) | 1989-10-05 | 1989-10-05 | Multi-stage DC Control Circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004175Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102810734B1 (en) * | 2023-07-24 | 2025-05-20 | 윤지영 | Bag with withdrawal structure of handle |
-
1989
- 1989-10-05 KR KR2019890014641U patent/KR920004175Y1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008306U (en) | 1991-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0319661B1 (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
| US5181034A (en) | Digital to analog converter | |
| KR100380834B1 (en) | Switched capacitor type d/a converter and display driver | |
| US6535192B1 (en) | Data driving circuit for liquid crystal display | |
| GB2047453A (en) | Modulator circuit for a matrix display device | |
| US5270715A (en) | Multichannel D/A converter | |
| US5345234A (en) | Method and apparatus for combining a flash analog to digital converter with digital to analog functions | |
| KR890011222A (en) | Sequential Analog-to-Digital Converter | |
| KR920009206B1 (en) | Integration type audio/digital converter control circuit | |
| JPH0561432A (en) | Liquid crystal driver circuit | |
| KR920004175Y1 (en) | Multi-stage DC Control Circuit | |
| KR100205385B1 (en) | A data driver for liquid crystal display | |
| US20050184894A1 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| KR19980028828A (en) | Driving device of liquid crystal display device | |
| US6885329B2 (en) | Signal generation using DAC having selectively switched registers storing output values | |
| US5998982A (en) | Switched-mode power supply with state information | |
| KR100299194B1 (en) | Signal Transition Emphasis | |
| KR0131575B1 (en) | Address generating circuit | |
| JP2746493B2 (en) | Semiconductor integrated circuit | |
| KR900002625A (en) | Circuit Noise Reduction Circuit | |
| JP2585237B2 (en) | Light control device | |
| KR950004950Y1 (en) | Signal inverter | |
| JPS6112123A (en) | Sequential comparison analog-to-digital converter | |
| JP4571297B2 (en) | D / A converter | |
| JPH04326625A (en) | A/d converter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| UA0108 | Application for utility model registration |
St.27 status event code: A-0-1-A10-A12-nap-UA0108 |
|
| UA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-UA0201 |
|
| UG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-UG1501 |
|
| E902 | Notification of reason for refusal | ||
| UE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-UE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| UG1604 | Publication of application |
St.27 status event code: A-2-2-Q10-Q13-nap-UG1604 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-UE0701 |
|
| UR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-UR1002 Fee payment year number: 1 |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-UR0701 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 4 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 5 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 6 |
|
| UR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-UR1001 Fee payment year number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 19980327 Year of fee payment: 7 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-UC1903 Not in force date: 19990623 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-UC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 19990623 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| UN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-UN2301 St.27 status event code: A-5-5-R10-R11-asn-UN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |