[go: up one dir, main page]

KR910007405B1 - 반도체집적회로 - Google Patents

반도체집적회로 Download PDF

Info

Publication number
KR910007405B1
KR910007405B1 KR1019880010291A KR880010291A KR910007405B1 KR 910007405 B1 KR910007405 B1 KR 910007405B1 KR 1019880010291 A KR1019880010291 A KR 1019880010291A KR 880010291 A KR880010291 A KR 880010291A KR 910007405 B1 KR910007405 B1 KR 910007405B1
Authority
KR
South Korea
Prior art keywords
circuit
mos transistors
connection point
tna
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019880010291A
Other languages
English (en)
Other versions
KR890004337A (ko
Inventor
준이치 츠지모토
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890004337A publication Critical patent/KR890004337A/ko
Application granted granted Critical
Publication of KR910007405B1 publication Critical patent/KR910007405B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

반도체집적회로
제1도는 종래내부승압회로를 나타낸 회로도.
제2도는 내부승압회로에 인가되는 2위상 클록을 나타낸 파형도.
제3도는 내부승합회로에서 외부로 부터 공급된 전류와 승압된 전압과의 관계를 나타낸 특성도.
제4도는 본 발명 EEPROM의 내부승압회로를 나타낸 회로도이다.
*도면의 주요부분에 대한 부호의 설명
T1∼Tn : N챈널 성장형 MOS 트랜지스터 IN, IN1, IN2 : 입력전압접속점
OUT, OUT1, OUT2 : 승압출력접속점 C1, C2 : 캐패시터
ψ1, ψ2 : 클록신호 Ni : 접속점
1 : 제1챠지펌핑회로 2 : 제2챠지펌핑회로
3 : 고저항소자
[적용분야 및 배경기술]
본 발명은 반도체장치외부로부터 공급되는 전원전압을 내부에서 승압시켜 주기 위한 내부승압회로를 갖추어서 된 반도체집적회로에 관한 것이다.
EEPROM(Electrically Erasable Programmable Read Only Memory)에서는 메모리셀의 기록과 소거를 위해 예컨대 20V 전후의 고전압이 필요하게 되는데, 그래서 최근 EEPROM에서는 외부로부터 공급되는 고전압을 그대로 사용하지 않는 대신에 외부로부터 공급되는 통상의 전원전압 5V를 내부에서 승압시킴으로써 고전압이 얻어지게 된다. 따라서, 사용자는 고전압용 전원을 준비할 필요가 없게 되므로 사용상 EEPROM의 편리성이 향상되어진다.
제1도는 EEPROM의 내부승압회로로서 쓰여지고 있는 종래 챠지펌핑회로(Charge Pumping Circuit)를 나타낸 것으로, 입력전압접속점(IN)과 승압출력접속점(OUT) 사이에는 각기 게이트 드레인상호가 접속되어진 복수개 N챈널성장형 MOS(절연게이트형) 트랜지스터(T1∼Tn)가 직렬로 접속되어져 있는 바, 각 MOS 트랜지스터(T1∼Tn) 사이의 접속점중 기수번째 접속점에서는 각기 캐패시터(C1)를 매개로 제1위상의 클록신호(ψ1)가 공급되고, 또 우수번째 접속점에서는 각기 캐패시터(C2)를 매개로 제2위상의 클록신호(ψ2)가 공급된다. 여기서 캐패시터(C1)(C2)는 같은 용량값(C)을 갖는다. 이들 클록신호(ψ1)(ψ2)는 제2도에 나타난 바와같이 서로 동기되어 있지 않으면서 그 진폭이 전원전압(VDD)과 같게 되고, 또 입력전압 접속점(IN)으로는 통상적인 전원전압(VDD)이 공급된다.
제1도에 도시된 내부승압회로에서 클록신호(ψ1)가 하이레벨로 된다면, 이 클록신호(ψ1)가 캐패시터(C1)를 매개로 입력되고 있는 접속점(Ni)의 전압을 전원전압(VDD)만큼 상승시켜 주게 되고, 그에 따라 이 접속점(Ni)에 게이트가 접속되어 있는 N챈널성장형 MOS 트랜지스터(Ti)가 턴온상태로 되어 다음단의 접속점(Ni＋1)이
Figure kpo00001
만큼 승압되게 된다. 여기서 VTH는 상기 N챈널성장형 MOS 트랜지스터(Ti)의 게이트임계전압, Q는 접속점(Ni)으로부터 접속점(Ni＋1)으로 전송되는 전하량, C는 캐패시터(C1)(C2)의 용량값을 각기 나타낸다. 그 다음에는 클록신호(ψ1)가 로우레벨로 된다면 상기 접속점(Ni)에 접속된 N챈널성장형 MOS 트랜지스터(Ti)가 턴오프상태로 된다. 이어 클록신호(ψ2)가 하이레벨로 된다면 다음단의 접속점(Ni＋1)이 VDD만큼 승압된다. 결국 앞에서 설명된 바와 같이 클록신호(ψ1)(ψ2)에 의해 1쌍의 2개 접속점이 각기
Figure kpo00002
만큼 승압되게끔 되어 이 챠지펌핑동작의 반복에 따라 최종단접속점(승압출력접속점(OUT))으로 소정의 승압된 전압출력이 얻어지게 된다. 실제적으로 승압됨에 따라 백바이어스효과로 N챈널성장형 MOS 트랜지스터(Ti)의 게이트임계전압(VTH)이 커지게 되므로
Figure kpo00003
Figure kpo00004
로 되는 전위로서 승압되지 않게 된다. 여기서 챠지펌핑회로에서 승압된 전압출력과 공급된 전류출력과의 관계는 제3도에 도시된 바와 같이 되므로, 전원전압(VDD)이 낮은 경우에는 공급된 전류출력이 대단히 낮아져 버리게 된다.
한편, EEPROM이 휴대용 전자기기에 탑재되는 경우가 증가되고 있어 3V정도의 전지전위를 사용하는 경우도 많아지게 된다. 따라서 앞에서 설명한 바와 같이 종래 내부승압회로에서는 3V 정도의 전원전압(VDD)보다 낮은 전압은 충분한 전류공급능력을 발휘할 수 없게 된다.
[발명의 목적]
이에 본 발명은 상기와 같은 EEPROM을 전지등과 같은 저전압전원하에서 구동시켜 주는 경우에 내부승압회로의 전류공급능력이 낮아지게 된다는 문제점을 해결하기 위해 발명된 것으로, 저전압전원을 사용할 경우에서도 전류공급능력이 높은 내부승압회로를 갖추어지도록 된 반도체집적회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위한 본 발명의 반도체집적회로는, 게이트와 드레인이 접속되어진 MOS 트랜지스터가 입력전압접속점과 승압출력접속점사이에 복수개 직렬로 접속되고 이 각 트랜지스터사이의 접속점중 기수번째 접속점에 2위상 클록신호중 한쪽이 용량을 거쳐 입력되며 각 트랜지스터 사이의 접속점중 우수번째 접속점에 그 위상 클록신호중 다른쪽의 용량을 거쳐 입력되는 제1챠지펌핑회로와, 이 제1챠지펌핑회로와 같은 수의 복수개 MOS 트랜지스터가 입력전압접속점과 승압출력접속점사이에 직렬로 접속되고 이 각 트랜지스터사이의 접속점중 기수번째 접속점에 2위상 클록신호의 한쪽이 용량을 거쳐 입력되면서 각 트랜지스터 사이의 접속점중 우수번째 접속점에 2위상 클록신호중 다른한쪽이 용량을 거쳐 입력되며 이 각 트랜지스터의 게이트가 제1챠지펌핑회로에 있어 대응하는 단트랜지스터의 게이트에 접속되어 있는 제2챠지펌핑회로 및, 제1챠지펌핑회로의 출력단에 접속되어진 고저항소자로 구성된 것을 특징으로 한다.
[작용]
이렇게 구성된 본 발명의 반도체집적회로에 의하면, 제1챠지펌핑회로는 출력단에 고저항소자가 접속되어 있어 외부로의 전류공급이 거의 이루어지지 않으므로 저전압전원하에서도 꽤 높은 전위까지 승압가능하게된다. 따라서 제2챠지펌핑회로의 각 단트랜지스터는 상기 제1챠지펌핑회로에서 대응하는 각단 고전위에 의해 구동되므로 제2챠지펌핑회로의 출력단으로 부터 전류공급능력이 높아지게 된다.
[실시예]
이하 본 발명의 1실시예를 예시도면을 참조해서 상세히 설명한다.
제4도는 반도체집적회로 예컨대 EEPROM에 설치되어진 내부승압회로를 나타낸 것으로, 참조부호 1은 제1챠지펌핑회로, 참조부호 2는 제2챠지펌핑회로, 참조부호 3은 제1챠지펌핑회로(1)의 승압출력접속점(OUT1)과 접지전위단사이에 접속되어진 고저항소자를 나타낸다. 먼저 제1챠지펌핑회로(1)는 입력전압접속점(IN1)과 승압출력접속점(OUT1) 사이에 게이트 드레인 상호가 접속되어진 복수개 MOS 트랜지스터(N1∼Nn)가 직렬로 접속되게 되는 바, 상기 각 MOS 트랜지스터(T1∼Tn) 사이의 접속점(T1∼Tn-1)중 기수번째 접속점(Ni; i=1,3…)에는 각기 캐패시터(C1)를 매개로 제1이상의 클록신호(ψ1)가 입력되고, 또 우수번째 접속점(Ni; i=2,4…)에는 각기 캐패시터(C2)를 매개로 제2위상의 클록신호(ψ2)가 입력된다. 또 제2챠지펌핑회로(2)는 입력전압접속점(IN2)과 승압출력접속점(OUT2)사이에 상기 MOS 트랜지스터(T1∼Tn)와 마찬가지로 복수개 MOS 트랜지스터(T1a∼Tna)가 직렬로 접속되어 있고, 이 각단 MOS 트랜지스터(T1a∼Tna) 사이의 접속점(N1a∼Nna-1)에는 앞에서 설명한 바와 같이 상호적으로 클록신호(ψ1)(ψ2)가 캐패시터(C1)(C2)를 거쳐 입력되고 있다. 여기서 각단 MOS 트랜지스터(T2a∼Tna)의 게이트는 제2챠지펌핑회로(1)에서 대응하는 각단 MOS 트랜지스터(T2∼Tn)의 게이트에 접속되어져 있다.
또 제1 및 제2챠지펌핑회로(1)(2)의 입력전압접속점(IN1)(IN2)에는 같은 입력전압(통상적으로는 EEPROM으로 외부로부터 공급되는 전원전압(VDD))이 공급된다. 각기 초단트랜지스터(T1)(T1a)의 게이트는 입력전압접속점(IN1)(IN2)에 접속되어 있어 이 게이트 상호는 실질적으로 공통으로 접속되어져 있다. 또 클록신호(ψ1)(ψ2)는 앞에서 설명한 종래예와 마찬가지로 서로 시간적으로 겹쳐지지 않게 되어 있으므로 그 진폭은 전원전압(VDD)과 동등한 것이다.
제1챠지펌핑회로(1)에서는 종래예와 거의 마찬가지로 동작하겠지만, 승압출력접속점(OUT1)에 고저항소자(3)가 접속되어 있어 장치외부로의 전류공급은 거의 이루어지지 않는다. 따라서, 각단의 트랜지스터사이에서 전송되는 전하량(Q)은 대단히 작게 되고, 각단에서 승압되는 전압
Figure kpo00005
는 VDD-VTH로 근접하게 된다. 이상과 같이 장치외부로의 공급전류가 작아지기 때문에 제1챠지펌핑회로(1)는 그 입력전압(VDD)이 예컨대 3V 정도로 낮을 경우에는 제3도에 나타낸 바와같이 충분히 승압시킬 수 있게 된다. 한편 제2챠지펌핑회로(2)에서는 각단의 MOS트랜지스터(T2a∼Tna)는 각기 게이트가 자체의 드레인에 접속되어 있지 않는 대신에, 각단 MOS트랜지스터(T2a∼Tna)의 게이트는 제1챠지펌핑회로 (1)의 대응하는 단수째 트랜지스터의 게이트에 접속되어 있게 되고, 그에 따라 제1챠지펌핑회로(1)의 입력전압접속점(IN1)측 드레인전위보다도 높은 게이트전위가 각단 MOS트랜지스터(T2a)(Tna)의 게이트에 공급되게 된다.
따라서 각단에서 승압되는 전압
Figure kpo00006
중 VTH분이 일어나지 않으므로 각단의 승압된 전압은
Figure kpo00007
Figure kpo00008
로 되고, 그로부터 전하량(Q)이 큰 경우, 즉 장치외부로의 공급전류가 큰 경우에도 충분히 승압된 전압출력을 얻을 수 있게 된다.
[발명의 효과]
상기한 바와 같이 본 발명의 반도체집적회로에 의하면, 저전압전원하에서도 전류구동능력이 높아질 뿐만 아니라 충분히 승압된 전압이 얻어지는 내부승압회로가 갖춰지므로, 예컨대 EEPROM에 적용시킨 경우에도 전지전압을 사용하는 휴대용 전자기기에 탑재할 수 있도록 되어 있다.

Claims (4)

  1. 제1입력전압접속점(IN1)으로부터 전원전압(VDD)을 공급받게 되는 제1승압회로(1)와, 상기 제1승압회로(1)에 의해 승압되어진 복수개 MOS 트랜지스터(T2a,…Tna)의 게이트에 공급되고 상기 MOS 트랜지스터(T2a,…Tna)의 임계전압에 의한 전압저하분을 보상시켜 주는 제2승압회로(2) 및 상기 제1승압회로(1)의 제1승압출력접속점(OUT1)과 접지전원단자사이에 접속되고 상기 제1승압회로(1)로부터 외부로의 전류공급을 저지시켜 주는 고저항소자(3)를 구비해서 내부승압회로가 이루어지도록 된 반도체집적회로.
  2. 제1항에 있어서, 상기 제1승압회로는 복수개 MOS 트랜지스터(T1, T2,…Tn)가 직렬로 접속되고 상기 MOS 트랜지스터(T1, T2,…Tn)사이의 접속점(N1, N2,…Nn-1)이 복수개 승압단으로 작용시켜 주는 제1챠지엎회로(1)로 이루어지고, 상기 제2승압회로는 상기 제1챠지엎회로(1)의 복수개 MOS 트랜지스터(T1, T2,…Tn)와 같은 수의 복수개 MOS 트랜지스터(T1a, T2a,…Tna)가 직렬로 접속되고 상기 복수개 MOS 트랜지스터(T2a,…Tna)의 각 게이트에 상기 제1챠지엎회로(1)의 상기 접속점(N2,…Nn-1)으로부터 승압되어진 전압이 입력되는 제2챠지엎회로(2)로 이루어진 것을 특징으로 하는 반도체집적회로.
  3. 제2항에 있어서, 상기 제1승압회로는 게이트와 드레인이 접속되어진 복수개 MOS 트랜지스터(T1, T2,…Tn)가 상기 제1입력전압접속점(IN1)과 상기 고저항소자(3)사이에 직렬로 접속되고 상기 MOS 트랜지스터(T1, T2,…Tn) 사이의 접속점(N1, N2,…Nn-1)중 기수번째 접속점에 2위상 클록신호(ψ1,ψ2)중 한쪽이 용량(C1,C2)중 한쪽을 매개로 입력되며 상기 MOS 트랜지스터(T1, T2,…Tn) 사이의 접속점(N1, N2,…Nn-1)중 우수번째 접속점에 2위상 클록신호(ψ1,ψ2)중 다른 쪽이 용량(C1)(C2)중 다른 쪽을 매개로 입력되는 제1챠지펌핑회로(1)인 것을 특징으로 하는 반도체집적회로.
  4. 제2항에 있어서, 상기 제2승압회로는 상기 제1챠지엎회로(1)의 MOS 트랜지스터(T1, T2,…Tn)와 같은 수의 복수개 MOS 트랜지스터(T1a, T2a,…Tna)가 제2입력전압접속점(IN2)과 제2승압출력접속점(OUT2) 사이에 직렬로 접속되고 상기 복수개 MOS 트랜지스터(T1a, T2a,…Tna)사이의 접속점(N1a, N2a,…Nna)중 기수번째 접속점에 2위상 클록신호(ψ1)(ψ2)중 한쪽이 용량(C1)(C2)중 한쪽을 매개로 입력되면서 상기 MOS 트랜지스터(T1a, T2a,…Tna) 사이의 접속점(N1a, N2a,…Nna)중 우수번째 접속점에 2위상 클록신호(ψ1)(ψ2)중 다른 쪽이 용량(C1)(C2)중 다른 쪽을 매개로 입력되며 상기 복수개 MOS 트랜지스터(T2a,…Tna)의 게이트가 상기 제1챠지엎회로(1)에서 대응하는 상기 승압단에 접속되어 있는 제2챠지펌핑회로(2)인 것을 특징으로 하는 반도체집적회로.
KR1019880010291A 1987-08-13 1988-08-12 반도체집적회로 Expired KR910007405B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP87-202387 1987-08-13
JP20238787A JPS6445157A (en) 1987-08-13 1987-08-13 Semiconductor integrated circuit
JP62-202387 1987-08-13

Publications (2)

Publication Number Publication Date
KR890004337A KR890004337A (ko) 1989-04-21
KR910007405B1 true KR910007405B1 (ko) 1991-09-25

Family

ID=16456650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010291A Expired KR910007405B1 (ko) 1987-08-13 1988-08-12 반도체집적회로

Country Status (5)

Country Link
US (1) US4935644A (ko)
EP (1) EP0303193B1 (ko)
JP (1) JPS6445157A (ko)
KR (1) KR910007405B1 (ko)
DE (1) DE3879804T2 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533213B2 (ja) * 1990-02-13 1996-09-11 株式会社東芝 半導体集積回路
US5008799A (en) * 1990-04-05 1991-04-16 Montalvo Antonio J Back-to-back capacitor charge pumps
KR930008876B1 (ko) * 1990-08-17 1993-09-16 현대전자산업 주식회사 반도체소자의 고전압 발생회로
KR920006991A (ko) * 1990-09-25 1992-04-28 김광호 반도체메모리 장치의 고전압발생회로
US5126590A (en) * 1991-06-17 1992-06-30 Micron Technology, Inc. High efficiency charge pump
CN1075690C (zh) * 1991-11-07 2001-11-28 摩托罗拉公司 混合信号处理系统及其供电方法
US5191232A (en) * 1992-03-17 1993-03-02 Silicon Storage Technology, Inc. High frequency voltage multiplier for an electrically erasable and programmable memory device
US5280420A (en) * 1992-10-02 1994-01-18 National Semiconductor Corporation Charge pump which operates on a low voltage power supply
US5291446A (en) * 1992-10-22 1994-03-01 Advanced Micro Devices, Inc. VPP power supply having a regulator circuit for controlling a regulated positive potential
US5347172A (en) * 1992-10-22 1994-09-13 United Memories, Inc. Oscillatorless substrate bias generator
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
JP3043201B2 (ja) * 1993-04-22 2000-05-22 株式会社東芝 昇圧回路
JP2718375B2 (ja) * 1994-09-30 1998-02-25 日本電気株式会社 チャージポンプ回路
JP3638641B2 (ja) * 1994-10-05 2005-04-13 株式会社ルネサステクノロジ 昇圧電位発生回路
US5677645A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Vccp pump for low voltage operation
US5889428A (en) * 1995-06-06 1999-03-30 Ramtron International Corporation Low loss, regulated charge pump with integrated ferroelectric capacitors
JP2830807B2 (ja) * 1995-11-29 1998-12-02 日本電気株式会社 半導体メモリ装置
US5734290A (en) * 1996-03-15 1998-03-31 National Science Council Of R.O.C. Charge pumping circuit having cascaded stages receiving two clock signals
EP0822556B1 (en) * 1996-08-02 2003-04-02 STMicroelectronics S.r.l. Bidirectional charge pump
EP0836268B1 (en) * 1996-10-11 2002-02-06 STMicroelectronics S.r.l. Improved positive charge pump
JPH1145978A (ja) * 1997-07-28 1999-02-16 Toshiba Microelectron Corp 半導体記憶装置及び電圧発生回路
US5949708A (en) * 1997-12-31 1999-09-07 Micron Technology, Inc. Integrated circuit charge coupling circuit
US6166982A (en) * 1998-06-25 2000-12-26 Cypress Semiconductor Corp. High voltage switch for eeprom/flash memories
US6172553B1 (en) 1998-06-25 2001-01-09 Cypress Semiconductor Corp. High voltage steering network for EEPROM/FLASH memory
US6094095A (en) * 1998-06-29 2000-07-25 Cypress Semiconductor Corp. Efficient pump for generating voltages above and/or below operating voltages
KR100275743B1 (ko) * 1998-09-08 2001-01-15 윤종용 승압회로 및 그의 승압방법
US5982224A (en) * 1998-09-22 1999-11-09 Samsung Electronics Co., Ltd. Low-power charge pump circuit having reduced body effect
US6320797B1 (en) 1999-02-24 2001-11-20 Micron Technology, Inc. Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
US6160723A (en) * 1999-03-01 2000-12-12 Micron Technology, Inc. Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same
US6037622A (en) * 1999-03-29 2000-03-14 Winbond Electronics Corporation Charge pump circuits for low supply voltages
JP3476384B2 (ja) * 1999-07-08 2003-12-10 Ｎｅｃマイクロシステム株式会社 昇圧回路とその制御方法
IT1313877B1 (it) * 1999-12-17 2002-09-24 St Microelectronics Srl Moltiplicatore di tensione in tecnologia cmos
JP3696125B2 (ja) * 2000-05-24 2005-09-14 株式会社東芝 電位検出回路及び半導体集積回路
US7023260B2 (en) * 2003-06-30 2006-04-04 Matrix Semiconductor, Inc. Charge pump circuit incorporating corresponding parallel charge pump stages and method therefor
JP2005339658A (ja) 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7477093B2 (en) * 2006-12-31 2009-01-13 Sandisk 3D Llc Multiple polarity reversible charge pump circuit
US7495500B2 (en) * 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
US7889523B2 (en) * 2007-10-10 2011-02-15 Freescale Semiconductor, Inc. Variable load, variable output charge-based voltage multipliers
US9768711B2 (en) * 2014-06-13 2017-09-19 Zohaib Hameed RF-DC power converter
US10847227B2 (en) * 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1593863A (en) * 1977-03-25 1981-07-22 Plessey Co Ltd Circuit arrangements
JPS54113822A (en) * 1978-02-24 1979-09-05 Hitachi Ltd Substrate bias voltage generating circuit
JPS5694654A (en) * 1979-12-27 1981-07-31 Toshiba Corp Generating circuit for substrate bias voltage
US4739191A (en) * 1981-04-27 1988-04-19 Signetics Corporation Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage
US4733108A (en) * 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
US4701637A (en) * 1985-03-19 1987-10-20 International Business Machines Corporation Substrate bias generators
US4621315A (en) * 1985-09-03 1986-11-04 Motorola, Inc. Recirculating MOS charge pump

Also Published As

Publication number Publication date
JPS6445157A (en) 1989-02-17
EP0303193A3 (en) 1989-11-15
US4935644A (en) 1990-06-19
EP0303193B1 (en) 1993-03-31
DE3879804D1 (de) 1993-05-06
JPH0519311B2 (ko) 1993-03-16
DE3879804T2 (de) 1993-07-08
KR890004337A (ko) 1989-04-21
EP0303193A2 (en) 1989-02-15

Similar Documents

Publication Publication Date Title
KR910007405B1 (ko) 반도체집적회로
US6878981B2 (en) Triple-well charge pump stage with no threshold voltage back-bias effect
US7145382B2 (en) Charge pump circuit suitable for low-voltage process
US7208996B2 (en) Charge pump circuit
US6781440B2 (en) Charge pump circuit with voltage multiplier for boosting clock signal and method thereof
JP2528196B2 (ja) 電圧逓倍回路
US6501325B1 (en) Low voltage supply higher efficiency cross-coupled high voltage charge pumps
US4970409A (en) Voltage multiplier for nonvolatile semiconductor memory
US5381051A (en) High voltage charge pump
US7576593B2 (en) Two-phase charge pump circuit without body effect
US7777557B2 (en) Booster circuit
US20060006925A1 (en) Booster circuit
US5994949A (en) Negative voltage charge pump particularly for flash EEPROM memories
US7256438B2 (en) MOS capacitor with reduced parasitic capacitance
JPH083765B2 (ja) 基板バイアス発生回路
JPH06311732A (ja) 昇圧回路
US6215329B1 (en) Output stage for a memory device and for low voltage applications
US6191963B1 (en) Charge pump with no diode drop at output stage
US7864553B2 (en) Power supply circuit and portable device
US6191642B1 (en) Charge pump circuit
KR102381493B1 (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
US4275437A (en) Semiconductor circuit for voltage conversion
US7808303B2 (en) Booster circuit
US6232826B1 (en) Charge pump avoiding gain degradation due to the body effect
JP2001211637A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040926

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040926

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000