KR910007404B1

KR910007404B1 - 불휘발성반도체기억장치

Info

Publication number: KR910007404B1
Application number: KR1019880009578A
Authority: KR
Inventors: 히데노부 미나가와; 유이치 다츠미; 미즈호 이마이; 히로시 이와하시; 마사미치 아사노; 히로토 나카이
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치; 도시바마이콤엔지니어링 가부시키가이샤; 다케다이 마사다카
Priority date: 1987-07-29
Filing date: 1988-07-29
Publication date: 1991-09-25
Also published as: EP0441409A3; US5010520A; EP0301521A1; EP0441409A2; EP0441409B1; DE3874455D1; DE3884820T2; DE3874455T2; EP0301521B1; DE3884820D1; KR890002892A

Abstract

내용 없음.

Description

불휘발성반도체기억장치

제1도는 종래 불휘발성반도체기억장치로서의 PROM에 대한 회로도.

제2a도는 1비트메모리셀회로와 데이터기록회로를 포함하는 회로에 대한 회로도.

제2b도는 데이터기록회로에 포함된 부하트랜지스터의 부하특성곡선과, 다른 챈널길이를 갖는 셀트랜지스터의 ID-VD 곡선을 도식적으로 나타낸 도면.

제3도는 메모리셀의 패턴을 나타낸 평면도.

제4도는 제3도에 도시된 PROM의 회로도.

제5도는 제4도에 도시된 데이터기록회로에 포함된 부하트랜지스터의 부하특성곡선과 특정메모리셀에 대한 ID-VD 곡선을 도식적으로 나타낸 도면.

제6a도 내지 제6c도는 1비트메모리셀회로와 데이터기록회로가 각각 포함되어 본 발명의 1실시예에 따라 배열된 3가지 형태의 회로도.

제7a도는 제6b도와 제6c도의 구성에 의해 패턴화된 PROM의 평면도.

제7b도는 제7a도에서의 ⅦB-ⅦB선을 따르는 단면도.

제8a도 내지 제8c도는 1비트메로리셀회로와 데이터기록회로가 각각 포함되어 본 발며의 다른 실시예에 따라 배열된 3가지 형태의 회로도.

제8d도는 제8a도 내지 제8c도의 회로에 포함된 부하트랜지스터의 부하특성곡선과 셀트랜지스터의 ID-VD 곡선을 도식적으로 나타낸 도면.

제9도는 본 발명의 또 다른 실시예에 따른 PROM의 회로도.

제10도는 제9도에 도시된 회로의 동작설명에 이용되는 부하트랜지스터의 부하특성곡선과 셀트랜지스터의 ID-VD 곡선을 도식적으로 나타낸 도면.

제11도 내지 제14도는 본 발명의 또 다른 실시예에 따른 PROM의 회로도.

제15도는 제14도에 도시된 PROM에 사용되는 1비트데이터입력회로의 구성을 상세하게 나타낸 도면.

제16도는 제15도에 도시된 회로에 대한 신호파형도.

제17도는 본 발명의 또 다른 실시예에 따른 PROM의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체기판 3 : 게이트전극리이드선

4 : 필드절연막 11 : 접속구멍

101 : 행디코더 102 : 열디코더

105 : 데이터입력회로 106 : 감지증폭기

201 : 어드레스회로 WL1∼WLm : 행선

COL1∼COLn : 열선택선 BL1∼BLn : 열선

본 발명은 불휘발성반도체기억장치에 관한 것으로, 특히 데이터기록특성이 개선된 데이터기록용 부하회로를 갖춘 불휘발성반도체기억장치에 관한 것이다.

일반적으로 불휘발성반도체기억장치 특히 부유게이트와 제어게이트를 갖추고 있는 2중게이트구조의 불휘발성 MOS 트랜지스터를 메모리셀로서 사용하는 EPROM에서는 데이터를 재기록시켜 줄 수 있게 되어 있는바, 이러한 특성에 의해 EPROM은 다양한 형태의 컴퓨터시스템에 사용되고 있다. 여기서, 2중게이트구조의 EPROM에서는 부유게이트에 전자가 주입되어 메로리셀 또는 셀트랜지스터가 부성(negative)상태로 되는 경우에는 그 임계치전압이 하이레벨로 되므로 이 상태에서 예컨대 5V의 하이레벨전압이 셀트랜지스터의 제어게이트에 인가되더라도 그 셀트랜지스터는 도통상태로 되지 않게 되는 반면, 부유게이트에 전자가 주입되지 않는 중성(neutral)상태에서는 그 셀트랜지스터의 임계치전압이 최초의 로우레벨전압으로 유지되게 되므로 이상태에서 하이레벨의 전압이 제어게이트에 인가되는 경우에는 그 셀트랜지스터가 도통상태로 된다. 이 경우 셀트랜지스터의 도통상태 또는 비도통상태를 논리 "1" 또는 "0"으로 대응시켜주게 되면 데이터를 검출해낼 수 있게 된다. 그리고, 부게이트에 전자를 주입시켜주기 위해서는 그 부유게이트와 드레인에다 통상의 전원전압(5V)보다 높은 기록 또는 프로그램전압을 인가해주어야만 되는데, 이 경우 프로그램전압으로서는 예컨대 12.5∼21V 정도의 높은 전압이 이용되고, 이러한 하이레벨의 프로그램전압하에서는 드레인 근처의 챈널영역에서 충격이온화(impact ionization)가 발생됨에 따라 뜨거운 전자(hot electrons)가 생성되어 이 뜨거운 전자가 부유게이트에 주입되게 된다. 이어 일단 부유게이트에 주입된 뜨거운 전자는 그 셀트랜지스터에서의 데이터소거동작이 이루어지는 경우외에는 부유게이트 내에 남아있게 되고, 이러한 방법에 의해 셀트랜지스터에 불휘발성방식으로 데이터를 기록해 줄 수 있게된다.

제1도는 종래 불휘발성반도체기억장치로서 사용되는 EPROM의 개략적인 회로도를 나타낸 도면으로, 이 제1도에서 도면의 참조부호 WL1∼WLm은 행디코더(101)에서 디코드된 행신호가 공급되는 행선을 나타내고, 열디코더(102)로부터 디코드된 열신호가 공급되는 열선택선을 나타내는데, 이 열선택선(COL1∼COLn)에는 엔핸스먼트형(Enhancement type; 이하 E형이라 함) 열선택 MOW 트랜지스터(C1∼Cn)의 게이트가 접속되고, 이들 MOW 트랜지스터(C1∼Cn)는 대응되는 n개의 열선택선(COL1∼COLn)을 매개해서 인가되는 디코드된 열신호에 의해 구동된다. 또한, 이들 열선택 MOS 트랜지스터(C1∼Cn)의 일단은 마디(node; 103)에 공통으로 접속되는 한편 다른단은 대응되는 n개의 열선(BL1∼BLn)에 접속되고, 이 경우열선(BL1∼BLn)은 상기 행선(WL1∼WLm)과 교차되게 설치된다. 그리고, 2중게이트구조의 메모리셀(M11∼Mmn)이 열선과 행선의 교차점에 위치되는데, 이들 셀트랜지스터(M11∼Mmn)의 게이트는 각각 행선(WL1∼WLm)에 접속되면서 드레인은 각각 열선(BL1∼BLn)에 접속되는 한편 그 소오스는 예컨대 OV의 접지전위(VS)에 공통으로 접속된다. 또 마디(103)에는 MOW 트랜지스터(104)의 소오스가 접속되고, 이 MOW 트랜지스터(004)의 드레인에는 외부적인 프로그램용 전원전압(VP)이 결합되는 한편, 그 게이트에는 데이터입력회로(105)의 출력마디가 접속되며, 이 데이터 입력회로(105)에서는 프로그램되는 데이터의 논리상태 "1" 또는 "0"에 따라 접지전위(VS) 또는 하이레벨전압으로 설정되는 입력데이터(DIN)가 출력되고, 상기 마디(103)에 접속된 감지증폭기(106)에서는 독출모드에서 마디(103)의 전위에 따른 데이터가 감지되어 검출된다.

여기서, 예컨대 메모리셀(M11)에 데이터 "0"을 프로그래밍해주거나 기록해주는 경우에는 데이터입력회로(105)에서 출력되는 입력데이터신호(DIN)가 하이레벨전압으로 설정되는 한편, 열디코더(102)에서의 디코드출력에 의해 열선택선(COL1)이 하이레벨로 설정되므로 상기 하이레벨전압의 입력데이터신호(DIN)에 의해 셀트랜지스터(104)가 도통상태로 되면서 열선택선(COL1)의 하이레벨전압에 의해 열선택트랜지스터(C1)가 도통상태로 되는 결과 열선(BL1)에서는 프로그램용 전원저압(VP)이 인가되게 된다. 이때 행디코드(101)에서의 디코드출력신호가 행선(WL1)에 하이레벨전압으로 인가되므로 메모리셀(M11)의 제어게이트와 드레인에는 모두 하이레벨전압이 인가되게 된다. 이러한 상태하에서 그 메모리셀(M11)의 드레인 근처에 위치되는 챈널영역에서 충격이온화가 발생되므로 뜨거운 전자가 생성되어 이 뜨거운 전자가 셀트랜지스터(M11)의 부유게이트에 주입되고, 이러한 방법에 의해 데이터의 기록동작이 이루어지게 된다.

이어, 메모리셀(M11)에다 데이터 "1"을 프로그래밍해 주는 경우에는 데이터입력회로(105)에서 입력데이터신호(DIN)가 0V 또는 접지전위(VS)로 설정되므로 트랜지스터(104)가 비도통상태로 된다. 이러한 상태에서 열선(BL1)에는 프로그램용 전원전압(VP)이 인가되지 않게 되므로 선택된 메모리셀(M11)의 부유게이트가 중성상태를 유지하게 되는바, 상기 메모리셀(M11)이 이 중성상태로 유지되는 경우에는 데이터 "1"이 기록되었음을 의미한다.

그런데, 최근에는 상기한 불휘발성 메모리셀에 의해 형성되는 반도체기억장치에서 그 기억용량이 점차 증대되고 있고, 이로 말미암아 메모리셀에 데이터를 프로그래밍해주는 경우에는 그 소요시간이 증대되게 되므로 그 프로그램밍에 소요되는 시간을 단축시켜 줄 필요가 있어, 결국 데이터를 프로그래밍해주는 경우 셀트랜지스터는 높은 효율의 프로그래밍을 달성하기 위해 애벌런쉬영역(avalanche region)에서 동작시켜지게된다.

제2a도는 제1도에 도시된 EPROM에서 단일의 메모리셀과 그 메모리셀에 데이터를 기록시켜주는 데이터기록회로를 대표적으로 나타낸 것으로, 이 제2a도에 도시된 회로에서는 메모리셀이 "M11"로서 표시되어 있고, 또 MOW 트랜지스터(104, C1)에 의해 데이터기록회로가 구성되어 있다.

한편, 제2b도에는 서로 다른 챈널길이를 갖는 메모리셀(M11)의 데이터기록특성곡선과 데이터기록회로 또는 부하회로의 부하특성곡선이 도시되어 있는바, 이 제2b도에 도시된 바와 같이 데이터기록특성은 드레인전류(ID) 대 드레인전압(VD)의 관계로서 표시되어 있고, 이러한 제2b도에 도시된 특성곡선은 대개 데이터기록모드에서 트랜지스터의 챈널길이에 의존되는 셀트랜지스터의 최상 동작점을 설명하는데 이용된다. 이 경우 데이터기록특성곡선(I∼V)을 얻기 위해서는 MOW 트랜지스터(104,C1)의 게이트에 하이레벨전압을 인가해주는 한편 메모리셀(M11)의 제어게이트에 하이레벨의 프로그램전압을 인가해주게 된다. 그리고, 곡선(I)은 메모리셀(M11)의 ID∼VD 특성을 나타내고, 직선적인 곡선(IV)은 MOW 트랜지스터(104,C1)에 의해 구성되는 데이터기록회로의 부하특성을 나타내는 바, 메모리회로는 곡선(I, IV)의 교차점 (A)에서 동작하게 된다. 즉 메모리회로는 A로서 표시되는 드레인전압과 드레인전류에 의해 동작하게 된다.

그런데, MOW 트랜지스터를 포함하는 반도체기억장치의 제조에 있어서, 트랜지스터의 챈널길이에 대한 편차(변동)는 임의 범위내에서 반드시 발생되게 되고, 또 데이터의 프로그래밍 또는 기록모드에서 메모리회로의 최상 동작점은 트랜지스터의 챈널길이에 크게 의존하게 되는 바, 이에 대해 제2b도를 참조해서 설명한다.

곡선(II)은 셀트랜지스터가 규정치보다 긴 챈널길이를 갖는 메모리회로의 데이터기록특성를 나타내고, 그 셀트랜지스터의 챈널길이가 규정치보다 짧아지는 경우에는 데이터기록특성이 곡선(III)으로 변환된다. 이에 따라 데이터를 기록해주는 경우 챈널길이가 긴 셀트랜지스터를 갖춘 메모리회로는 곡선(II)와 곡선(III)의 교차점(B)에서 동작하게 되는 반면, 챈널길이가 짧은 셀트랜지스터를 갖춘 메모리회로는 곡선(III)과 곡선(IV)의 교차점 C에서 동작하게 된다. 이 경우 점(B)는 애벌런쉬영역외에 동작점이 형성되므로 부유게이트에 전자가 불충분하게 주입되어 데이터의 프로그래밍에서 에러가 발생되는 반면, 점(C)는 애벌런쉬영역에 속하게 되지만 이 점(C)에서는 드레인전류(ID)가 상당히 증대되는바, 이는 이 점(C)에서 동작하게 되는 회로에서 전력의 소비가 증대됨을 의미한다.

한편, 포화영역에서 동작하는 MOW 트랜지스터(104)에서 그 드레인전류(ID)는 다음의 식(1)로 표시된다.

ID=β/2(VG-VTH)²(1)

여기서 β는 MOW 트랜지스터(104)의 전류증폭율, VG는 게이트전압, VTH는 임계치전압을 나타낸다. 이 식(1)에서는 드레인 전류(ID)가 게이트전압(VG)과 임계치전압(VTH) 사이의 차이로서는 표시되는 (VG-VTH)에 비례해서 변동됨을 의미하고, 이 때문에 부하특성곡선은 기울기가 급격한 형태로 되는 한편, 점 (B), (C)는 최상의 동작점(A)에 비해 크게 벗어나게 되며, 여기서 회로가 점(B), (C)에서 동작하게 되는 경우에 대한 문제점은 상기한 바와같이 된다. 그리고, 부하특성곡선이 직선적인 곡선(V)으로 표시되는 보다 완만한 기울기를 갖는 경우에는 동작점(B),(C)가 애벌런쉬영역에 존재하게 되므로 드레인전류는 최상의 동작점(A)에서의 드레인전류와 거의 같은 정도로 필요하게 되고, 이와 달리 부하특성곡선의 급격함은 드레인전류(ID)가 임계치전압(VTH)에 의해 프로그램전압보다 낮은 드레인전압에서 상승하기 시작하는 원인에 의해 발생된다.

이어, 반도체기억장치의 셀트랜지스터패턴을 나타내는 제3도를 참조해서 종래기술의 문제점을 설명한다.

제3도에 도시된 바와 같이 다수의 셀트랜지스터가 행과 열방향에 직선적으로 배열되고 매트릭스어레이를 이루고 있고, 메모리셀(M11)의 제어게이트는 행방향으로 연장되면서 다결정실리콘으로 형성된 행선(WL1)에 연속적으로 형성되어 있으면서, 소오스는 불순물확산층에 의해 형성된 도전성의 상호접속배선(N1)을 통해 알루미늄(A1)에 의해 형성된 접지선(N2)에 접속되는 한편, 그 트랜지스터(M11)의 드레인은 열방향으로 연장되는 알루미늄으로 이루어진 열선(N3)에 접속된다. 여기서, 반도체칩상의 메모리셀어레이에 대한 크기를 단축시켜 주기위해 접지선(N2)은 8개의 메모리셀 또는 8비트당 1개씩 제공되고 있고, 각 메모리셀의 소오스와 그에 관한 접지선(N2) 사이에 존재하는 불선물확산층(N1)은 저항을 갖게되는바, 이 저항은 각 메모리셀의 위치에 따라 결정되게 되어, 이 경우 접지선(N2)으로부터 메모리셀이 먼거리에 위치됨에 따라 저항은 증대되게 된다. 즉, 일정한 거리를 유지하는 2개의 인접된 접지선(N2) 사이의 중간점에 위치되는 메모리셀이 가장 큰 저항을 갖게 된다.

제4도는 제3도에 도시된 반도체기억장치 또는 EPROM의 물리적인 패턴을 전기적으로 나타낸 도면으로서, 이 제4도에 도시된 바와 같이 메모리셀(M11)의 제어게이트는 행디코드(101)의 출력신호를 인가받도록 행선(WL1)에 접속되는 한편 그 드레인은 열선(N3)에 접속되면서 그 소오스는 그 소오스와 접지선(N2)사이의 상호접속배선(N1)의 저항을 나타내는 소오스저항(R)을 매개해서 접지선(N2)에 접속된다. 또 상기열선(N3)은 MOW 트랜지스터(C1)의 소오스에 접속되고, 이 트랜지스터(C1)의 게이트는 열디코더(102)의 출력신호를 인가받도록 열선택선(COL1)에 접속되면서 그 드레인은 부하트랜지스터로서의 E형 MOW 트랜지스터(104)의 소오스에 접속된다. 또 부하트랜지스터(104)의 드레인은 데이터프로그래밍용 하이레벨의 전원전압(VP)에 접속되는 한편 그 게이트는 외부신호에 응답해서 특정메모리셀에다 프로그램되는 "1" 또는 "0" 데이터를 인가해주기 위한 데이터입력회로(105)에 접속되는바, 이들 트랜지스터(104,C1)는 특정메모리셀에 데이터를 프로그래밍해주는 데이터기록회로를 구성하게 되고, 이 경우 이 데이터기록회로의 데이터프로그래밍동작은 제1도에서 설명한 데이트프로그래밍동작이 대응되게 적용된다.

제5도에는 3개의 곡선(I∼III)이 도시되어 있는바, 곡선(I)은 메모리셀에 데이터 "0"이 기록되는 경우 접지선(N2)에 가장 가깝게 위치한 메모리셀 즉 낮은 소오스저항을 갖는 메모리셀(M11)의 데이터기록특성(ID-VD)곡선을 나타내고, 직선적인 곡선(II)은 데이터기록회로를 형성하는 부하회로의 부하특성을 나타내며, 곡선(III)은 접지선(N2)으로부터 가장 먼거리 또는 2개의 접지선(N2) 사이의 중간점에서 큰 소오스저항을 갖는 메모리셀의 ID-VD 곡선을 나타낸다. 또 곡선(I)과 곡선(II)의 교차적(A)은 메모리셀에 데이터 "0"이 기록되는 경우 그 메모리셀의 최상동작점을 나타내는데, 이 동작점(A)에 의해 특정되는 드레인전류(ID)가 커질수록 셀트랜지스터의 드레인 부근에 위치되는 챈널영역에서 생성되는 뜨거운 전자의 수량이 많아지게 되고, 이에 따라 단위시간당 셀에 주입되는 전자의 수량도 증가되므로 메모리회로의 동작점이 그 애벌런쉬영역에 속하게 되면 데이터기록시간이 단축되게 된다.

또, 높은 소오스저항을 갖는 메모리셀의 ID-VD 곡선(III)과 메모리셀의 ID-VD곡선(II)을 비교해보면 대응되는 소오스저항의 차이에 대응되는 전압강하에 의해 높은 소오스저항을 갖는 메모리셀의 브레이트다운(break-down) 전압이 낮은 소오스저항을 갖는 메모리셀보다 높으므로 하나의 부하회로가 다른 소오스저항을 갖는 이들 메모리셀에 대해 사용되는 경우에는 ID-VD 곡선과 부하특성곡선의 교점이 서로 다르게 된다. 즉 예컨대 점(A)는 곡선(II)(III)의 점(B)과 다르게 되어 점(B)에 대한 드레인전류가 점(A)에 대한 드레인전류보다 작게 되는데, 이는 단위시간당 주입되는 전하가 적음을 의미하므로 데이터의 프로그래밍에 에러가 발생될 수 있게 되므로 정확한 데이터의 프로그래밍을 위해서는 긴 프로그래밍시간이 소요되게 된다.

그리고, 메모리회로의 동작점이 낮은 소오스저항과 부하특성곡선을 갖는 메모리셀의 ID-VD곡선의 교차점에서 설정되면 낮은 소오스저항을 갖는 메모리셀의 ID-VD곡선의 교차점에서 설정되면 낮은 소오스 저항을 갖는 메모리셀에 대한 데이터의 프로그래밍은 짧은 시간동안에 정확하게 이루어질 수 있게 되지만, 높은 소오스저항을 갖는 메모리셀은 데이터프로그래밍에서 에러가 발생되게 되는바, 정확한 데이터프로그래밍을 위해서는 긴 시간이 소요되게 된다. 이에 대해 메모리회로의 동작점이 높은 소오스저항의 부하특성곡선을 갖는 메모리셀에관한 ID-VD곡선의 교차점에서 설정되면 높은 소오스저항의 메모리셀에 관한 드레인전류(ID)가 너무 크게 되어 과도한 전력의 소비가 초래되게 된다.

상기한 바와 같이 종래의 반도체기억장치에는 데이터 기록시간이 길어지게 됨과 더불어 과도한 전력의 소비가 초래된다는 문제가 있었다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 첫째 부하특성곡선의 기울기를 작게 해주면서, 셀트랜지스터의 챈널길이의 편차에 대해서도 안정한 데이터기록특성을 달성할 수 있게 되고, 둘째 셀트랜지스터의 소오스저항차이에 의한 셀트랜지스터의 과도한 전력소비를 저감시켜주면서, 메모리셀에 주입되는 전자의 수량차이를 저감시켜 줄 수 있는 불휘발성반도체기억장치를 제공함에 그 목적이 있다.

상기한 첫째 목적을 달성하기 위한 본 발명의 불휘발성반도체기억장치는 전원전압(VP)과, 불휘발성메모리셀, 상기 전원전압과 상기 불휘발성메모리셀사이에 접속되면서 그 게이트가 입력데이터신호를 인가받도록 결합된 부하트랜지스터, 상기 전원전압과 메모리셀사이 및 부하트랜지스터에 직렬로 접속되면서 그 저항치가 상기 부하트랜지스터의 온저항(On-resistance) 보다 크게 설정되는 배선층(저항)으로 구성된다. 이 경우 상기 저항은 부하특성곡선을 결정해주게 되므로 부하특성곡선의 기울기가 보다 완만해지게 되어 직선적인형태로 되므로 셀트랜지스터의 챈널길이편차에 대해서도 데이터기록동작이 안정하게 이루어지게 된다.

또, 상기한 둘째 목적을 달성하기 위한 불휘발성반도체기억장치는 전원전압과, 불휘발성 메모리셀, 상기전원전압과 불휘발성 메모리셀사이에 접속되면서 그 게이트가 입력데이터신호를 인가받도록 결합된 부하트랜지스터, 이 부하트랜지스터와 상기 메모리셀사이에 접속된 열선택트랜지스터 및, 상기 전원전압 및 상기 메모리셀사이와 상기 부하트랜지스터에 직렬로 접속되어 상기 부하트랜지스터의 온저항 보다 큰 저항을 갖으면서 상기 인접된 2개의 열선택트랜지스터의 필드영역상에 배치된 배선층으로 구성된다. 이 경우, 상기 배선층은 상기 인접된 2개의 열선택트랜지스터사이의 필드영역상에 위치되므로 그 배선층에 대한 부가적인 칩영역이 필요하지는 않게 된다.

그리고, 본 발명의 다른 실시예에 따른 불휘발성반도체기억장치는 저항을 갖는 도전층을 통해 기준전압에 접속된 불휘발성 메모리셀을 포함하는 다수의 메모리셀과, 상기 메모리셀과 전원전압사이에 직렬로 접속된 다수의 반도체소자를 각각 포함하여 구성되고, 상기 다수의 반도체소자중 최소한 하나의 반도체소자에 대한 저항치는 상기 메모리셀회로와는 다르게 선정되면서 상기 도천층의 저항치에 따라 선택되게 된다. 이 경우 부하특성곡선의 기울기는 각 메모리셀의 소오스저항치에 따라 설정되게 되어 실제 메모리회로는 동일한 동작점으로 설정되므로 비록 메모리셀의 소오스저항이 다르더라도 모든 메모리셀에 대해 안정한 데이터기록이 실현되게 된다.

이하, 본 발명의 1실시예에 관한 불휘발성반도체기억장치에 대해 예시도면에 의거하여 상세히 설명한다.

제6a도 내지 제6c도는 본 발명의 1실시예에 따라 구성된 1비트메모리셀회로와 데이터기록회로를 각각 포함하는 3가지형태의 회로구성을 나타낸 도면으로, 이 제6a도 내지 제6c도에 도시된 회로구성에서 상기한 종래기술에 관련된 도면과 동일한 부분에는 동일한 참조부호로 표기해주고 있다. 또 이 제6a도 내지 제6c도에서 부하트랜지스터(104)와 열선택트랜지스터(C1), 셀트랜지스터(M11) 및 저항(R)이 데이터프로그래밍용 하이레벨의 전원전압(VP)과 접지전위(VS)사이에 직렬로 접속되어 있고, 이 경우 셀트랜지스터(M11)는 제어게이트와 부유게이트를 갖춘 2중게이트구조의 불휘발성 트랜지스터가 이용되며, 상기 부하트랜지스터(104)의 게이트는 프로그램되는 데이터입력신호(DIN)를 인가받도록 결합되는 한편, 열선택트랜지스터(C1)의 게이트는 도시되지 않은 열디코더에서 출력되는 열선택신호(COL1)에 결합되며, 셀트랜지스터(M11)의 제어게이트는 도시되지 않은 행선택디코더로부터 출력되는 행선택신호(WL1)에 결합된다. 또 제6a도의 회로에서는 저항(R)이 프로그램용 전원전압(VP)과 부하트랜지스터(104) 사이에 삽입되어있고, 제6b도의 회로에서는 저항(R)이 부하트랜지스터(104)와 열선택트랜지스터(C1) 사이에 삽입되어 있으며, 제6c도의 회오에서는 저항(R)이 열선택트랜지스터(C1)와 셀(M11) 사이에 접속되어 있다.

제7a도에는 제6b도와 제6c도의 구성에 따라 배열된 PROM의 일부 패턴을 나타낸 도면인바, 이 제7a도의 IIIB-IIIB선에 따르는 단면도가 제7b도에 도시되어 있다 . 이 제7a도와 제7b도에서 도면의 참조부호 1은 반도체기판, 2는 열선택트랜지스터의 소오스 또는 드레인, 3은 게이트전극리이드선, 4는 필드절연막을 나타낸다. 그리고, 이 실시예에서는 저항(R; 배선층)이 다결정실리콘층으로 구성되게 되는바, 이 저항(R)은 불순물확산층으로 대체시킬 수도 있게 된다. 또, 상호접속배선(12∼14,103)은 알루미늄으로 형성되면서, 접속구멍(11)을 통해 저항(R)과 접속되고, 상기 게이트전극(3)은 다결정실리콘으로 형성된다. 여기서, 저항(R)의 저항치는 부하트랜지스터(104)의 온저항과 같거나 크게 해주는 것이 바람직하게 되는데, 예컨대 저항(R)이 부하특성곡선을 주로 결정하도록 그 저항치가 선택되면 부하특성곡선의 기울기가 보다 직선적이면서 보다 완만하게 되어 제2b도의 곡선(V)에 가깝게 된다. 또 저항(R)은 제7a도와 제7b도에 도시된 바와 같이 인접된 열선택트랜지스터(C1∼Cn) 사이의 필드산화막상에 형성되게되므로 저항의 형성은 반도체칩에 대해 부가적인 영역을 전혀 필요로 하지 않게 된다.

제8a도 내지 제8c도는 상기 제6a도 내지 제6c도의 회로구성을 변형시킨 1비트메모리셀과 데이터기록회로를 포함한 회로의 회로도를 나타낸 도면으로, 이 실시예에서는 데이터 입력신호(DIN)와 열선택신호(COL1)의 전위가(VP＋VTH) 또는 그 이상으로 증가되어 있고, 또 저항(R)이 보다 직선적인 형태와 보다 완만한 기울기로 되는 부하특성곡선을 얻도록 제공되고, 더욱이 드레인전류가 프로그램전압(VP)으로 흐르게 되므로 제8d도에 도시된 특성곡선(V)에 도시된 바와 같이 부하특성곡선이 더욱 완만하게되며, 이에 따라 이 실시예에서는 데이터기록특성이 더욱 개선된다. 그리고, 제8d도에 도시된 특성곡선(I, II, III, IV)은 각각 상기 제2b도에서의 특성곡선(I, II, III, IV)과 대응된다.

제9도는 본 발명의 다른 실시예에 따른 PROM의 회로구성을 나타내는 도면으로, 이 제9도에 도시된 바와 같이 메모리셀의 제어게이트는 행디코더(101)의 출력신호를 인가받도록 결합되는 한편, 드레인은 열선(N3)에 접속되면서 그 소오스는 그 소오스와 접지선(N2) 사이의 상호접속배선(N1)의 저항을 나타내는 소오스저항(R)을 경유해서 접지선(N2)에 접속된다. 또 열선(N3)이 MOW 트랜지스터(C1)의 소오스에 접속되고, 이 MOW 트랜지스터(C1)의 게이트가 열디코더(102)의 출력신호를 인가받도록 결합된 열선택선(COL1)에 접속되며, 부하트랜지스터(104)의 드레인은 데이터프로그래밍용 하이레벨전위의 전원전압(VP)에 결합되면서 그 게이트는 외부신호에 응답해서 특정한 메모리셀에 프로그램되어지는 "1" 또는 "0"의 데이터를 공급해주는 데이터입력회로(105)에 접속되고, 또 트랜지스터(104,C1)와 저항(R)은 메모리셀(M11)에 대해 데이터를 프로그램해주기 위한 데이터기록회로를 구성하게 되는바, 이 데이터기록회로에 의한 데이터 프로그램밍 동작은 제1도를 참조해서 설명한 데이터프로그래밍동작과 대응되게 이루어진다.

그리고, 제9도에 도시된 회로에서 불순물확산층 또는 다결정실리콘층으로 구성된 저항(R1-R8)이 각각 부하트랜지스터(104)와 열선택트랜지스터(C1-C8)의 드레인사이에 접속되는데, 이들 저항(R1-R8)의 저항치는 그 저항과 결합된 메모리셀의 소오스저항치에 대해 반비례하도록 설정되며, 이 경우 R1＞R2＞R3＞R4, R8＞R7＞R6＞R5, R1=R8, R2=R7, R3=R6, R4=R5의 관계로 되고, 이러한 관계는 메모리셀(M11∼M18)이 2개의 접지선(R2) 사이에 위치되면서, 메모리셀의 소오스저항이 접지선으로부터 메모리셀이 위치되는 거리에 비례해서 증가되는 사실에 기인한다.

즉, 저항(R1∼R8)을 갖추고서 배열되어 저항치를 갖고서 선택되는 PROM에서 가장 낮은 소오스저항을 갖는 메모리셀(M11)과 결합된 저항(R1)은 부하회로(104)를 포함하여 구성된 부하회로의 부하특성에 최대로 관여하게 되어 가장 완만한 부하특성(제10도의 곡선(II))을 제공하게 되고, 가장 높은 소오스저항을 갖는 메모리셀(M14)에 결합된 저항(R4)이 부하회로의 부하특성에 최소로 관여하게 되어 가장 급격한 기울기의 부하특성곡선(제10도의 곡선(IV))을 제공하게 된다. 그러므로, 모든 셀트랜지스터의 동작점이 실제 드레인전류와 동일한 레벨(제10도의 점(A)(B))로 설정될 수 있게 되고, 이 결과 셀트랜지스터의 부유게이트에 주입되는 전자의 수량은 실제 동일하게 된다. 덧붙혀 말하자면, 제10도에서 곡선(I)은 접지선(N2)에 가장 가까운 셀트랜지스터(M11)의 ID-VD곡선을 나타내고, 곡선(III)은 접지선(N2)에서 가장 멀리 떨어진 셀트랜지스터(M14)에 대한 데이터기록회로의 부하특성곡선을 나타내는데, 이 경우 데이터기록회로는 가장 큰 저항치를 갖는 저항(R1)을 포함하게 된다. 그리고, 특성곡선(IV)은 메모리셀(M14)에 대한 데이터기록회로의 부하특성곡선으로서, 이 경우 데이터기록회로는 저항(R4)을 포함하게 된다.

한편, 제11도는 제9도에 도시된 회로구성에 대한 변형 예를 나타낸 도면으로, 이 제11도에 도시된 PROM의 변형예에서는 하나의 부하저항이 인접된 2개의 열선택트랜지스터에 공통으로 결합되는데, 이 제11도에 도시된 바와 같이 예컨대 저항(R1)은 부하트랜지스터(104)의 일단과, 인접된 2개의 열선택트랜지스터(C1, C2)의 다른 단에 접속되며, 이러한 변형예는 반도체기억장치에 대해 필요한 칩영역면적을 절감해줄 수 있게 된다.

제12도에는 상기 제9도에 도시된 회로구성의 다른 변형예를 나타낸 회로구성이 도시되어 있는데, 이 제12도에 도시된 변형예에서는 부하저항(R1∼R8)이 각각 열선택트랜지스터(C1∼C8)와 메모리셀(M11∼M18)사이에 접속되어 있다.

제13도에는 본 발명의 또 다른 실시예에 따른 불휘발성반도체기억장치가 도시되어 있는바, 이 제13도에 도시된 회로구성에서 열선택트랜지스터(C1∼C8)의 기하학적 크기는 제9도에 도시된 회로에서 부가적으로 사용되는 저항(R1∼R8)의 저항치를 갖도록 선정되는 점을 제외하면 제4도에 도시된 회로구성과 동일하게 되어 있다.

제14도에는 본 발명의 또 다른 실시예에 다른 불휘발성반도체기억장치에 대한 회로구성이 도시되어 있는바, 이 제14도에 도시된 회로구성에서는 부하트랜지스터(104₁∼104₈)가 사용되어 각 열선택트랜지스터(C1∼C8)에 접속되고, 이 경우 상기 부하트랜지스터(104₁∼104₈)의 기하학적크기는 제9도에 사용되는 저항(R1∼R8)의 저항치를 갖도록 선정된다.

이러한 회로구성에서는 외부적으로 공급되는 데이터 "1" 또는 "0"과 어드레스회로(201)로부터의 어드레스신호(A0,

,A1,

,A2,

)에 따라 데이터입력회로(105)에서는 각 부하트랜지스터(104₁,104₄,…,104₈)의 게이트에 데이터입력신호(DIN1,DIN2,…,DIN8)을 인가해 주게 되고, 상기 데이터입력회로(105)에 인가되어 부하트랜지스터를 지정해서 선택해주는 어드레스신호는 메모리셀을 지정해서 선택해주는데 사용되는 어드레스신호에 대응된다. 즉, 예컨대, 어드레스신호가 메모리셀(M11)을 지정해주는 경우에는 부하트랜지스터(104₁)가 입력데이터신호(DIN₁)에 의해 선택되고, 이때 잔여의 부하트랜지스터는 오프상태로 유지된다. 이와 유사하게 어드레스신호가 메모리셀(M18)을 지정해주는 경우에는 부하트랜지스터(104₈)가 선택되는 한편, 잔여의 부하트랜지스터는 비선택상태로 남아있게 된다.

제15도는 제14도에 사용된 데이터입력회로(105)의 간편성을 도모하기 위해 1비트회로구성만을 제한적으로 도시해 놓고 있는데, 상기 제14도에 도시된 회로에는 8개의 메모리셀이 갖추어져 있음에 따라 실제 데이터 입력회로에서는 제15도에 도시된 회로구성을 8개 포함하게 되고, 이 제15도에서 도면중 참조부호는 Ai,

는 i번째비트(i=1∼8)에 대한 어드레스신호를 나타낸다.

제16도에는 DATA와 Ai,

및

의 신호파형도가 도시되어 있는바,

은 기록신호로서, 이 기록신호(

)가 로우레벨인 경우 DATA가 메모리셀에 기억된다.

제17도에는 하나의 부하트랜지스터가 인접된 2개의 열선택트랜지스터에 대해 제공되는 구성예가 도시되어 있는바, 예컨대 부하트랜지스터(104₁)는 인접된 2개의 열선택트랜지스터(C1,C2)에 접속되어 있고, 이 경우 어드레스회로(201)에서는 4비트어드레스신호(A0,

,A1,

)가 생성되게 된다.

상기한 바와 같이 본 발명에 다른 불휘발성반도체기억장치에는 부하저항이 부가적으로 사용되는데, 이 부하저항의 저항치는 실제 부하회로의 부하특성을 결정하도록 선정되므로 부하특성곡선은 보다 완만한 기울기와 직선적인 형태로 되고, 이에 따라 데이터의 기록동작은 셀트랜지스터의 챈널길이편차에 대해서도 안정하게 이루어지게 되고, 더욱이 부가적인 부하저항을 사용하더라도 칩영역의 증가는 거의 없게 된다.

또, 부하저항의 저항치는 셀트랜지스터의 소오스저항에 반비례되도록 선정되는바, 이는 셀트랜지스터의 드레인전류를 형성시켜주게 되므로 실제 전력의 손실절감과 더불어 셀트랜지스터에 안정하면서도 균등하게 전자가 주입된다.

상기한 바와 같이 본 발명에 의하면, 부하특성곡선의 기울기가 완만하게 되면서 셀트랜지스터의 챈널길이 편차에 대해서도 데이터기록특성이 안정되고, 또 셀트랜지스터의 소오스저항치의 차이에 의한 전력소비를 절감시켜주면서 메모리셀에 주입되는 전자의 수량이 균일해지게 되는 불휘발성반도체기억장치를 제공할 수 있게 된다.

Claims

전원전압(VP)과, 불휘발성메모리셀(M11) 및, 상기 전원전압(VP)과 불휘발성메모리셀(M11) 사이에 접속되면서 게이트가 입력데이터신호를 인가받도록 결합된 부하트랜지스터(104), 및 상기 전원전압(VP)과 상기 메모리셀(M11)사이에 접속되면서 상기 부하트랜지스터(104)의 온(on)저항보다 큰 저항치를 갖는 배선층(R)으로 구성된 것을 특징으로 하는 불휘발성반도체기억장치.
제1항에 있어서, 상기 배선층(R)은 다결정실리콘층으로 형성된 것을 특징으로 하는 불휘발성반도체기억장치.
제1항에 있어서, 상기 배선층(R)은 불순물확산층으로 형성된 것을 특징으로 하는 불휘발성반도체기억장치.
제1항에 있어서, 상기 배선층(R)은상기 전원전압(VP)과 상기 부하트랜지스터(104)사이에 설치된 것을 특징으로 하는 불휘발성반도체기억장치.
제1항에 있어서, 상기 부하트랜지스터(104)와 상기 메모리셀(M11) 사이에는 열선택트랜지스터(C1)가 접속된 것을 특징으로 하는 불휘발성반도체기억장치.
제5항에 있어서, 상기 배선층(R)은 상기 열선택트랜지스터(C1)와 상기 부하트랜지스터(104) 사이에 설치된 것을 특징으로 하는 불휘발성반도체기억장치.
제5항에 있어서, 상기 배선층(R)은 상기 열선택트랜지스터(104)와 상기 메모리셀(M11) 사이에 설치된 것을 특징으로 하는 불휘발성반도체기억장치.
전원전압(VP)과 불휘발성메모리셀(M11), 상기 전원전압(VP)과 상기 불휘발성메모리셀(M11)사이에 접속되면서 그 게이트가 입력데이터신호를 인가받도록 결합된 부하트랜지스터(104), 상기 부하트랜지스터(104)와 상기 불휘발성메모리셀(M11) 사이에 접속된 열선택트랜지스터(C1) 및 상기 전원전압(VP)과 상기 메모리셀(M11) 사이 및 부하트랜지스터(104)에 직렬로 접속되어 상기 부하트랜지스터(104)의 온저항보다 큰 저항치를 갖으면서 상기 인접된 2개의 열선택트랜지스터(C1) 사이의 필드영역상에 배치되는 배선층(R)으로 구성된 것을 특징으로 하는 불휘발성반도체기억장치.
제8항에 있어서, 상기 배선층(R)은 다결정실리콘층으로 형성된 것을 특징으로 하는 불휘발성반도체기억장치.
제8항에 있어서, 상기 배선층(R)은 불순물확산층으로 형성된 것을 특징으로 하는 불휘발성반도체기억장치.
제8항에 있어서, 상기 배선층(R)은 상기 전원전압(VP)과 상기 부하트랜지스터(104) 사이에 설치된 것을 특징으로 하는 불휘발성반도체기억장치.
제8항에 있어서, 상기 배선층(R)은 상기 열선택트랜지스터(C1)와 상기 부하트랜지스터(104) 사이에 설치된 것을 특징으로 하는 불휘발성반도체기억장치.
제8항에 있어서, 상기 배선층(R)은 상기 열선택트랜지스터(C1)와 상기 메모리셀(M11) 사이에 설치된 것을 특징으로 하는 불휘발성반도체기억장치.
저항치를 갖는 도전층(N1)을 통해 기준전압에 접속되는 불휘발성메모리셀을 각각 포함하는 다수의 메모리셀회로와, 전원전압(VP)과 상기 메모리셀(M11) 사이에 직렬로 접속된 다수의 반도체소자로 구성되고, 상기 다수의 반도체소자중 최소한 하나의 반도체소자의 저항치는 상기 메모리셀회로와는 다르게 설정되면서 상기 도전층의 저항치에 따라 선택되는 것을 특징으로 하는 불휘발성반도체기억장치.
제14항에 있어서, 상기 다수의 반도체소자의 전원전압(VP)과 결합되면서 게이트가 입력데이터신호(DIN)에 결합된 부하트랜지스터(104)와, 상기 메모리셀에 결합되면서 게이트가 열선택신호에 결합된 열선택트랜지스터(COL1), 상기 부하트랜지스터(104)와 상기 열선택트랜지스터(COL1) 사이에 접속된 저항(R1)으로 구성되고, 상기 최소한 하나의 반도체소자는 상기 저항(R1)인 특징으로 하는 불휘발성반도체기억장치.
제15항에 있어서, 상기 저항(R1)은 다결정실리콘층으로 형성된 것을 특징으로 하는 불휘발성반도체기억장치.
제15항에 있어서, 상기 저항(R1)은 불순물확산층으로 형성된 것을 특징으로 하는 불휘발성반도체기억장치.
제14항에 있어서, 상기 다수의 반도체소자는 전원전압(VP)에 결합되면서 그 게이트가 입력데이터신호(DIN)에 결합된 부하트랜지스터(104)와, 상기 부하트랜지스터(104)에 결합되면서 그 게이트가 열선택신호가 결합된 열선택트랜지스터(COL1) 및 상기 메모리셀(M11)과 상기 열선택트랜지스터(COL1) 사이에 접속된 저항(R1)으로 구성되고, 상기 반도체소자중 최소한 하나의 반도체소자는 상기 저항(R1)인 것을 특징으로 하는 불휘발성반도체기억장치.
제18항에 있어서, 상기 저항(R1)은 다결정실리콘층으로 형성된 것을 특징으로 하는 불휘발성반도체기억장치.
제18항에 있어서, 상기 저항(R1)은 불순물확산층으로 형성된 것을 특징으로 하는 불휘발성반도체기억장치.
제14항에 있어서, 상기 다수의 반도체소자는 상기 전원전압(VP)에 결합되면서 그 게이트가 입력데이터신호(DIN)에 결합된 부하트랜지스터(104)와, 상기 메모리셀에 결합되면서 그 게이트가 열선택신호에 결합된 열선택트랜지스터(COL1)로 구성되고, 상기 최소한 하나의 반도체소자는 상기 열선택트랜지스터(COL1)인 것을 특징으로 하는 불휘발성반도체기억장치.
제14항에 있어서, 상기 다수의 반도체소자는 상기 전원전압(VP)에 결합되면서 그 게이트가 입력데이터신호(DIN)에 결합된 부하트랜지스터(104)와, 상기 메모리셀에 결합되면서 그 게이트가 열선택신호에 결합된 열선택트랜지스터(COL1)로 구성되고, 상기 최소한 하나의 반도체소자는 상기 부하트랜지스터(104)인 것을 특징으로 하는 불휘발성반도체기억장치.