[go: up one dir, main page]

KR910006975B1 - 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법 - Google Patents

도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법 Download PDF

Info

Publication number
KR910006975B1
KR910006975B1 KR1019880701007A KR880701007A KR910006975B1 KR 910006975 B1 KR910006975 B1 KR 910006975B1 KR 1019880701007 A KR1019880701007 A KR 1019880701007A KR 880701007 A KR880701007 A KR 880701007A KR 910006975 B1 KR910006975 B1 KR 910006975B1
Authority
KR
South Korea
Prior art keywords
openings
deposited
tungsten
layer
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019880701007A
Other languages
English (en)
Other versions
KR890700268A (ko
Inventor
조셉 이. 파브
마우 롱 친
Original Assignee
휴우즈 에어크라프트 캄파니
에이. 더블유. 카람벨라스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 에어크라프트 캄파니, 에이. 더블유. 카람벨라스 filed Critical 휴우즈 에어크라프트 캄파니
Publication of KR890700268A publication Critical patent/KR890700268A/ko
Application granted granted Critical
Publication of KR910006975B1 publication Critical patent/KR910006975B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H10W20/057
    • H10W20/01

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법
[도면의 간단한 설명]
기술된 본 발명의 장점 및 특징은 본 분야에 숙련된 기술자들이 첨부 도면을 참조하여 다음의 상세한 설명을 읽음으로써 쉽게 알 수 있게 된다.
제1a~d도는 본 발명의 방법의 한 실시예를 개략적으로 도시한 도면이고,
제2a~c도는 본 발명의 방법의 다른 실시예를 개략적으로 도시한 도면이며,
제3a~d도는 본 발명의 방법의 또 다른 실시예를 개략적으로 도시한 도면이고,
제4a~e도는 본 발명의 방법의 또 다른 실시예를 개략적으로 도시한 도면이며,
제5a~e도는 본 발명의 방법의 또 다른 실시예를 도시한 도면이다.
[발명의 상세한 설명]
[발명의 배경]
기술된 본 발명은 장치와 금속화(metallization)층 사이, 또는 집적 회로의 금속화층들 사이에 도전 경로를 제공하는 기술에 관한 것으로, 특히 장치 및 집적 회로의 금속화층을 상호 접속시키기 위한 도전성 플러그(conductive plug)를 형성하는 기술에 관한 것이다.
집적 회로에서, 기판 내에 형성된 장치 또는 소자들은 마스킹(masking) 및 피착(deposition)의 연속 공정에 의해 전형적으로 형성되는 금속(예를 들면, 알루미늄) 리드(lead)와 상호 접속된다.
마스킹 및 피착 공정을 금속화라고 부르며, 일반적으로 절연 산화물 또는 유리층의 상부 상에 금속화층을 제공한다. 금속화층이 위에 피착되는 절연 산화물 또는 유리는 일반적으로 (a) 실리콘 또는 폴리실리콘에의 금속화 접점, 또는 (b) 다른 금속화층에의 금속화 비아(via)를 형성하기 위한 개구(opening) 또는 윈도우(window)를 포함한다.
그러나, 공지된 금속화 기술에 의하면, 접점 및 비아 개구 또는 윈도우가 2개 및 3개의 금속화층 용으로 선택적으로 배치되어야 한다. 이러한 선택은 사진 석판(photolithographic) 및 피착 공정의 제한에 기인하여 요구된다.
공지된 금속화 기술은 프래너화(planarized) 및 비-프래너화 공정을 포함한다. 본 명세서에서 사용한 바와 같이. 프래너화 공정은 금속의 피착 전에 절연층의 표면을 평활화(smooting)시키는 것이다. 프래너화 표면은 거의 연속적인 프래너 표면을 포함하거나, 다른 레벨(level)의 프래너 영역을 포함할 수 있다. 어느 경우에나, 절연층의 상부 표면이 평활화된다.
특히, 비-프래너화 공정에 의하면, 소정의 영역을 통해 단 1개의 개구만이 허용된다. 다시 말하면, 단 1개의 층이 소정의 영역을 통해 개구를 갖게 된다. 또한, 개구는 다른 개구로부터 최소한 선정된 거리로 있어야 한다. 실제 거리는 인접 개구가 바로 인접한 산화물층 내에 있는지의 여부에 좌우된다.
프래너화 공정에 의하면, 제한이 엄격하지 않다. 개구가 인접산화물층 상에 있지 않는한 소정의 영역을 통해 1개 이상의 개구가 있을 수 있게 된다. 그러나, 공정의 제한으로 인해, 개구를 통해 피착된 금속의 상부는 요면(indentation)을 포함하고 인접 개구들 사이에 최소 공간이 요구된다. 이러한 공간의 필요성은 비-프래너화 공정보다 덜 엄격하다.
공지된 금속화층 비-프래너화 및 프래너화 공정에 관련된 설계 규정의 결과로, 루팅(routhing)은 필수적으로 복잡하고 어렵게 된다. 또한, 이러한 설계 규정은 장치 밀도를 제한시키나, 비-프래너화 공정에 비해 프래너화 공정으로 큰 밀도를 달성하게 된다.
금속화 접점 및 비아의 공지된 공정의 다른 고려사항은 개구의 최소 크기의 제한이다. 특히, 개구가 너무 작게 형성되면, 개구의 연부(edge)에 피착된 금속화층이 너무 얇게 되어 균열될 수 있다. 최소 개구 크기의 제한은 또한 장치 밀도에 악 영향을 미친다.
[발명의 요약]
그러므로, 인접한 산화물층 상의 다른 개구의 위치에 관련하여 한 산화물층 상의 개구의 위치에서 유연성(flexibility)을 갖게 하는 도전적으로 충전된(filled) 집적 회로 구조 접점 및 비아 개구를 제공하는 것이 이롭다.
또한, 유효한 루팅을 허용하는 도전적으로 충전된 집적 회로 구조 접점 및 비아 개구를 제공하는 것이 이롭다.
다른 장점은 작아진 크기의 도전적으로 충전된 접적 회로 구조 접점 및 비아 개구를 제공하는 것이다.
또 다른 장점은 장치의 고밀도를 허용하는 도전적으로 충전된 집적 회로 구조 접점 및 비아 개구를 제공하는 것이다.
또 다른 장점은 프래너화된 도전적으로 충전된 집적 회로 구조 접점 및 비아 개구를 제공하는 것이다.
상술한 장점 및 그외의 다른 장점은 도전성 플러그로 집적 회로 내의 접점 및 비아 개구를 충전하기 위한 방법에서 본 발명에 의해 제공된다. 이 방법은 (a) 반-절연 또는 도전 영역상에 각각 배치되어 노출되는 1개 이상의 개구를 프래너화 산화물층내에 형성하고, (b) 각각의 프래너화 도전 플러그를 형성하기 위해 산화물층의 인접 표면과 거의 동일한 레벨로 도전성 물질로 1개 이상의 개구를 충전하는 단계들을 포함한다.
본 발명의 또 다른 형태는 (a) 관련된 반-절연 또는 도전 영역상에 각각 배치되어 노출되는 1개 이상의 제1개구를 프래너화 산화물층 내에 제1의 선정된 깊이로 형성하고, (b) 제2의 선정된 깊이에 대응하는 레벨로 도전성 물질로 1개 이상의 제1개구를 부분적으로 충전하며, (c) 관련된 반-절연 또는 도전 영역상에 각각 배치되어 노출되는 1개 이상의 제2개구를 프래너화 산화물층 내에 제2의 선정된 깊이로 형성하고, (d) 개구 내에 각각의 프래너화 플러그를 형성하기 위해 거의 동일한 레벨로 1개 이상의 제1 및 제2개구를 충전하는 단계들을 포함하는 방법에 관한 것이다.
다음의 상세한 설명 및 여러 도면에서, 동일한 소자에는 동일한 참조 번호를 붙였다.
이제 제1a도를 참조하면, 상이한 깊이의 개구(11,13)이 프래너화 산화물층(15) 내에, 예를 들어 적당한 마스킹 및 에칭(etching)에 의해 형성된다. 개구(11,13)의 측면은 수직으로 되고, 개구의 하부 및 개구(11,13)의 사이의 영역과 인접 영역의 상부는 수평으로 된다. 개구(11,13)은 양호하게 동일한 직경으로 되어있다.
[상세한 설명]
산화물층(15)는 두꺼운 필드(field) 산화물층(21)내에 병합되는 얇은 게이트(gate) 산화물층(16)상에 형성된 것으로 도시되어 있다. 게이트 산화물(16) 및 필드 산화물(21)은 기판(substrate, 17)상에 형성된다. 개구(11)은 기판(17)의 일부를 노출시키고, 개구(13)은 필드 산화물(21)상에 형성되는 폴리실리콘(polysilicon)층(19)의 일부를 노출시킨다. 개구(11)에 의해 노출된 기판(17)의 일부는 장치의 도우프된(doped) 영역의 일부로 될 수 있고, 폴리실리콘층(19)는 장치의 게이트를 형성할 수 있다.
이해하기에 용이하게 하기 위하여, 본 발명의 다른 실시예가 제1도에 도시된 게이트 산화물층(16), 기판(17), 폴리실리콘층(19) 및 필드 산화물(21)을 포함하는 것으로 도시되어 있으나, 이러한 구조물은 각각의 도면에 도시되어 있지 않다. 본 명세서에서의 설명은 주로 이해하기에 용이하게 하기 위해 실리콘 접점용의 개구에 대해 기술되어 있으나, 본 발명은 이에 제한되지 않고 금속화층을 상호 접속시키는 비아용 개구에 응용된다는 것을 알아야 된다.
폴리 또는 비정질(amorphous) 실리콘은 제1b도에 도시된 바와 같이 얇게(약 100Å 내지 1000Å) 피착된 실리콘 블랭킷(blanket)층(23)을 제공하기 위해 제1a도의 구조물 상에 화학적으로 증착된다. 그 다음, 제1b도의 구조물은 이방성(anisotropic) 실리콘에칭(etch)되어, 구조물의 수평 표면으로부터 증착된 실리콘층(23)을 제거시키고, 수직 표면 상에 증착된 실리콘층(23)을 상당히 남겨둔다. 개구(11,13)의 상부 내에 증착된 실리콘층(23)이 제1c도의 구조물을 발생시키기 위해 제거되도록 과대-에칭(over-etch)하는 것이 적당하다. 과대-에칭은 다음 단계에서 선택적으로 증착되는 텅스텐(tungsten)으로 개구(11,13)이 과충전(overfilling)되는 것을 억제시킨다.
이방성 에칭의 단계 후에, 텅스텐이 화학 증착에 의해 증착된다. 텅스텐은 실리콘 및 금속에 선택적으로 증착되므로, 화학 증착된 텅스텐은 개구(11,13)의 하부의 실리콘 및 개구(11,13)의 측면상에 증착된 실리콘층(23)상에만 증착된다. 텅스텐이 금속상에 증착되기 때문에, 텅스텐은 또한 금속화층에서 비아 개구용으로 적당히 증착된다.
텅스텐의 증착은 제1d도에 도시된 바와 같이 개구(11,13)을 충전하는 증착된 프래너화 텅스텐 플러그(25,27)을 제공하도록 제어된다. 최적화게는, 구조물의 상부가 프래너화된 상태로 유지되도록 최종 텅스텐 플러그(25,27)의 상부만이 주위의 수평표면 보다 약간 높게 되어야 한다.
제1d도의 텅스텐 플러그(25,27)은 텅스텐의 적합한 증착 성장의 병합 상태를 개략적으로 나타내는 중앙에 위치한 수직 경계선을 포함한다. 본 발명의 다른 실시예는 또한 동일한 이유 때문에 증착된 영역 내의 수직 경계선으로 개략적으로 도시되어 있다. 증착된 구조물이 다른 가열(heating) 공정을 받게될 때를 식별할 수 있도록 이러한 경계선은 결국 중지된다는 것을 알아야 된다.
제2a도 내지 제2c도를 참조하면, 상이한 깊이로 되어있고 상이한 직경으로 될 수 있는 비아 또는 접점 개구를 금속화시키기 위한 본 발명에 따른 다른 기술이 도시되어 있다. 이 기술에 의해 예상된 각각의 개구는 제1a도 내지 제1d도에 관련되어 상술한 바와 같이 실리콘 또는 금속으로 된 하부를 갖고 있다.
제2a도는 프래너화 산화물층(115) 내에 개구(111)을 갖고 있는 구조물을 도시한 것이다. 예를 들어, 개구(111)은 적당한 마스킹 및 에칭에 의해 형성된다. 후속 공정에 따라 얕은 개구(113)이 형성되는데, 이것의 다음 위치는 대시라인(dashed line)으로 도시되어 있다. 그 다음에는 텅스텐이 화학 증착되어 개구(111)이 하부로부터 충전되게 한다. 텅스텐 화학 증착은 부분적으로 충전된 개구(111)의 깊이가 제2b도에 도시된 바와 같이 다음 개구(113)의 예상 깊이와 동일하게 되도록, 텅스텐 플러그(125)를 제공하도록 제어된다.
그 다음, 개구(113)이 예를들어, 마스킹 및 에칭에 의해 형성되고, 그 다음, 텅스텐이 화학적으로 증착된다. 이러한 증착에 따라, 개구(111,113)은 증착된 프래너화 텅스텐 플러그(125,127)로 충전된다. 화학 증착은 증착된 텅스텐 플러그(125,127)의 상부가 주위의 수평 표면 보다 약간 높게 되어 구조물의 상부가 프래너화 상태로 유지되도록 제어된다. 최종 구조물은 제2c도에 도시되어 있다.
제2a도 내지 제2c도에 도시한 기술은 접점 또는 비아 개구의 깊이 및 직경이 많이 상이한 응용 분야에서 유용하게 사용될 수 있다. 이러한 기술은 소정 깊이의 각각의 접점 또는 비아 개구를 위한 특정한 마스크 및 에칭 공정을 사용하는데, 그 다음에는 텅스텐의 화학 증착이 뒤따른다.
상이한 깊이 및 직경의 개구를 위한 분리된 마스크, 에칭 및 부분 충전 단계를 상술한 바와 같이 사용하면, 분리된 마스크를 사용함으로써 개구의 크기 및 깊이를 더욱 정밀하게 제어하게 되기 때문에, 이전의 층보다 더욱 양호하게 정렬(alignment) 되게 된다.
예를 들어, 정렬 정합(registration)이 약 40% 개선될 수 있다. 또한 더 깊은 깊이의 개구를 부분적으로 충전하면, 개구들이 하부로부터 모든 균일하게 충전되기 때문에, 더욱 프래너화된 플러그를 제공할 수 있다. 전술한 바와 같이, 개구(111,113)은 상이한 직경으로 될 수 있어, 개구가 하부로부터 충전되기 때문에 프래너화된 플러그를 제공하게 된다.
이제 제3a도 내지 제3d도를 참조하면, 프래너화된 도전적으로 충전된 접점 및 비아 개구를 제공하기 위한 본 발명에 의해 예상된 또 다른 기술이 도시되어 있다. 이 기술에 따라, 상이한 깊이로 될 수 있는 동일한 직경의 개구(211,213)이 프래너화된 산화물층(215)내에 (예를 들어, 마스킹 및 에칭에 의해) 형성된다. 본 발명에 의해 예상된 다른 기술에 의하면, 개구(211,213)의 하부가 실리콘 또는 금속으로 될 수 있다. 최종 구조물은 제3a도에 도시되어 있다.
그 다음, 텅스텐이 증착되는 선택된 물질이 제3b도에 도시된 바와 같이, 이러한 선택된 물질의 얇게(100Å-1000Å) 증착된 블랭킷층을 제공하기 위해 제3a도의 구조물 상에 화학적으로 증착된다. 이 물질로는 내화(refractory) 금속 규화물(silicide) 또는 실리콘, 티타늄 질화물(titanium nitride), 티타늄, 텅스텐 이규화물(disilicide), 티타늄-텅스텐 합금(alloy), 텅스텐 질화물, 또는 텅스텐이 증착되는 그외의 다른 물질이 있다.
그 다음, 텅스텐은 구조물상에 화학적으로 증착되고, 증착된 층(229)는 텅스텐의 접착층으로서 작용한다. 특히, 접점 또는 비아 개구(211,213)은 측면으로부터 충전되고, 최종 구조물은 제3c도에 도시된 바와 같이 개구(211,213)을 충전하고 개구(211,213)의 상부로부터 상향으로 확장되는 증착된 텅스텐 층(231)을 포함한다.
그 다음, 제3c도의 구조물은 접점 및 비아 개구(211,213) 내에 텅스텐만이 남게 될 때까지 균일하게 에칭된다. 최종 구조물은 제3d도에 도시된 바와 같이, 개구(211,213)내에 프래너화된 텅스텐 플러그(225,227)을 포함한다.
이제 제4a도 내지 제4e도를 참조하면, 도우프된 폴리실리콘 플러그로 접점 또는 비아 개구를 충전하기 위한 본 발명에 의해 예상된 기술이 도시되어 있다. 상이한 깊이로 될 수 있는 동일한 직경의 개구(311,313)은 산화물층(315) 내에 형성된다. 최종 구조물은 제4a도에 도시되어 있다. 선택된 물질은 제4b도에 도시된 바와 같이, 얇은 (100Å-1000Å) 블랭킷 증착층(329)를 제공하기 위해 제4a도의 구조물 상에 화학적으로 증착되거나 스퍼터된다. 선택된 물질은 확산 장벽(diffusion barrier)으로서 작용하고, 내화 금속 규화물이나, 티타늄, 티타늄 텅스텐, 티타늄 질화물, 또는 텅스텐 질화물로 구성될 수 있다. 이러한 증착 물질의 최종 구조물은 제4b도에 도시되어 있다. 증착 물질은 또한 텅스텐으로도 될 수 있는데, 텅스텐의 경우에 최종 구조물은 다른 물질의 구조물과 상이하고, 제5a도 내지 제5e도에 관련하여 설명하겠다.
제4b를 참조하면, 텅스텐 이외의 다른 물질로 된 증착층(329)가 이 구조물의 수평 및 수직 표면에 덮여 있다. 그 다음, 제4c도에 도시된 바와 같이 증착된 폴리실리콘층(331)을 제공하기 위해 실리콘이 화학적으로 증착된다. 증착된 폴리실리콘층(331)은 개구(311,313)을 충전시키고, 이러한 개구의 상부로부터 상향으로 확장된다. 그 다음, 피착된 폴리실리콘층(331)은 제4d도에 도시된 바와 같이 이온 주입(ion implantation)에 의해 도우프된다. 도우프된 폴리실리콘은 가열에 의해 활성화되고, 그 다음, 구조물은 제4e도에 도시된 바와 같이 개구(311,313) 내에 프래너화된 도우프 실리콘 플러그(325,327)을 제공하도록 에칭된다.
이제 제5a도 내지 제5e도를 참조하면, 도우프된 폴리실리콘 플러그로 접점 또는 비아 개구를 충전하기 위해 본 발명에 의해 예상되고 확산 장벽으로써 텅스텐을 사용하는 또 다른 기술이 도시되어 있다. 상이한 깊이로 될 수 있는 동일한 직경의 개구(411,413)은 제5a도에 도시된 바와 같이 산화물층(415)내에 예를 들어 마스킹 및 에칭에 의해 형성된다. 텅스텐은 화학적으로 증착되어, 개구(411,413)의 하부가 실리콘 또는 금속이기 때문에 개구(411,413)의 하부에 선택적으로 증착된다. 증착은 제5b도에 도시된 바와 같이 개구(411,413)의 하부에 얇게 증착된 텅스텐층(429)를 제공하도록 제어된다. 그 다음, 증착된 폴리실리콘층(431)을 포함하는 제5d도의 구조물을 발생시키기 위해 실리콘이 화학적 증착에 의해 증착된다. 증착된 폴리실리콘층(431)은 개구(411,413)을 충전시키고 이 개구의 상부로부터 상향으로 확장한다.
그 다음, 증착된 폴리실리콘(431)은 제5d도에 도시된 바와 같이, 이온 주입에 의해 도우프된다. 도우프된 폴리실리콘은 가열에 의해 활성화되고, 구조물은 개구(411,413)내에 프래너화 폴리실리콘 플러그를 포함하는 제5e도의 구조물을 제공하도록 에칭된다.
제5a도 내지 제5e도에 도시된 방법은 다소 간단하여 개구 내의 플러그를 프래너화시키는데 필요한 에칭만이 한 형태의 물질을 통해서 에칭해야 한다.
제4a도 내지 제4e도 및 제5a도 내지 제5e도의 기술은 고온 금속을 갖는 (a) 접점 개구 및 (b) 비아 개구를 충전하는데에만 적당하다는 것을 알아야 한다. 이것은 폴리실리콘의 증착에 필요한 고온으로 인해 생긴다.
제4a도 내지 제4e도 및 제5a도 내지 제5e도의 기술에 의하면, 증착된 확산 장벽층은 개구가 접점 개구일 경우에만 필요하다. 이러한 기술이 비아 개구에 사용될 때에는, 장벽이 필요없고, 장벽층을 화학적으로 증착하는 단계가 불필요하다. 그러나, 이미 주지한 바와 같이, 비아 개구의 하부의 금속(예, 텅스텐)은 실리콘이 증착될 때 용융되지 않도록 충분히 높은 용융 온도를 가져야 한다.
상술한 기술은 금속 및 실리콘과 같은 소정의 금속 상에 선택적으로 증착하기 위해 텅스텐을 사용하는 기술에 대해 설명한 것이나, 선택적으로 증착되는 몰리브덴(molybdenum)과 같은 다른 도전물질도 또한 사용될 수 있다.
또한, 본 발명은 실리콘 또는 금속의 개구에 제한되지 않고, 일반적으로 적당한 반-절연 또는 도전 영역의 개구를 예상할 수 있다.
상기 설명에는 접점 개구 및 비아 개구를 충전하기 위해 도전성 플러그를 제공하기 위한 기술에 대해 기술되어 있다. 이 도전성 플러그는 프래너화된 접점 및 비아를 제공하므로, 접점 및 비아 개구의 위치를 자유롭게 제공한다. 이러한 위치 자유의 결과로, 상호접속 루팅이 간단해진다. 또한, 도전성 플러그 형성의 결과로, 비아 개구가 작게 형성될 수 있다. 또한, 도전성 플러그를 사용하면 개구 및 비아 개구의 간격을 더욱 좁게 할 수 있다. 또한, 도전성 플러그를 제공하기 위한 상기 기술은 다층(multilayer) 금속화의 사용을 더욱 용이하게 한다. 자유스런 개구 위치의 결과로, 개구들 사이의 간격이 감소되고, 개구 크기가 감소되며, 장치 밀도가 크게 될 수 있다.
지금까지 본 발명의 특정 실시예를 설명하고 도시하였지만, 본 분야에 숙련된 기술자들은 다음의 특허 청구의 범위에 정하는 바와 같은 본 발명의 범위 및 원리를 벗어나지 않고서 본 발명을 여러가지로 변형 및 변경할 수 있다.

Claims (24)

  1. 도전성 플러그로 집적 회로 내의 접점 또는 비아 개구를 충전하기 위한 방법에 있어서, 반-절연 또는 도전 영역상에 배치되어 노출되는 1개 이상의 개구를 프래너화된 산화물층 내에 형성하고, 각각의 프래너화된 도전성 플러그를 형성하기 위해 산화물층의 인접 표면과 거의 동일한 레벨로 1개 이상의 개구를 충전하는 단계들을 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 1개 이상의 개구를 형성하는 단계가 상이한 깊이로 될 수 있는 개구를 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 1개 이상의 개구를 형성하는 단계가 동일한 직경의 1개 이상의 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 충전하는 단계가, 도전 물질이 증착되는 물질층을 1개 이상의 개구의 측면 상에 제공하고, 1개 이상의 개구를 충전하기 위해 도전 물질을 증착하여, 도전 물질이 (a) 1개 이상의 개구의 측면 상의 물질층 및 (b) 1개 이상의 개구에 의해 노출된 영역 상에 선택적으로 증착되게 하는 단계들을 포함하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 실리콘층을 제공하는 단계가, 실리콘을 화학 증착하고, 1개 이상의 개구의 측면 상에 실리콘만을 남기기 위해 증착된 실리콘을 선택적으로 에칭하는 단계들을 포함하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 1개 이상의 개구를 형성하는 단계가 연속으로 형성될 제2의 1개 이상의 개구와 관련된 제2선정 깊이보다 깊은 제1선정 깊이의 제1의 1개 이상의 개구를 에칭하는 단계를 포함하고, 충전하는 단계가 제2의 1개 이상의 개구의 제2선정 깊이와 거의 동일한 레벨로 제1의 1개 이상의 개구를 부분적으로 충전시키기 위해 도전 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 1개 이상의 개구를 형성하는 단계가 제2선정 깊이의 제2의 1개 이상의 개구를 형성하는 단계를 포함하고, 충전하는 단계가 부분적으로 충전된 제1의 1개 이상의 개구 및 제2의 1개 이상의 개구를 완전히 충전하기 위해 도전 물질인 텅스텐을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 충전하는 스텝이, 도전물질이 증착되는 물질의 블랭킷을 제공하고, 1개 이상의 개구 및 이 개구에 인접한 표면을 충전하기 위해 도전물질을 증착하며, 1개 이상의 개구의 상부에 증착된 도전 물질을 에칭하는 단계들을 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 물질의 블랭킷층을 제공하는 단계가, 내화 금속 규화물의 블랭킷층을 제공하는 단계로 구성되는 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 물질의 블랭킷층을 제공하는 단계가 실리콘, 티타늄 질화물, 티타늄, 텅스텐 이규화물, 티타늄 텅스텐 합금, 또는 텅스텐 질화물로 구성되는 블랭킷 층을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제8항에 있어서, 물질의 블랭킷 층을 제공하는 단계가 물질을 화학적으로 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 충전하는 단계가, 1개 이상의 개구의 최소한 하부 상에 확산 장벽층을 제공하고, 1개 이상의 개구 및 이 개구에 인접한 표면을 충전시키기 위해 실리콘을 화학적으로 증착하며, 증착된 실리콘을 도우프하며, 1개 이상의 개구의 상부에 증착된 실리콘을 에칭하는 단계들을 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 확산 장벽층을 제공하는 단계가 내화금속 규산화물로 구성되는 확산 장벽층을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제12항에 있어서, 확산 장벽층을 제공하는 단계가 티타늄, 티타늄 텅스텐, 티타늄 질화물, 또는 텅스텐 질화물로 구성되는 확산 장벽층을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제12항에 있어서, 확산 장벽층을 제공하는 단계가, 1개 이상의 개구의 하부에 증착된 텅스텐층을 형성하기 위해 텅스텐을 화학적으로 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제1항에 있어서, 1개 이상의 개구의 하부가 금속으로 구성되고, 충전하는 단계가, 1개 이상의 개구 및 이 개구에 인접한 표면을 충전하기 위해 실리콘을 화학적으로 증착하고, 증착된 실리콘을 도우프하며, 1개 이상의 개구의 상부에 증착된 실리콘을 에칭하는 단계들을 포함하는 것을 특징으로 하는 방법.
  17. 도전성 플러그로 집적 회로 내의 접점 또는 비아 개구를 충전하기 위한 방법에 있어서, 반-절연 또는 도전 영역상에 배치되어 노출되는 1개 이상의 깊이 및 동일한 직경의 1개 이상의 개구를 프래너화된 산화물층 내에 형성하고, 각각 프래너화된 도전성 플러그를 형성하기 위해 산화물층의 인접한 표면과 거의 동일한 레벨로 도전 물질로 1개 이상의 충전하는 단계들을 포함하는 것을 특징으로 하는 방법.
  18. 도전성 플러그로 집적 회로내의 접점 또는 비아 개구를 충전하기 위한 방법에 있어서, 각각 관련된 반-절연 또는 도전 영역상에 배치되어 노출되는 제1선정 깊이의 제1의 1개 이상의 개구를 프래너화된 산화물층 내에 형성하고, 제2선정 깊이에 대응하는 레벨로 도전 물질로 제1의 1개 이상의 개구를 부분적으로 충전하며, 각각 관련된 반-절연 또는 도전 영역상에 배치되어 노출되는 제2선정된 깊이의 제2의 1개 이상의 개구를 프래너화된 산화물층 내에 형성하고, 개구 내에 각각의 프래너화된 플러그를 형성하기 위해 거의 동일한 레벨로 제1 및 제2의 1개 이상의 개구를 충전하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 제1의 1개 이상의 개구를 형성하는 단계가 상이한 직경의 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제18항에 있어서, 제2의 1개 이상의 개구를 형성하는 단계가 상이한 직경의 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  21. 제18항에 있어서, 제1의 1개 이상의 개구를 부분적으로 충전하는 단계가 각각 관련된 반-절연 또는 도전 영역 상에 선택적으로 증착되는 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 물질을 증착하는 단계가 텅스텐을 화학적으로 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  23. 제18항에 있어서, 제1 및 제2의 1개 이상의 개구를 충전하는 단계가 제2의 1개 이상의 개구에 의해 각각 노출된 반-절연 또는 도전 영역상에 선택적으로 증착되는 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 물질을 증착하는 단계가 텅스텐을 화학적으로 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1019880701007A 1986-12-19 1987-10-23 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법 Expired KR910006975B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US94464186A 1986-12-19 1986-12-19
US944,641 1986-12-19
PCT/US1987/002767 WO1988004831A1 (en) 1986-12-19 1987-10-23 Conductive plug for contacts and vias on integrated circuits

Publications (2)

Publication Number Publication Date
KR890700268A KR890700268A (ko) 1989-03-10
KR910006975B1 true KR910006975B1 (ko) 1991-09-14

Family

ID=25481791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880701007A Expired KR910006975B1 (ko) 1986-12-19 1987-10-23 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법

Country Status (4)

Country Link
EP (1) EP0298110A1 (ko)
JP (1) JPH01501588A (ko)
KR (1) KR910006975B1 (ko)
WO (1) WO1988004831A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten
JP2822208B2 (ja) * 1989-05-23 1998-11-11 ソニー株式会社 半導体装置の製造方法
JPH0382126A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体集積回路装置の製造方法
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
US5387550A (en) * 1992-02-07 1995-02-07 Micron Technology, Inc. Method for making a fillet for integrated circuit metal plug
JP3014019B2 (ja) * 1993-11-26 2000-02-28 日本電気株式会社 半導体装置の製造方法
JPH09321137A (ja) * 1996-05-24 1997-12-12 Nec Corp 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
ATE46791T1 (de) * 1985-07-29 1989-10-15 Siemens Ag Verfahren zum selektiven auffuellen von in isolationsschichten geaetzten kontaktloechern mit metallisch leitenden materialien bei der herstellung von hoechstintegrierten halbleiterschaltungen sowie eine vorrichtung zur durchfuehrung des verfahrens.

Also Published As

Publication number Publication date
JPH01501588A (ja) 1989-06-01
EP0298110A1 (en) 1989-01-11
KR890700268A (ko) 1989-03-10
WO1988004831A1 (en) 1988-06-30

Similar Documents

Publication Publication Date Title
EP0435388B1 (en) Method for selectively filling contacts or vias of various depths
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
US4803173A (en) Method of fabrication of semiconductor device having a planar configuration
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
US5279990A (en) Method of making a small geometry contact using sidewall spacers
EP1532679B1 (en) Self-aligned contacts to gates
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JP2578193B2 (ja) 半導体素子の製造方法
US4419813A (en) Method for fabricating semiconductor device
US4837051A (en) Conductive plug for contacts and vias on integrated circuits
JPH0133945B2 (ko)
EP0426305A1 (en) Method for etching windows having different depths
JP2720796B2 (ja) 半導体装置の製造方法
JPH0214552A (ja) 半導体装置内の下方レベルの金属に接触するように少なくとも1つの付加的なレベルの金属相互接続を形成するための方法
EP0388075B1 (en) Contacts for semiconductor devices
US5380671A (en) Method of making non-trenched buried contact for VLSI devices
KR910006975B1 (ko) 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법
EP0583876A2 (en) Planar contact with a void
US4085499A (en) Method of making a MOS-type semiconductor device
EP0566253A1 (en) Method for forming contact structures in integrated circuits
US6426263B1 (en) Method for making a merged contact window in a transistor to electrically connect the gate to either the source or the drain
KR19980056170A (ko) 반도체 소자의 금속 배선 형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR0140445B1 (ko) 반도체장치의 금속배선 형성방법 및 구조
JP2940986B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee

St.27 status event code: A-2-2-U10-U13-oth-PC1904

St.27 status event code: N-2-6-B10-B12-nap-PC1904

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000