KR910006698B1 - 반도체 장치 - Google Patents

Abstract

내용 없음.

Description

반도체 장치

제1도, 제2도는 종래의 헤테로 접합형 전계 효과 트랜지스터의 에너지 다이어그램.

제3도는 본 발명에 관한 트랜지스터의 에너지 다이어그램.

제4a도 내지 제4c도는 본 발명의 1실시예인 반도체 장치의 제조 공정을 도시한 장치의 단면도.

제5a도 내지 제5d도는 본 발명의 다른 실시예로서, 집적 회로를 구성할 때의 제조 공정을 도시한 장치의 단면도.

본 발명은 헤테로 접합을 갖는 반도체 장치에 관한 것으로 특히, 집적 회로를 형성할 때에 적합한 전계 효과형 반도체 장치에 관한 것이다.

갈륨 비소(GaAs)는 그 전자의 이동도가 실리콘에 비해서, 매우 높아서 고속의 반도체 장치를 제작하는데 적합한 재료이다. 그렇지만 양질의 절연층을 형성하는 것이 곤란하기 때문에, 실리콘과 같은 MOS(Metal Oxide Semiconductor)형의 전계 효과 트랜지스터는 실현되지 않았다. 그런데, 최근 절연층 대신에 도너 불순물을 첨가한 알루미늄 갈륨 비소(AlGaAs) 결정을 사용하면, 그 경계면에 캐리어가 유기되어 전계 효과형 트랜지스터를 만들 수 있음을 알게 되었다.

제1도는 이러한 트랜지스터의 동작 영역의 밴드 구조도이다. 도면중 (13)은 전국부, (12)는 불순물을 함유하는 AlGaAs층, (11)은 실질적으로 불순물을 함유하지 않은 GaAs층이다. 또, E_F는 페르미 레벨을 표시한다. 제1도에 있어서, (15)는 이 캐리어이지만 2차원적인 포텐셜 중에 가두어져 있다. 이 캐리어(15)는 AlGaAs(12) 중의 도너 불순물 준위(14)에서 공급되고 불순물이 매우 적은 GaAs중을 주행하기 때문에 이 온화한 도너 불순물과는 장소적으로 분리되어 있다. 그 결과, 불순물 포텐셜에 의한 산란이 매우 감소하여 높은 이동도가 실현된다.

또, 제1도의 GaAs과 AlGaAs 층의 위치를 바꾼 제2도와 같은 밴드 구조도를 가진 트랜지스터에 있어서도, 캐리어는 2차원적인 포텐셜 중에 가두어져 불순물의 산란을 매우 적게 할 수 있으므로 제1도의 경우와 마찬가지로 높은 이동도가 실현된다. 이러한 시도의 예는 1980년 5월에 발행된 "JAPANESE JOURNAL OF APPLIED PHYSICS Vo1. 19. No. 5, p L225∼L227"과 1980년 10월에 발행된 "MICROWAVES, p20"에 기재되어 있다.

본 발명은 제조상의 이점을 많이 가지며, 또한 엔한스먼트 모드(enhancement mode) 및 디플리이션 모드(depletion mode)의 소자를 분할하여 만들 수 있는 구조를 갖는 반도체 장치를 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명에서는 제1의 반도체층과 그것보다 금지대역의 폭이 좁은 제2의 반도체 층이 헤테로 접합을 형성하여 배치되고, 적어도 헤테로 접합 경계면 근방에 생기는 캐리어를 제어하기 위한 제1의 전극과 2개 이상의 제2의 전극을 갖는 반도체 장치에 있어서, 제2의 반도체 층은 제1의 반도체 층과 제1의 캐리오 제어용 전극 사이에 존재하며, 또한 제1 및 제2의 반도체층 모두 불순물을 10¹⁵cm^-3이하만 포함하며, 또한 제1의 캐리어 제어용 전극 아래의 헤테로 접합 경계면 근방에 생긴 캐리어와 제2의 전극이 전기적으로 접속되도록 제2의 전극과 상기 캐리어가 발생하는 영역 사이의 영역에 상기 캐리어와 동일 도전형의 분술물을 10¹⁶cm^-3이상 포함시키도록 구성한 것이다.

본 발명 및 본 발명의 이점을 용이하게 이해하기 위해 종래 기술로서 설명한 반도체 장치에 있어서의 문제점을 우선 설명한다.

제1도의 구조의 트랜지스터에서는 산화하기 쉬운 AlGaAs 층이 표면에 노출되므로 안정된 소자 특성을 얻기 위해서 GaAs 층을 적층할 필요가 있었다.

제2도의 구조의 소자에서는 다음과 같은 이점이 있었다. (1) 산화하기 어려운 GaAs가 표면에 노출되므로 제1도의 소자에 있어서의 문제점은 없다. (2) 화합물 반도체 층에서 실리콘에서 Sio₂와 같이 양호한 산화막을 얻기 어렵기 때문에, 캐리어는 통상 게이트에 쇼트키 장벽을 형성해서 제어되지만, 쇼트키 장벽은 AlGaAs의 위에 형성하는 것보다 GaAs의 위쪽에 형성하는 것이 쉽다. (3) 불순물을 도입할 필요가 있는 경우, GaAs가 AlGaAs 보다 도입 효과가 높으므로, 불순물 도입에 따르는 격자 결함의 발생이 적어진다. 그러나, 다음과 같은 큰 결점도 갖고 있었다.

집적 회로의 구성에는 정상온(normally-on)의 디플리이션형과 정상 오프(normally-off)의 엔한스먼트 형의 2종류의 트랜지스터를 사용하는 것이 유리하지만, 제1도, 제2도 모두 본질적으로 정상 온에서의 디플리인션 형의 트랜지스터를 구성한다. 즉, GaAs와 AlGaAs의 경계면 근방의 찬넬부에는 언제나 도우프된 AlGaAs에서 캐리어가 공급되므로 찬넬부와 소오스, 드레인 전극은 게이트 전압을 인가하지 않아도 접속되어 정상온으로 된다. 그러나, 제1도의 구조의 소자로는 AlGaAs 층의 두께를 매우 얇게 하면 쇼트키 전극의 공핍층이 찬넬부까지 연장되어 정상 오프의 엔한스먼트형 트랜지스터를 만드는 것도 가능하다. 즉, 일단 구조를 만든 후에도 에칭등의 수단으로 AlGaAs 층을 얇게 하는 것에 의해서 엔한스먼트 및 디플리이션 모드의 조자를 분할하여 만드는 것이 가능하게 된다. 이에 대해서, 제2도의 구조에서 AlGaAs 층의 두께는, 한 번 그 구조를 완성한 후에는 변경할 수가 없으므로 엔한스먼트 및 디플리이션 모드의 소자를 분할하여 만드는 것은 불가능하였다. 이상의 설명에서 명확한 바와 같이, 제1도 및 제2도에 도시한 반도체 장치에는 모두 일장 일단이 있었다.

본 발명은 이러한 점에 착안해서 이루어진 것이다. 즉, 다음과 같은 목적을 가진 것이다. 첫째는 엔한스먼트형 및 디플리이션형의 두가지 형태의 소자를 용이하게 분할하여 만들 수가 있다. 둘째는 제조상의 문제가 없는 것이다. 우선, 본 발명의 기본적인 원리에 대해서 다음에 설명한다.

상술한 바와 같은 종래의 결점을 제거하기 위해서 AlGaAs 층에는 분순물을 첨가하지 않고 참가 효율이 좋은 GaAs 층에 분순물을 첨가하여 그 양으로 엔한스먼트 및 디플리이션 모드를 분할하여 만드는 것이 바람직하다. 그러나, 쇼트키형의 게이트일 때에는 소오스 및 드레인 전극과 찬넬 사이에 간격이 생겼다. 그 결과, AlGaAs 또는 GaAs 중에 도너 불순물을 첨가하지 않은 엔한스먼트형일 때에는 캐리어가 이 간격부에 유기되지 않아서 찬넬과 소오스, 드레인 전극을 접속할 수가 없어 트랜지스터로서 동작할 수 가 없다.

본 발명은 쇼트키 게이트의 경우에 생기는 찬넬과 소오스, 드레인 전극 사이의 간극 영역인 금지대역의 폭이 좁은 게이트 전극측 반도체, 즉 상기의 예에서는 GaAs 중에 도너 불순물을 도입하고 게이트 전극 바로 아래의 찬넬부에는 불순물을 도입하지 않는 것을 특징으로 하는 전계효과 트랜지스터에 관한 것이다. 이러한 구조에 의해서, (1) 찬넬 근방의 GaAs 및 AlGaAs중에 산란 중심으로 되는 분순물이 없으므로 이동도가 증대하며, (2) 간극부에는 도너 불순물에서 캐리어가 공급되므로 찬넬부와 소오스, 드레인 전극이 접속되어, 트랜지스터로서 작동하는 등의 특징을 갖고 있다.

AlGaAs 및 GaAs로 되는 헤테로 구조 전계 효과 트랜지스터일 때에는 GaAs와 AlGaAs의 전도대의 경계면에서의 차가 약 0.3eV이고, 쇼트키 장벽이 약 0.6eV 정도이다. 따라서, 분순물을 첨가하지 않은 AlGaAs를 사용하였을 때 게이트 전압을 인가하지 않은 상태에서는 찬넬이 형성되지 않는다.

제3도에 이 경우의 밴드 구조도를 도시한다. 도면중 (13)은 전극부, (12)는 AlGaAs 층, (11)은 GaAs층, E_F는 페르미 레벨을 표시하고 있다. 제3도의 경우 정상 오프상태이고, 게이트에 정의 전압을 인가하는 것에 의해서 찬넬이 형성된다. 즉, 엔한스먼트형 트랜지스터로 된다.

한편, 정상 온의 디플리이션형 트렌지스터를 얻기 위해서는 GaAs 층에 도너 불순물을 첨가하면 된다. 불순물을 첨가하는 방법은 GaAs 층 성장시와 동시에 첨가하는 방법, 성장 후 표면에서 확산에 의해서 참가하는 방법등이 있지만, 집적회로를 구성할 때는 성장 후 불순물 첨가 부분을 선택할 수 있어 정밀도가 좋은 이온 주입법으로 하는 것이 유리하다.

즉, 본 발명의 엔한스먼트형 트랜지스터를 여러개 만드는 과정에서 필요한 트랜지스터에만, 예를 들면 이온 주입법으로 불순물을 도입하여 포텐셜 형상을 변화시켜서 게이트의 임계값을 변화시키던가, 필요하면 정상 온으로 될때까지 불순물 농도를 높여서 디플리이션형의 트랜지스터로 하면 된다. 이때, 이온 주입에 의해서 형성되는 격자 결함의 영향과 불순물 그 자체에 의한 캐리어의 산란 확률의 증가를 방지하기 위해서 이온의 평균 범위가 헤테로 경계면보다 300Å 이상 떨어져서 이온 주입을 행하는 것이 중요하다. 여기서, 본 발명의 구조일 경우, AlGaAs층은 아니고, GaAs 층에 이온 주입하게 되만, GaAs 쪽이 AlGaAs 쪽보다 도입 효율이 높으므로 불순물 이온 주입에 따른 격자 결함등의 발생을 억제할 수 있다는 이점도 갖고 있다. 이온 주입은 불순물량을 정밀도 좋게 제어할 수 있으므로 임계값이 제어에 잘 이용되고 있는 기술이다. 따라서, 종래 불가능했던 엔한스먼트 및 디플리이션 모드의 두가지 형태를 분할하여 만드는 것이 가능하며, 또 이온 주입법의 정밀도가 좋고, 산화되기 어려운 GaAs 층이 표면에 있기 때문에 특성의 산란을 적게할 수가 있다.

이와 같이 해서 본 발명의 트랜지스터를 집적하는 것이 가능하지만, 집적도를 높이기 위하여 찬넬 길이를 짧게하면, 전계효과형 트랜지스터에 특유의 펀치 스루(punch through) 현상이라는 바람직하지 못한 현상이 발생한다. 이것은 단찬넬화에 따라 드레인에 인가된 전압에 의해서 소오스, 드레인 사이에 펀치 스루가 일어나고, 그곳에 전류가 흘러서 드레인 전류가 게이트 전압에 의해서 완전히 핀치 오프(pinch off)되지 않는다는 바람직하지 못한 현상이다. 예를 들면, 기억 소자일때 전하의 형태로 저장되어 있던 정보가 펀치 스루 전류에 의해서 없어져버린다. 또, 헤테로 경계면에 2차원적으로 가두어져 있던 캐리어가 3차원적인 확산을 갖게 되므로, 고속 동작의 점에서도 결점으로 된다.

펀치 스루 전류가 흐르는 원인은 드레인 공핍층이 소오스측을 향해 확대되어, 드레인 공핍층과 소오소 공핍층이 직접 영향을 주기 때문이다. 이것에 의해 통상 헤테로 경계면에 가두어져 있는 캐리어가 두께 방향으로도 확산된다.

따라서, 이 현성을 억제하기 위해서 우선 금지대역의 폭이 좁은 반도체층 측(GaAs와 AlGaAs의 헤테로 접합일 때에는 GaAs 층)의 경계면에 가까운 위치에서 소오스(또는 드레인)불순물과 반대 도전형의 불순물을 고농도로 포함한 두께가 얇은 층을 형성해서 캐리어가 두께 방향으로 확산되는 것을 방지한다. 그리고, 드레인 공핍층의 공간적 확산을 억제하기 위해서 소오스(또는 드레인)불순물과 반대 도전형의 불순물층을 등전위선이 확산되기 쉬운위치에 1층 또는 여러층을 형성한다. 효과적으로 억제하기 위해서는 불순물 농도가 높으며, 또 칫수적으로는 얇은 층을 형성할 필요가 있다.

이와 같이 상기 2종류의 층을 마련하는 것에 의해서 펀치 스루 효과를 억제할 수가 있고, 단찬넬에 있어서도 특성이 좋은 반도체 장치를 얻을 수가 있다.

그리고, 이와 같이 소오스(또는 드레인) 불순물과 반대 도전형의 불순물 층을 여러층 마련하면 임계 전압이 너무 높아지는 결점이 생긴다. 그러나, 이 임계 전압의 상승은 소오스(또는 드레인) 불순물과 동일한 형의 불순물 층을 부가하는 것에 의해 용이하게 제어가 가능하다.

다음의 실시예에서는 GaAs-AlGaAs계로 구성한 반도체 장치에 관해서 설명하지만 다른 해테로 접합을 구성하는 재료로도 가능하다. 예를 들면, Al_yGa_1-yAs-Al_xGa_1-xAs, GaAs-AlGaAsP, InP-InGaAsP, InP-InGaAsP, InP-InGaAs, InAs-GaAsSb 등이다.

다음에 본 발명을 실시예에 의해 상세하게 설명한다.

[실시예 1]

제4도는 본 발명의 1실시예인 반도체 장치의 주요 제조공정(a) 내지 (c)를 도시한 장치의 단면도이다.

동일 도면(a)에 도시한 바와 같이, 반 절연성 GaAs기판(21) 위에 공지의 분자선 에피택시법을 사용해서 Al과 Ga의 조성비가 예를 들면, 약 0.3 : 0.7로 되는 AlGaAs층(22)를 약 1㎛(통상, 500Å 내지 1.5㎛ 정도 사이에서 선택하고 있다)를 기판 온도 600℃에서 성장한 후 GaAs층(23)을 약 1000Å(통상 약 500 내지 5000Å 이다)을 성장시켰다. 어느 층에도 불순물은 고의로 첨가하지 않았으나 GaAs층(23)중에서의 불순물 농도는 1×10¹⁵cm^-3이하였다.

상기 에피택셜층 위에 게이트 전극(28)로 되는 금속 예를 들면, Ti : W 을 약 2㎛ 두께 성장시킨 다음, 이 금속 전극을 이온 주입할 때의 마스크로 하여(자기 정합) Si 이온(31)을 70KeV로 2×10¹³cm^-2주입한다.

이온 주입에 의해 발생된 격자 결함을 제거하고, 이온을 활성화시키기 위해서 750℃에서 30분간 어닐을 행하였다.

제4b도에 (24)로 표시한 것이 불순물 영역이다. 이온의 활성화율을 높이기 위해서는 850℃의 고온에서 어닐하는 것이 바람직하지만, AlGaAs, GaAs 경계면의 산란을 방지하며, 또 불순물의 확산을 방지하기 위해서 상기의 온도에서 어닐을 행하였다. 이때, 이온 주입하고 있는 것은 GaAs 층이므로 종래의 AlGaAs층에 불순물을 첨가하는 것보다 활성화율이 좋다.

그리고, 상기 도너 불순물로서는 Si 이외에 Ge, Sn, Te, Se, S 등도 사용할 수 있다. 대략 10¹³∼10¹⁴cm^-2정도를 이온 주입한다. 불순물 농도는 캐리어가 어느 정도 생기는 가가 요구되는 장치의 특성에 따라서 설정된다.

이온 주입의 에너지는 주입 원소에 따라서 다르지만, 50∼200KeV 정도의 범위를 사용한다.

다음에 제4c도에 도시한 바와 같이, 이온 주입층과 연결되어 소오스(25) 및 드레인 전극 영역(26)을 통상의 합금법으로 형성하고, 또 전극 금속 Al(29, 30)을 형성해서 전계 효과 트랜지스터를 만들었다. 또(32)는 경계면에 발생한 캐리어를 표시하고 있다.

그리고 소오스 및 드레인 영역의 형성은 예를 들면, Au-Gu 합금(2000Å)-Ni(100Å)-Au-Ge 합금(3000Å)을 소정부분에 적층하고, H₂중에서 400℃로 5분 정도 가열하는 것에 의해 형성된다.

이와 같이 해서 만든 엔한스먼트형 트랜지스터는 AlGaAs 중에 3×10¹⁸cm^-3정도의 도너를 첨가해서 만든 종래형의 헤테로 접합 전계 효과 트랜지스터와 비교해서 이동도가 약 1.5배인 것이 얻어졌다. 또 표면은 산화되기 어려운 GaAs이므로 재현성이 좋은 트랜지스터를 만들 수 있었다.

[실시예 2]

제5a도 내지 제5d도는 본 발명의 다른 실시예로 엔한스먼트형과 디플리이션 형의 전계 효과 트랜지스터를 사용해서 웨이퍼위에 직접 회로를 구성할 때의 제조 공정을 도시한 장치의 단면도이다.

우선 동일 도면 5a에 도시한 바와 같이 상기 실시예 1과 마찬가지로 반 절연성 GaAS 기판(21)위에 분자선 에피택시법으로 AlGaAs층(22)를 약 1㎛, GaAs층(23)을 약 1000Å 성장시킨다. 이때에 단찬넬화에 의한 펀치 스루 현상을 억제하기 위해 GaAS층(23)내에 Be를 면밀도 2×10¹²cm^-2첨가한 두께 100Å의 P⁺형 GaAs의 얇은층(33), (34)를 각각 형성하였다. 제1의 층(33)은 헤테로 접합 경계면을 주행하는 캐리어의 3차원적 확산을 억제하기 위해 경계면에서 200Å인 곳에 형성하고, 제2의 층(34)는 드레인 공핍층의 확산을 억제하기 위해 제1의 층에서 500Å 떨어진 곳에 형성하였다. 이들 2개의 P⁺층 이외의 GaAs(23)에는 의식적으로는 불순물 첨가를 행하고 있지 않으나, 불순물 농도는 10¹⁵cm^-3이하이었다.

또, 여기서 제작한 P⁺형의 얇은 불순물층은 너무 두꺼워도 너무 얇아도 효과가 적어지는 것이 확인되었다. 최적치의 두께는 10∼200Å이고, 불순물 농도(단위 면적당)는 1×10¹²cm^-2∼1×10¹³cm^-2의 범위이었다.

이와 같이 해서 기본이 되는 구조를 성장한 후 직접회로를 형성하였다. 먼저, 제5b도에 도시한 바와 같이 트랜지스터로 되어야 할 영역중, 디플리이션형 트랜지스터로 되어야 할 영역에 Si⁺이온(24)를 70KeV로 2×10¹³cm^-2주입한다. 이때, 경계면에서 300Å 정도 떨어져서 GaAs층(23)에만 이온 주입하는 것이 바람직하다. 그 후 제5c도에 도시한 바와 같이 게이트 전극(28)을 형성한 후, 이것을 마스크로서 2회째 이온 주입을 상기 실시예 1과 동일한 조건으로 양쪽의 트랜지스터로 되어야 할 영역에 행하고, 마찬가지의 어닐에 의해서 불순물을 활성화하였다.

도면에서(27)은 2회째 이온 주입으로 도입한 Si이다. 이것에 의해 제5d도에 도시한 바와 같이 엔한스먼트형과 디플리이션형의 트랜지스터를 동시에 만들 수 있었다.

그리고, 상기 도너 불순물로서는 Si 이의에 Ge, Sn, Te, Se, S 등을 사용할 수 있다. 대략 10¹³∼10¹⁴cm^-2정도를 이온 주입한다. 불순물 농도는 캐리어를 어느 정도 발생시키는가가 요구되는 장치의 특성에 따라서 설정된다.

이온 주입의 에너지는 주입 원소에 따라서 다르지만, 50∼200KeV 정도의 범위를 사용한다.

또, 소오스 및 드레인 영역의 형성은 예를 들면, Au-Ge 합금(2000Å)-Ni(100Å)-Au-Ge합금(3000Å)을 소정 부분에 적층하고, H₂중에서 400℃로 5분 정도 가열하는 것에 의해서 형성된다.

그리고, 상기 실시예 1, 2 모두 음접촉을 쉽게 취하기 위해서, 소오스 또는 소오스 및 드레인에 근접하는 영역에 10¹⁶cm^-3이상의 불순물을 도우핑하였다.

또, 상기 실시예 1, 2 모두 반 절연성 GaAs 기판(21) 위에 직접 AlGaAs층(22)를 성장시켰지만, 종래와 마찬가지로 버퍼층으로서 반 절연성 GaAs 기판 위에 불순물을 첨가하지 않은 GaAs 층을 0.5㎛ 정도 성장시키고, 다음에 상기 실시예 1, 2와 같은 구조를 만들어도 마찬가지의 효과가 얻어졌다.

이상 본 발명을 정리하면 다음과 같이 된다.

(1) 제1의 반도체층과 그것보다 금지대역의 폭이 좁은 제2의 반도체층이 헤테로 접합을 형성하며, 제2의 반도체층과 전자적으로 접속된 2개 이상의 전극과 상기 헤테로 접합 근방에 발생하는 캐리어의 제어용 전극을 갖는 반도체 장치에 있어서, 제2의 반도체층은 제1의 반도체층과 캐리어 제어용 전극 사이에 존재하고, 또한 게이트 전극 아래에는 제1, 제2의 반도체층 모두에 도너 또는 억셉터로 되는 불순물을 10¹⁵cm^-3이하만 포함하고, 또 소오스 또는 소오스 및 드레인에 인접하는 영역에는 해당 불순물을 10¹⁶cm^-3이상 함유하는 것을 특징으로 하는 것이다.

첨가한 불순물에 기인해서 헤테로 접합 경계면 근방의 불순물 영역에 대응해서 캐리어가 발생한다.

(2) 상기 제2의 반도체층 내의 적어도 게이트 바로 아래 부분을 포함하는 영역에 불순물을 10¹⁶cm^-3이상 포함하는 것을 특징으로 한다.

첨가한 불순물에 따라서 헤테로 접합 경계면 근방의 불순물 영역에서 캐리어가 발생한다.

여기서, 상기 (1)에서 기술한 바와 같이 소오스 또는 소오스 및 드레인에 인접하는 영역에 해당 불순물을 10¹⁶cm^-3이상 함유시키는 기술을 병용하는 것이 좋다.

(3) 상기 (1), (2)의 반도체 장치는 캐리어가 주행하는 영역 또는 그것에 인접하는 영역에 산란 중심으로 되는 불순물이 매우 적기 때문에 초고속으로 동작한다.

(4) 상기 (1), (2)의 반도체 장치를 집적회로의 요소로 할 수가 있다.

(5) 집적화 할 때는 상기(1)의 장치를 정상 오프, 상기(2)의 장치를 정상 온의 트랜지스터로 하여 동일한 웨이퍼에 배치하는 것이 가능하다.

(6) 또 집적화에 있어서, 단찬넬일 때에도 유효하게 동작시키기 위해서 도입한 불순물과 반대 도전형의 얇은 불순물층을 여러층, 상기(2)의 반도체층 내에 형성하여 놓는 것이 좋다.

Claims (7)

1. 제1의 반도체층(22)와 그것보다 금지대역의 폭이 좁은 제2의 반도체층(23)이 헤테로 접합을 형성해서 배치되고, 적어도 상기 헤테로 접합 경계면 근방에 발생하는 캐리어를 제어하기 위한 제1의 전극(28)과 2개 이상의 제2의 전극(24, 26)을 갖는 반도체 장치에 있어서, 상기 제2의 반도체층(23)은 상기 제1의 반도체층(22)와 상기 제1의 전극 사이에 존재하며, 또 상기 제1의 전극아래의 헤테로 접합 경계면 근방에 발생하는 캐리어(23)와 상기 제2의 전극이 전기적으로 접속되도록 상기 제2의 전극과 상기 캐리어가 발생하는 영역 사이의 영역에 상기 캐리어와 동일한 도전형의 불순물을 10¹⁶cm^-3이상 포함시켜서 되는 것을 특징으로 하는 반도체 장치.
2. 특허청구의 범위 제1항에 있어서, 상기 제1의 반도체층(22)는 불순물을 10¹⁵cm^-3이하만 포함하는 것을 특징으로 하는 반도체 장치.
3. 특허청구의 범위 제1항에 있어서, 상기 제1의 전극 아래에 상기 제2의 반도체층(23)이 불순물을 10¹⁵cm^-3이하만 포함하는 것을 특징으로 하는 반도체 장치.
4. 특허청구의 범위 제1항에 있어서, 상기 제1의 전국 아래에 상기 제2의 반도체층(23)이 상기 캐리어가 발생하는 영역의 근방에서는 불순물을 10¹⁵cm^-3이하만 포함하고, 그 이외의 영역에서는 불순물을 10¹⁶cm^-3이상 포함하는 것을 특징으로 하는 반도체 장치.
5. 특허청구의 범위 제1항에 있어서, 상기 제2의 반도체층(23) 내에 상기 헤테로 접합 경계면 근방에서 발생하는 캐리어와 동일 또는 반대 도전형의 불순물층을 10∼200Å의 두께로 하고, 적어도 1층 이상 배치한 것을 특징으로 하는 반도체 장치.
6. 특허청구의 범위 제5항에 있어서, 상기 제2의 반도체층(23) 내에 불순물 농도와 층의 두께의 곱이 1×10¹²cm^-2∼1×10¹³cm^-2의 범위에 있는 불순물층을 배치한 것을 특징으로 하는 반도체 장치.
7. 특허청구의 범위 제1항에 있어서, 상기 제1의 반도체층(22)로서 AlGaAs를, 상기 제2의 반도체층(23)으로서 GaAs를 사용한 것을 특징으로 하는 반도체 장치.

Images