[go: up one dir, main page]

KR910005997B1 - 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치 - Google Patents

데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치 Download PDF

Info

Publication number
KR910005997B1
KR910005997B1 KR1019830004808A KR830004808A KR910005997B1 KR 910005997 B1 KR910005997 B1 KR 910005997B1 KR 1019830004808 A KR1019830004808 A KR 1019830004808A KR 830004808 A KR830004808 A KR 830004808A KR 910005997 B1 KR910005997 B1 KR 910005997B1
Authority
KR
South Korea
Prior art keywords
operating system
supervisor
operating
memory
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019830004808A
Other languages
English (en)
Other versions
KR840006526A (ko
Inventor
에이.안젤레 필립
엘.킹 제임스
지.포터 마리온
Original Assignee
허니웰 인포오메이숀 시스템즈 인코오포레이티드
윌리암 더블류, 홀로웨이 쥬니어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인포오메이숀 시스템즈 인코오포레이티드, 윌리암 더블류, 홀로웨이 쥬니어 filed Critical 허니웰 인포오메이숀 시스템즈 인코오포레이티드
Publication of KR840006526A publication Critical patent/KR840006526A/ko
Application granted granted Critical
Publication of KR910005997B1 publication Critical patent/KR910005997B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Storage Device Security (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음.

Description

데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치
제1도는 데이터 처리장치의 블록다이어그램.
제2도는 제1도의 오퍼레이팅 시스템으로부터 제2도의 오퍼레이팅 시스템으로가는 제어동작의 전이를 도시하는 흐름도.
제3도는 제1도의 오퍼레이팅 시스템에서 제2도의 오퍼레이팅 시스템까지의 전이에 있어서 선택된 메모리 파일의 사용을 나타내는 간략도.
제4도는 제1도 및 제2도의 오퍼레이팅 시스템에 의해 메모리가 어떻게 액세스되는지를 도시한 간략도.
제5도는 오퍼레이팅 시스템 메모리 위치의 격리를 슈퍼바이저 베이스 어드레스 레지스터와 슈퍼바이저 바운드 어드레스 레지스터의 사용을 도시한 블록다이어그램.
제6도는 각 오퍼레이팅 시스템에 대한 예비메모리의 포오맷을 도시한 블록다이어그램.
본 발명은 일반적으로 데이터 처리 장치에 의한 명령실행에 대한 제어에 관한 것이며 특히 다수의 오퍼레이팅 시스템을 공유하는 데이터 처리장치에 관한 것이다.
종래에 단일의 오퍼레이팅 시스템의 제어하에 명령을 실행하는 데이터 처리장치는 잘알려진 것이다. 각 오퍼레이팅 시스템은 특수한 어드레스 형태와 명령처리문자를 포함하는 내부 데코(decor)를 가지며, 이는 오퍼레이팅 시스템의 용이한 휴대성을 방해한다. 다수의 오퍼레이팅 시스템을 사용하기 위해, 오퍼레이팅 시스템을 교환하거나 부가적 장치의 추가가 필요하였다. 더욱이, 상이한 오퍼레이팅 시스템이 작동할때마다 데이터 처리장치를 빈번히 새로 초기치설정을 하지 않으면 안되었다. 또 빈번하게 오퍼레이팅 시스템의 선에 있어 장치의 교환을 요구하며, 이는 데이터 처리장치에 있어 문제를 발생시킨다. 더욱이 메모리 장치에서의 오류처리는 한정된 오퍼레이팅 시스템의 특징을 가지고 있다.
고로, 다수의 오퍼레이팅 시스템을 공유할 수 있는 데이터 처리 장치의 존재가 필요하게 되었다.
본 발명의 목적은 개선된 데이터 처리장치를 제공하는데에 있다.
본 발명의 다른 목적은 다수의 오퍼레이팅 시스템의 제어하에 동작하는 데이터 처리장치를 제공하는데 있다.
본 발명의 특수한 목적은 다수의 오퍼레이팅 시스템을 격리시키는데 있다.
본 발명의 다른 특수한 목적은 현재의 유효한 오퍼레이팅 시스템에 의해 허용되지 않은 명령이 실행되지 않도록 보장하는 것이다.
본 발명은 또 다른 목적은 현재 동작중의 오퍼레이팅 시스템을 종결처리하고 상이한 오퍼레이팅 시스템의 초기치 설정을 제공하는데 있다.
본 발명의 전술한 목적과 이외의 목적은 다수의 오퍼레이팅 시스템으로부터 명령의 실행을 지지하는 장치를 제공함으로써 완수될 수 있다. 또한 오퍼레이팅 시스템을 격리시키고 오직 현재 동작중의 오퍼레이팅 시스템의 명령만을 실행하도록 보장하는 장치가 제공되었다. 다수의 오퍼레이팅 시스템에 부족한 메모리 공간은 각 오퍼레이팅 시스템의 순서적인 교환으로 사용가능케된다.
본 발명의 상술한 또한 다른 양상들은 도면을 참조한 이하의 설명에서 보다 명백해질 것이다.
제1도를 참조하면, 중아처리장치(1)는 정보신호그룹의 조작에 대한 데이터 처리장치의 중요부분이 된다. 중앙처리장치(1)는 전체적인 장치의 순서를 제어하는 중앙부를 포함하며, 저장부와 명령부를 추가로 포함한다. 저장부는 제어 인터페이스 장치(2)를 통하여 주메모리 장치로부터 명령신호 그룹과 데이터 신호그룹을 수신한다. 명령신호 그룹은 명령저장부에 유지되고, 오페란드신호 그룹은 오페란드 저장부에 또 페이징 정보는 페이징 버퍼에 기억된다. 명령부는 프리팻취(prefetch)된 명령이나 명령스택구조의 신호그룹을 저장한다. 그 명령은 현존의 명령스트림을 나타내고 교대 스트림 또는 배치테이블에 의해 예언된 간접워드를 프리팻취시킨다. 명령은 디코드되고 명령스택의 명령을 받아들이는 파이프 라인에서 발생된 타켓명령 어드레스를 오페란드 또는 브랜치시킨다. 파이프라인의 최종단계에서 명령과 오페란드를 분화된 실행장치의 하나의 그룹으로 전송한다. 파이프라인과 어드레스 가산기 또 명령스택은 또 다른 논리실행장치로 간주될 수 있으며, 이는 명령 어드레스는 물론 클래스 명령의 전송을 조작한다.
주 메모리장치(3)는 중앙처리장치에 의해 사용된 정보신호 그룹의 주 저장장치로서 중앙처리장치(1)에 제공된다. 정보신호는 제어인터페이스장치(2)의 제어하에 주 메모리장치에 기입되거나 독출되어진다.
제어인터페이스장치(2)는 주 메모리장치(3), 입출력 멀티플렉서장치(4), 중앙처리장치(1) 사이의 정보신호의 전송을 제어한다. 고로, 제어인터페이스장치(2)는 중앙처리장치의 요구에 따라 우선권을 주게되고 또 입출력 멀티플레서장치의 출력에 우선순위를 준다. 제어인터페이스장치(2)는 전송되어진 정보신호에 대해 버퍼를 제공해준다. 더욱이, 제어인터페이스장치(2)는 다른 인터럽트작용뿐만 아니라 주 메모리장치에 저장되는 워드의 시스템 인터럽트에 대한 대기행열을 제어한다. 주 메모리장치(3)에 수수되는 데이터 전송에 대한 에러검출 및 교정작업은 제어인터페이스장치(2)내에 포함된다. 출력인터페이스장치는 또한 계급명령간에 존재하는 상충되는 처리를 막힘없이 보장해주는 장치를 제공한다.
입출력 멀티플렉서(4)는 데이터 처리장치의 산출요구를 만족하도록 사용되어진다. 오퍼레이팅 시스템은 제어워드 요구를 준비하고 전송되어질 데이터를 위한 버퍼 지역을 지정한다. 제어 워드가 준비된후에 오퍼레이팅 시스템은 연결명령을 발생함으로써 입출력 동작을 개시시킨다. 제어인터페이스장치(2)는 연결명령을 인지하고 연결정보를 입출력 멀티플렉서 콘트롤러로 이송한다. 입출력 멀티플렉서는 어드레스 지정된 채널의 스크래치 패트(scratchpad) 메모리내의 연결제어 워드로부터 적당한 정보와 우편함 어드레스를 보유하며 채널 어댑터장치(5)내의 어드레스된 채널으로 연결 지령을 통과시킨다.
어드레스되어진 채널은 확인된 주변장치에 채널 프로그램이 대기하고 있음을 통보해준다. 주변장치에 통보가 이루어진후에 채널어댑터장치(5)는 입출력 멀티플렉스가 채널우편함을 이끌도록 요청한다. 이 요청에 반응하여 입출력 멀티플렉스는 채널 우편함의 첫 번째 워드를 스크래치 패드 메모리내로 로드시킨다. 채널 프로그램은 입출력 멀티플렉서가 ＂포인터전방이동＂하도록 순차적으로 요청한다. 이 요청에 부응하여 입출력 멀리플렉서는 리스트 서비스를 수행하고 명령데이터 제어워드(IDCW)를 채널 어댑터장치(5)로 보낸다. 채널 프로그램의 첫 번째 DCW 는 IDCW가 된다. 채널 어댑처장치는 IDCW를 주변장치로 이송시키고, 주변시스템의 요구에 따라 데이터 리스트 서비스를 요청한다. 채널 우편함으로부터 리스트 포인터워드(LPW)를 사용함에 따라 입출력 멀티플렉서는 차순의 DCW를 검색한다. 입출력 멀티플렉스는 스크래치 패드 메모리내에 DCW를 보유하고, DCW로 부터의 적합한 정보를 채널 어댑터장치(5)로 전송한다. DCW 정보로써, 채널 어댑터장치(5)는 채널 프로그램을 만족시키기 위하여 필요한 데이터 서비스를 요청한다. 입출력 멀티플렉서(4)는 스크래치 패드 메모리내의 현행 DCW 및 PTW를 유지함으로써 데이터 서비스를 실행하며 또 부가적 DCW에 대한 요청된 어떠한 리스트 서비스라도 수행한다. 채널 프로그램이 만족하게 된 후에, 채널은 스테이터스 저장서비스를 요청한다. 입출력 멀티플렉서(4)는 채널 우편함내에 종결 스테이터스를 저징하며 메모리에 대해 우편함을 복구시킨다. 스테이터스 서비스의 완수후에 채널은 종결인터럽트 서비스를 요구한다. 그 서비스의 수행에 있어, 입출력 멀티플렉서(4)는 우편함 링크 워드를 심문한다. 만약 인터럽트금지 비트가 ＂온＂ 이면, 인터럽트는 전달되지 않는다. 만일 인터럽트 금지비트가 ＂오프＂일 때 인터럽트는 전달되고 우편한 링크워드에 기입된 인터럽트 레벨을 사용하게 된다. 만일 링크워드가 콘티뉴에이션을 기입하면 입출력 멀티플렉서는 채널로 연결이 되도록 만든다.
채널 어댑터장치(5)는 입출력멀티플렉서(4)와 주변 부 시스템(6)사이의 인터페이스를 제공한다. 입출력 멀티플렉서와 연관되어 기술된 작용에 부가하여 채널 어댑터 인터페이스장치는 논리수행변환을 입출력멀티플렉서(4)와 채널 어댑처장치(5)내의 TTL에 제공한다. 채널 어댑터장치(5)는 주변 시스템(6)과 입출력 프로세서 사이에서 버퍼로 동작하며 입출력 멀리플렉서가 정보를 효율적으로 전송하게하며 다수의 주변시스템(6)과 비동기로 전송한다.
주변시스템(6)은 마그네틱 테이프장치, 디스크저장장치, 터미널 인터페이스등과 같은 전형적인 부 시스템으로 이루어진다. 주변 부 시스템은 대량 저장장치로서 작용하며 데이터 처리장치와 외부적인 통신을 하는 장치가 된다.
제2도 및 제3도를 참조하면, 오퍼레이팅 시스템(1)의 동작단계와 또 다른 오퍼레이팅 시스템을 동작시키는 단계를 도시하고 있다. 단계(201)에서 데이터 처리장치는 현재 오퍼레이팅 시스템(1)의 제어하에 명령을 실행한다. 슈퍼바이저(supervisor) 처리의 고장 또는 인터럽트상태가 단계(202)에 기입되었다. 확인된 상태는 데이터 처리장치를 제어하는 오퍼레이팅 시스템의 교환을 결과로 하는 미리 선택된 조건으로 되어야만 한다. 미리 선택된 고장 또는 인터럽트상태는 오퍼레이팅 시스템(1)의 메모리 보유면적내의 설정된 위치에서 제2도의 단계 (203)에 표시된대로 어드레스되어질 수 있게 만든다. 이러한 과정은 통로(301)로써 오퍼레이팅 시스템(1) 메모리(312)로부터 오퍼레이팅 시스템의 예비메모리(301)까지 도시된다. 예비메모리내의 위치는 여러단계를 가지며, 가장 중요한 것은 단계(205)에서 중앙처리장치의 레지스터 내용의 저장이며, 그 레지스터의 변수는 예비메모리내에 저장되어지며 오퍼레이팅 시스템(1)이 현재 오퍼레이팅 시스템으로 동작할 때 데이터 처리장치는 이 상태로 복귀한다. 오류기입 프로그램의 실행후에, 오퍼레이팅 시스템 예비메모리(1)의 교환기입부에 있는 위치가 실행된다. 이 위치에서의 명령은 오퍼레이팅 시스템(2)의 예비메모리가 오퍼레이팅 시스템(2) 교환기입위치, 즉 단계(206)의 위치에서 어드레스 되어지게 허용한다. 오퍼레이팅 시스템(2)로의 전송은 제3도의 통로(302)로서 도시되었다. 단계(207)에서, 오퍼레이팅 시스템(2)의 교환기입부분에 있는 명령은 오퍼레이티 시스템(2)의 저장된 변수들이 데이터 처리에 있어 적당한 레지스터내로 기입되게 만들고 이로써 시스템을 초기화시키거나 오퍼레이팅 시스템(2)의 이전의 상태로 시스템을 복구시킨다. 최종단계(208)와 통로(303)는 중앙처리장치의 제어를 오퍼레이팅 시스템(2)으로 전이시킨다. 이러한 식으로 중앙처리장치(1)의 제어는 오퍼레이팅 시스템(1)으로부터 오퍼레이팅 시스템(2)로 전이된다. 제3도에서, 통로(304), (305), (306)는 중앙처리장치(1)의 제어에 의해 처리과정이 오퍼레이팅 시스템(1)로 다시 되돌려지는 것을 도시하였다. 또한 제3도에는 각 오퍼레이팅 시스템이 다수의 중앙처리장치를 제어할 수 있는 가능성을 보여준다. 이 경우에, 다른 중앙처리장치는 오퍼레이팅 시스템간에 비슷한 방법으로 교환될 수 있다.
데이터 처리 장치가 오퍼레이팅 시스템을 공유함에 있어서, 각 오퍼레이팅 시스템에 할당된 메모리 용량은 서로 다른 오퍼레이팅 시스템에 액세스될 수 없게하는 것이 필요하다. 제4도는 위와 같은 방법이 수행될 수 있는 방법을 도시한 것이다. 오퍼레이팅 시스템에 대한 페이지 테이블은 2개의 각 오퍼레이팅 시스템과 결합된 위치로 도시되었다. 오퍼레이팅 시스템(1)과 결합된 어드레스는 피지컬 메모리(403)내의 위치그룹을 지적하게 된다. 유사하게, 오퍼레이팅 시스템(2)과 결합된 위치그룹내의 저장된 어드레스는 메모리 위치의 상이한 그룹을 나타낸다. 고로, 피지컬 메모리(403)는 페이지 테이블(402)내의 선택호출 동작의 결과로 되는 메모리 어드레스들의 그룹으로 분할된다. 여기서 오퍼레이팅 시스템(1) 또는 (2)는 인접한 위치 즉, 각 오퍼레이팅 시스템에 대해 어드레스 되어질 수 있으나, 각 페이지 테이블 어드레스와 연합된 피지컬 메모리 어드레스의 그룹은 피지컬 메모리 어드레스 면적에 통털어 위치될 수 있다. 선택호출(페이징)의 한 이점은 피지컬 메모리 공간내의 ＂구멍＂에 있으며, 즉 메모리의 착오에서 오는 결과가 초기치설정과정동안에 페이지 테이블이 형성되었을 때 무효로 된다. 제4도는 오퍼레이팅 시스템(1)과 (2)에 대한 예비 메모리공간(410) 및 (411)이 오퍼레이팅 시스템에 사용할 수 없게 된다는 중요한 특징을 도시하고 있다. 더욱이, 예비메모리 공간이 피지컬 메모리 내의 어떠한 곳에나 위치될 수 있음을 보여준다.
제5도를 참조하면, 슈퍼바이저 베이스 어드레스의 사용과 오퍼레이팅 시스템의 격리를 위하 슈퍼바이저 바운드가 도시되었다. 슈퍼바이저 페이지 테이블 디렉토리(764)는 초기치 설정기간중에 제공되고, 오퍼레이팅 시스템 어드레스와 피지컬 메모리의 어드레스 사이에 통신을 마련해준다. 각 오퍼레이팅 시스템의 초기치 설정이나 재활성화 기간동안에 슈퍼바이저 베이스 레지스터(761)와 슈퍼바이저 바운드 레지스터(762)는 거기에 기입된 데이터를 가진다. 본 우선적 실시예에서 명령의 정상 실행중에 발생된 어드레스의 첫 번째 12비트는 베이스 어드레스로부터 오프-세트를 제공해준다. 베이스 어드레스는 현재 동작하는 오퍼레이팅 시스템에 의해 결정된다. 즉, 각 오퍼레이팅 시스템은 슈퍼바이저 페이지 테이블 디렉토리내에 미리 결정된 베이스어드레스를 가지게 된다. 슈퍼바이저 바운드 크기는 오퍼레이팅 시스템에 할당된 페이지 테이블 디렉토리장소의 번호를 결정한다. 고로, 26비트의 리얼 어드레스(763)가 슈퍼바이저 페이징 장치로 인가될때에 제1의 12비트는 위치(770)를 지적하게 되고, 즉 페이지 어드레스 레지스터내의 어드레스는 리얼 어드레스의 최상위비트에 의해 한정된 오프세트를 첨가한다. 바운드 레지스터내의 크기는 위치(770)가 오퍼레이팅 시스템에 할당된 인접된 위치에 있게 보장해준다. 위치(770)의 내용은 12비트 크기이며 피지컬 메모리내에 어드레스를 제공하기 위해 어드레스의 12비트 오프세트 크기로 대치된다.
제6도를 참조하면, 각 오퍼레이팅 시스템에 대한 예비 메모리(650)의 일반적인 포오맷이 도시되었다. 예비 메모리의 슈퍼바이저 교환기(651) 부분은 인터럽트에 필요한 프로그램이나 오퍼레이팅 시스템의 초기치 설정에 필요한 프로그램을 포함하고 있다. 이 메모리 구역에 대한 더 상세한 설명이 주어지겠다.
인터럽트 대기행렬(652)이라 붙여진 예비메모리의 부분은 하드웨어 실린 우선순위로된 인터럽트이며 이는 현재 비동작의 오퍼레이팅 시스템에 의해 수신된다. 오퍼레이팅 시스템이 동작될 때, 이러한 대기 행렬은 질문되어지고 적당한 반응이 인에이블된다. 예비 메모리의 하드웨어 구성(653)부분은 초기치 설정에서 로드되고 오퍼레이팅 시스템에 사용할 수 있는 자원(데이타 처리장치의 구성요소)의 기록을 제공한다. 예비 메모리의 연결테이블(654)부분은 현재 이용하는 오퍼레이팅 시스템의 자원 리스트를 제공해준다. 요약하면, 예비 메모리는 오퍼레이팅 시스템의 격리를 유지시키기 위해 필요한 정보를 저장하도록 사용된다.
예비 메모리(650)의 슈퍼바이저 교환기(651)부분에 대해 언급하면, 그곳에 저장된 데이터는 하나의 오퍼레이팅 시스템에서 제2의 오퍼레이팅 시스템으로 교환처리를 위한 코드화된 신호를 제공한다. 그곳에는 또한 기입위치(예비 메모리 스위치내부로)와 예비 메모리로 부터의 출구위치가 포함된다. 중앙처리장치 레지스터의 내용을 안전저장키 위한 장소도 포함된다. 고로, 안전저장된 장소는 초기치 설정과정에 의해 로드되고, 오퍼레이팅 시스템이 비동작하게 되면, 이들 위치는 중앙처리장치의 내용으로 채워져서 오퍼레이팅 시스템이 다시 동작될 때, 중앙처리장치는 비동작상태로 되돌아간다. 예비 메모리의 슈퍼바이저 스위치에 저장되는 것은 또한 슈퍼바이저 베이스 및 슈퍼바이저 바운드에 대한 크기이다. 중앙처리장치의 초기치 설정기간중에, 슈퍼바이저 페이지 테이블 방향이 설정된다. 각 슈퍼바이저 페이지는 통상 다수의 페이지로써 구성된다. 더욱이, 슈퍼바이저 페이지 테이블 디렉토리는 오퍼레이팅 시스템에 의해 사용된 어드레스로부터 슈퍼바이저 페이지 테이블로써 수행되는 피지컬 메모리내의 위치까지의 최종 번역용으로 사용된다. 슈퍼바이저 베이스 어드레스는 슈퍼바이저 페이지 테이블 위치내의 일련의 연속적인 위치로 첫 번째 지적된다. 오퍼레이팅 시스템 어드레스는 오프세트를 포함하여 어드레스를 참조하는 연속적인 수퍼바이저 페이지 테이블 디렉토리내의 장소를 지시한다. 슈퍼바이저 바운드 오퍼레이팅 시스템에 할당된 슈퍼바이저 페이지 테이블 디렉토리내의 장소를 초과하지않는 오프-세트를 확보한다. 이것이 이루어지면 피지컬 메모리 장소는 오퍼레이팅 시스템에 예약된 구역밖으로 어드레스 된 것이다. 슈퍼바이저 베이스 및 바운드 어드레스는 오퍼레이팅 시스템이 동작될 때 중앙처리장치 파이프라인 구조내에 있는 레지스터에 저장된다. 예비 메모리 슈퍼바이저 스위치는 예비 메모리 베이스 어드레스 및 바운드를 포함한다. 다시, 이들 수량은 중앙처리장치 파이프라인 구조와 미리 지정된 결정이 검출되었을 때 예비 메모리의 어드레스를 제공해준다. 양호한 실시예에서 고장을 처리하기 위한 예비 메모리내의 베이스 어드레스로 부터의 오프 세트는 정상적 고장처리과정에서 사용된 것과 같이 어드레스된 오퍼레이팅 베이스로부터의 동일한 오프-세트내에서 감시관리 프로그램의 처리의 주의를 요한다. 또한 예비 메모리는 연결 테이블내로 기입되는 코우드를 포함한다. 메모리 위치는 슈퍼바이저 고장 인에이블 레지스터로 로드되어질 수량을 확보한다. 그 수량은 슈퍼바이저 처리에서의 반응을 요구하는 모든 고장상태를 정의하는 패턴을 가진다. 고장 상태가 신호패턴으로써 정의될 때, 이 패턴은 슈퍼바이저 고장 인에이블 레지스터의 내용과 비교되어서 슈퍼바이저 처리 또는 정상동작 처리과정이 그 상태에 반응하도록 사용되는가를 결정한다. 예비 메모리 위치는 고장 유예 레지스터를 저장키 위해 사용된다. 이들 내용은 오퍼레이팅 시스템이 다시 활성화되고 오퍼레이팅 시스템이 복구될때의 원래 상태로 될 때 고장 유예 레지스터로 재기입된다. 다른 예비 메모리 위치는 슈퍼바이저 타이머를 사용하게하여 클록사이클의 예정된 번호의 끝과 현재 동작중의 오퍼레이팅 시스템이 새로운 오퍼레이팅 시스템이 활성화되고 고장상태를 수신한다. 고로 하나의 위치는 오퍼레이팅 시스템이 활성화되는 시간을 결정하는 클록카운트를 가지게 된다. 여전히 또 다른 위치는 선택 레지스터내로 기입되어질 데이터를 포함한다. 이 레지스터는 어떤 데코 종속변수를 제어하는 신호를 포함한다. 예로서, 데코 코드가 포함되어있다. 이 코드는 오퍼레이팅 시스템의 데코내에 허용된 명령을 보장하는 동작코드에 비교된다. 저장될 또 다른 수량은 중간 페이징(슈퍼바이저 페이징이 아님)이 채택되었는가를 나타낸다. 다른 레지스터 위치는 중앙처리장치를 활성적 오퍼레이팅 시스템과 적합한 데코로 만들도록 하드웨어 장치내로 로드되어지는 다른 데코 독립데이터를 포함한다. 예를 들면, 실제 어드레스 구성에서 작용 공간번호가 요구되면, 다른 오퍼레이팅 시스템은 선별된 레지스터 위치에 로드된 오퍼레이팅 시스템에 사용할 수 있는 수량을 요구하지 않는다. 끝으로, 하드웨어 구성 테이블에 대한 오프세트에 대해 설명한다.
상기 설명은 예비 메모리내에 기입된 데이터의 부분적인 리스트이다. 다른 데이터 및 처리과정은 오퍼레이팅 시스템 슈퍼바이저 처리에 대해서도 유효하다.
슈퍼바이저 처리의 상세한 이용에 대해 도면을 참조하여 설명하면, 중앙처리장치에 적합한 조건이 발생되면, 슈퍼바이저 클록이 예정된 카운트 번호에 도달하는것 같이, 오퍼레이팅 시스템은 중앙처리장치등을 자발적으로 제어하는 것을 포기하는 점에 이르게되며, 고장상태를 나타내는 신호군은 고장 레지스터내로 기입되어진다. 고장 레지스터내의 신호는 슈퍼바이저 고장 인에이블 레지스터내의 이전에 기입된 신호과 비교된다. 이들 신호의 일치가 검출되면, 상이한 오퍼레이팅 시스템은 슈퍼바이저 처리과정을 통해 활성화되어지고, 슈퍼바이저 고장처리가 인에이블된다. 예비 메모리 베이스 어드레스를 사용한 슈퍼바이저 고장 처리는 중앙처리장치 파이프라인 구조(즉, 디스크립터스택)내에 저장되고 현재 동작중의 오퍼레이팅 시스템의 예비 메모리로 기입될 일정한 오프 세트 번호에 결합된다. 처리과정은 중앙처리장치의 레지스터내의 저장수량을 발생시키는 기입 어드레스로써 시작되며, 저장수량은 예비 메모리의 적당한 장소에 있다. 추가로, 고장 유예 레지스터의 내용이 저장된다. 이들 수량은 오퍼레이팅 시스템이 비동작상태로 되게 만들며 오퍼레이팅 시스템이 다시 동잘될때의 상태에서 재개된다. 이러한 저장이 완결되면, 예비 메모리는 제2의 오퍼레이팅 시스템의 예비 메모리내에 어드레스가 기입되는 장소로부터 빠져나온다. 제2의 오퍼레이팅 시스템은 예비 메모리의 베이스 및 바운드 어드레스를 로드시키며, 예비 메모리는 중앙처리장치 파이프 라인 구조내의 제2오퍼레이팅 시스템과 결합되어 슈퍼바이저 처리를 사용하는 실행 명령이 적당한 어드레스 형태를 가지게 한다. 슈퍼바이저 베이스 및 바운드는 최종 페이징 레지스터에 로드되고 이로써 제2의 오퍼레이팅 시스템과 결합된 피지컬 메모리에 단지 어드레스 하게하는 기구를 제공하고 제2의 오퍼레이팅 시스템의 비연결된 피지컬 메모리로 효율적으로 격리시키게한다. 예비 메모리의 처리는 선택 레지스터를 로드시키고, 부가적으로 다른 데코-종속 정보에도 비 허용된 명령이 기입된 실행을 가지고 있을 때(부정확한 데코 요구때문에)를 결정하는 코드를 제공해준다. 예비 메모리의 처리과정은 고장 유예 레지스터가 로드되게 하고 데코-종속 수량이 중앙처리장치내의 적당한 레지스터내로 기입되게 만든다. 중앙처리장치는 이제 제2의 오퍼레이팅 시스템에 대해 초기의 설정을 하게하거나 제2의 오퍼레이팅 시스템이 출발한곳에서 부터의 이전의 상태가 재정립되게 한다. 이제 제2의 오퍼레이팅 시스템과 결합된 메모리가 기입되고, 이 데이터 처리장치의 제어가 제2의 오퍼레이팅 시스템과 함께 실행함으로 처리가 실행된다.
상술한 설명은 우선적인 실시예에 따른 동작을 설명하였을뿐 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 범위는 첨부된 특허청구범위에 의해서만 제한되다.
논의된 바와 같이, 본 기술분야에서 숙련된 사람에 의해 많은 변형이 이루어질 수 있으며, 이는 본 발명의 정신과 범위를 벗어나지 않음이 명백한 것이다.

Claims (5)

  1. 다수의 오퍼레이팅 시스템을 이용하는 데이터 처리 장치를 위하 슈퍼바이저의 방법을 제공함에 있어서, 가)상이한 오퍼레이팅 시스템의 동작을 요하는 데이터 처리장치의 상태를 확인하고, 나)현재 작용하는 오퍼레이팅 시스템과 연결된 예비 메모리내에 상기 데이터 처리장치의 중앙처리장치의 상태를 한정하는 레지스터의 내용을 안정저장하고, 다)상이한 오퍼레이팅 시스템과 연결된 예비 메모리를 어드레스하고, 라)상기 중앙처리장치의 상기 상태 한정 레지스터에 상기 상이한 오퍼레이팅 시스템의 예비 메모리의 어드레스와 페이지 테이블 디렉토리내의 어드레스와, 상기 데이터 처리고장치의 예정된 상태를 설정하는 상기 중앙처리장치 레지스터내의 데이터와, 상기 상이한 오퍼레이팅 시스템에 의해 결정된 상기 중앙처리장치를 위한 데코를 설정하는 데이터를 기입하고, 마)상기 상이한 오퍼레이팅 시스템의 동작을 개시시키는 상기 단계를 포함하는 것을 특징으로 하는 오퍼레이팅 시스템 슈퍼바이저 방법.
  2. 제1항에 있어서, 상기 기입단계(라)는 상기 중앙처리장치내에 데코-한정 수량을 기입하는 것을 추가로 포함시키는 것을 특징으로 하는 오퍼레이팅 시스템 슈퍼바이저 방법.
  3. 제1항에 있어서, 데이터 처리장치 상태를 확인(가)하는 단계는 고장상태를 미리 설정된 고장인에이블 수량과 비교하는 단계를 포함하고, 상기 고장인에이블 수량은 상기 연결된 오퍼레이팅 시스템의 작용이전에 상기 현재 동작의 상이한 메모리로부터 전송되어진 것을 특징으로 하는 오퍼레이팅 시스템 슈퍼바이저 방법.
  4. 중앙처리장치와 다수의 오퍼레이팅 시스템을 사용하는 메모리 장치를 포함하는 데이터 처리장치의 슈퍼바이저 장치에 있어서, 현재 비동작의 오퍼레이팅 시스템의 동작을 요구하는 데이터 처리장치의 상태를 확인하는 수단과, 상기 데이터 처리 장치의 중앙처리장치의 상태를 정의하는 레지스터의 내용을 현재 작용중의 오퍼레이팅 시스템과 연결된 예비 메모리에 안전 저장하는 수단과, 상기 현재 비동작 오퍼레이팅 시스템과 연결된 예비 메모리를 어드레스하는 수단과, 상기 현재 비동작 오퍼레이팅 시스템 예비 메모리에 저장된 수량을 상기 중앙처리장치의 상태정의 레지스터에 기입하는 수단과, 상기 중앙처리장치의 레지스터에 상기 현재 비동작 오퍼레이팅 시스템 예비 메모리의 어드레스에 대한 수량과 슈퍼바이저 페이지 테이블 디렉토리의 어드레스를 기입하는 수단과, 현재 비동작의 오퍼레이팅 시스템의 동작을 개시시키는 수단을 포함하는 것을 특징으로 하는 오퍼레이팅 시스템의 슈퍼바이저장치.
  5. 제4항에 있어서, 상기 슈퍼바이저 페이지 테이블 디렉토리는 상기 메모리 장치내의 일단의 메모리 장소에 어드레스하는 것을 포함하고, 상기 슈퍼바이저 페이지 테이블 어드레스는 일단의 슈퍼바이저 페이지 테이블 장소에 대한 기입장소를 제공하며, 상기 일단의 슈퍼바이저 페이지 테이블 장소는 상기 현재 동작중의 오퍼레이팅 시스템에 할당된 메모리 장치내의 장소를 어드레스하는 것을 특징으로 하는 오퍼레이팅 시스템의 슈퍼바이저장치.
KR1019830004808A 1982-10-14 1983-10-11 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치 Expired KR910005997B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/434,344 US4493034A (en) 1982-10-14 1982-10-14 Apparatus and method for an operating system supervisor in a data processing system
US434,344 1982-10-14
US434344 1982-10-14

Publications (2)

Publication Number Publication Date
KR840006526A KR840006526A (ko) 1984-11-30
KR910005997B1 true KR910005997B1 (ko) 1991-08-09

Family

ID=23723842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830004808A Expired KR910005997B1 (ko) 1982-10-14 1983-10-11 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치

Country Status (9)

Country Link
US (1) US4493034A (ko)
EP (1) EP0106669B1 (ko)
JP (1) JPS59132048A (ko)
KR (1) KR910005997B1 (ko)
AU (1) AU556269B2 (ko)
CA (1) CA1193739A (ko)
DE (1) DE3381475D1 (ko)
ES (1) ES8406758A1 (ko)
FI (1) FI78993C (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960652A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd デ−タ処理装置
US4530052A (en) * 1982-10-14 1985-07-16 Honeywell Information Systems Inc. Apparatus and method for a data processing unit sharing a plurality of operating systems
JPS60136833A (ja) * 1983-12-26 1985-07-20 Hitachi Ltd オペレ−テイングシステムの切替え方式
US4649479A (en) * 1985-02-28 1987-03-10 International Business Machines Corp. Device driver and adapter binding technique
US4747040A (en) * 1985-10-09 1988-05-24 American Telephone & Telegraph Company Dual operating system computer
JPS62184544A (ja) * 1986-02-10 1987-08-12 Nec Corp 仮想計算機システム
US5038281A (en) * 1986-09-19 1991-08-06 International Business Machines Corporation Acceleration of system interrupts between operating systems in guest-host relationship
US5226122A (en) * 1987-08-21 1993-07-06 Compaq Computer Corp. Programmable logic system for filtering commands to a microprocessor
US5140684A (en) * 1987-09-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Access privilege-checking apparatus and method
US5032981A (en) * 1989-04-10 1991-07-16 Cirrus Logic, Inc. Method for increasing effective addressable data processing system memory space
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor
US5557799A (en) * 1990-03-22 1996-09-17 International Business Machines Computer determination of operating system or data
US5455949A (en) * 1991-09-06 1995-10-03 International Business Machines Corporation Method for representing and signaling run-time program conditions
US5673403A (en) * 1992-11-13 1997-09-30 International Business Machines Corporation Method and system for displaying applications of different operating systems on a single system using the user interface of the different operating systems
US5392415A (en) * 1992-12-15 1995-02-21 International Business Machines Corporation System for grouping non-contiguous pages belonging to a storage object for page out
US6430685B1 (en) * 1993-02-19 2002-08-06 Apple Computer, Inc. Method and apparatus for enabling a computer system
US5469573A (en) * 1993-02-26 1995-11-21 Sytron Corporation Disk operating system backup and recovery system
US5430858A (en) * 1993-11-24 1995-07-04 Northrop Grumman Corporation Method for RAM conservation employing a RAM disk area non-sequential addresses on arranged order basis to access executable procedures
US5604890A (en) * 1994-08-16 1997-02-18 Miller; Paul B. Coupling device for the switching of data lines between a data storage device controller and a plurality of bootable data storage devices
US6327653B1 (en) 1995-11-07 2001-12-04 Samsung Electronics Co., Ltd. Technique for easily changing operating systems of a digital computer system using at least two pushbuttons
US6678712B1 (en) * 1996-01-19 2004-01-13 International Business Machines Corporation Method and system for executing a program under one of a plurality of mutually exclusive operating environments
US5765198A (en) * 1996-02-01 1998-06-09 Cray Research, Inc. Transparent relocation of real memory addresses in the main memory of a data processor
JP4402797B2 (ja) * 2000-03-02 2010-01-20 株式会社日立製作所 情報処理装置
US6715016B1 (en) * 2000-06-01 2004-03-30 Hitachi, Ltd. Multiple operating system control method
JP2002251326A (ja) * 2001-02-22 2002-09-06 Hitachi Ltd 耐タンパ計算機システム
US6782424B2 (en) * 2002-08-23 2004-08-24 Finite State Machine Labs, Inc. System, method and computer program product for monitoring and controlling network connections from a supervisory operating system
US7227994B2 (en) * 2003-03-20 2007-06-05 International Business Machines Corporation Method and apparatus for imbedded pattern recognition using dual alternating pointers
US7366352B2 (en) * 2003-03-20 2008-04-29 International Business Machines Corporation Method and apparatus for performing fast closest match in pattern recognition
US7503049B2 (en) * 2003-05-29 2009-03-10 Panasonic Corporation Information processing apparatus operable to switch operating systems
CN100383744C (zh) * 2004-12-24 2008-04-23 联想(北京)有限公司 一种计算机多操作系统的切换方法
JP6081300B2 (ja) * 2013-06-18 2017-02-15 株式会社東芝 情報処理装置及びプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665487A (en) * 1969-06-05 1972-05-23 Honeywell Inf Systems Storage structure for management control subsystem in multiprogrammed data processing system
GB1371322A (en) * 1972-06-29 1974-10-23 Ibm Data processing system
US4253145A (en) * 1978-12-26 1981-02-24 Honeywell Information Systems Inc. Hardware virtualizer for supporting recursive virtual computer systems on a host computer system
JPS55112651A (en) * 1979-02-21 1980-08-30 Fujitsu Ltd Virtual computer system
US4366537A (en) * 1980-05-23 1982-12-28 International Business Machines Corp. Authorization mechanism for transfer of program control or data between different address spaces having different storage protect keys
US4494189A (en) * 1982-04-26 1985-01-15 International Business Machines Corporation Method and means for switching system control of CPUs

Also Published As

Publication number Publication date
AU1893183A (en) 1984-04-19
FI78993C (fi) 1989-10-10
FI833639A0 (fi) 1983-10-07
FI833639A7 (fi) 1984-04-15
JPS59132048A (ja) 1984-07-30
KR840006526A (ko) 1984-11-30
FI78993B (fi) 1989-06-30
AU556269B2 (en) 1986-10-30
US4493034A (en) 1985-01-08
ES526437A0 (es) 1984-08-01
DE3381475D1 (de) 1990-05-23
CA1193739A (en) 1985-09-17
EP0106669A3 (en) 1987-01-07
EP0106669A2 (en) 1984-04-25
EP0106669B1 (en) 1990-04-18
ES8406758A1 (es) 1984-08-01

Similar Documents

Publication Publication Date Title
KR910005997B1 (ko) 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치
US4901232A (en) I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor
US4939644A (en) Input/output controller for controlling the sequencing of the execution of input/output commands in a data processing system
US5765198A (en) Transparent relocation of real memory addresses in the main memory of a data processor
US4475155A (en) I/O Adapter with direct memory access to I/O control information
US6012106A (en) Prefetch management for DMA read transactions depending upon past history of actual transfer lengths
KR100225744B1 (ko) 동적연쇄화조작동안레이스상태를막는방법및장치
US6598126B2 (en) Processing device which prefetches instructions having indicator bits specifying cache levels for prefetching
US5553293A (en) Interprocessor interrupt processing system
US5634099A (en) Direct memory access unit for transferring data between processor memories in multiprocessing systems
US6772237B2 (en) Host controller interface descriptor fetching unit
JPS63208963A (ja) デジタルデータ処理システム
JPH06168179A (ja) 非同期コプロセッサによるデータ移動方法および装置
GB2348306A (en) Batch processing of tasks in data processing systems
US5146605A (en) Direct control facility for multiprocessor network
US20100169546A1 (en) Flash memory access circuit
EP0182126B1 (en) Directing storage requests during master mode operation
KR100316190B1 (ko) 로컬 메모리에서 패킷화된 동작 정보의 기억을 통한 입출력 성능을 증가시키기 위한 시스템
CA1331212C (en) Secure commodity bus
JPH06202951A (ja) キャッシュ・メモリ・システム
JPS6364133A (ja) 情報処理システム
IE61307B1 (en) Method to execute two instruction sequences in an order determined in advance
US5933856A (en) System and method for processing of memory data and communication system comprising such system
US6401144B1 (en) Method and apparatus for managing data transfers between peripheral devices by encoding a start code in a line of data to initiate the data transfers
US5829043A (en) Coupler circuit and its use in a card and process

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19831011

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19881010

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19831011

Comment text: Patent Application

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910712

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19911029

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee