KR910005871Y1 - 모니터의 씨알티 2중 보호회로 - Google Patents

Abstract

내용 없음.

Description

모니터의 씨알티 2중 보호회로

제 1 도는 본 고안의 실시예 회로도.

제 2 도는 종래의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 제 1 차단부 2 : 감지부

3 : 제 3 차단부 R₁-R₉: 저항

Q₁-Q₅:트랜지스터 SR₁: 사이리스터

D₁-D₅: 다이오드 C₁-C₃: 콘덴서

T₁, T₂: 트랜스

본 고안은 모니터의 씨알티에 과전압이나 과전류가 흘러 씨알티가 파손되는 것을 방지하기 위한 씨알티 2중 보호회로에 관한 것이다.

종래의 씨알티 보호회로는 제 2 도에서와 같이 과전압이 수평출력트랜지스터(Q₁)가 연결된 플라이백트랜스(FBT)의 1차측에 인가되면, 이 과전압이 제너다이오드(ZD')를 역방향으로 도통시키고 저항(R'₁)(R'₂) 및 콘덴서(C'₁)를 통해 수평발진 IC(HC)의 제어신호입력단자(CT)에 인가됨으로써 플라이백트랜스(FBT)의 2차출력전압을 차단하게 되어 씨알티에 과전압이 인가되는 것을 방지하도록 되어 있으나, 플라이백트랜스(FBT)의 2차측에 과전압이 인가될 경우에 씨알티에 과전압이 인가되어 고가의 씨알티가 손상되는 것을 방지할 수 없는 문제점이 있었다.

본 고안은 이와같은 문제점을 해결하기위해 전원트랜스의 2차측 부하가 단락시에는 이 전원트랜스의 1차측에 인가되는 전류를 차단하고, 플라이백트랜스의 1차측에 과전류가 흐르거나, 3차측에 과전압이 인가시에는 수평발진IC의 수평발진을 정지시킴으로써 씨알티에 과전압이 인가되는 것을 방지하도록 고안된 것으로서, 이하 본 고안의 구성 및 작용효과를 첨부도면에 의해 상세히 설명하면 다음과 같다.

전원 트랜스(T₁)의 1차측 코일 양단전압이 제 1 차단부(1)에 각각 인가되고, 전원트랜스(T₁)의 2차측 코일출력이 다이오드(D₂) 및 콘덴서(C₁)를 통해 감지부(2)에 인가되며, 이 감지부(2)의 일출력이 플라이백트랜스(FBT)의 1차측 코일을 통해 수평출력 트랜지스터(Q₆)의 콜렉터에 인가됨과 아울러, 감지부(2)의 타측출력이 제 2 차단부(3)의 일측입력에 인가되고, 플라이백트랜스(FBT)의 3차코일의 출력이 제 2 차단부(3)의 타측입력이 인가되며, 이 제 2 차단부(3)의 출력이 수평발진 IC(HC)의 제어입력 단자(CT)에 인가되게 구성한다.

상기의 구성에서, 제 1 차단부(1)는 전원트랜스(T₁)의 1차코일 입력전압이 저항(R₁)을 통해 캐소우드가 접지에 연결된 사이리스터(SR₁)의 애노우드에 연결됨과 동시에 트랜지스터(Q₂)의 콜렉터에 인가되고, SMPS(Switching Mode Power Supply)출력트랜스(T₂)의 2차측 출력이 트랜지스터(Q₂)(Q₃)의 베이스 및 에미터에 공통인가되며, 이 트랜지스터(Q₃)의 콜렉터 및 저항(R₃)을 통해 브릿지다이오드(BD)의 일측에 인가됨과 동시에 제너다이오드(D₁)분압저항(R₂)(R₄) 및 콘덴서(C₂)를 매개하여 사이리스터(SR₁)의 게이트에 인가되게 연결하여 구성한다.

이와 같이 구성되는 본 고안에 있어서, 먼저 전원 트랜스(T₁)의 2차측 부하가 단락될 경우, 이 전원트랜스(T₁)의 1차측에 흐르는 전류가 증가되어 제 1 차단부(1)내의 전계효과 트랜지스터(Q₄)에 흐르는 전류도 증가하게 된다. 이때에, 저항(R₃)양단의 전압이 제너다이오드(D₁)의 역방향 도통전압 이상이 되면 이 제너다이오드(D₁)가 도통되고, 이 도통된 전압이 저항(R₂)(R₄)으로 분압되어 사이리스터(SR₁)의 게이트에 인가되는데, 게이트에 인가되는 전압이 0.7V이상이 되면 이 사이리스터(SR₁)가 도통되는 브릿지다이오드(BD)를 통한 전류가 저항(R₁) 및 사이리스터(SR₁)를 통해 접지로 흐름에 따라 전원 트랜스(T₁)에 흐르는 전류를 차단함으로써 이 전원트랜스(T₁)의 2차측 부하에 흐르는 전류를 차단시켜 주게 된다.

또한, 플라이백트랜스(FBT)의 3차측출력이 정상전압보다 높게 상승될 경우에는 제 2 차단부(3)내의 정류 다이오드(D₃) 및 콘덴서(C₃)에 의해 정류된 직류전압이 높게 상승되어 제너다이오드(D₄)를 역방향으로 도통시키고, 이 도통전압이 저항(R₈)(R₉)으로 분압되어 수평발진 IC(HC)의 제어입력단자(CT)에 인가되면 이 수평발진 IC(HC)에서 출력되는 수평발진신호가 중지도어 플라이 트랜스(FBT)의 2차측 전압이 발생되지 않음으로써 씨알티에 인가되는 수평출력 전압이 차단되게 된다.

또한, 플라이백트랜스(FBT)의 1차측 권선전류가 정상전류 이상으로 증가될 경우에는, 이 전류에 의해 감지부(2)내의 저항(R₅)양단의 전압강하가 0.7V이상 발생되어 트랜지스터(Q₅)가 도통되고 이에 따라 이 트랜지스터(Q₅)에서 출력되는 " 하이 "레벨전압이 제 2 차단부(3)내의 제너다이오드(D₅)를 역방향으로 도통시키고 저항(R₈)(R₉)으로 분압하여 수평발진 IC(HC)의 제어입력단자(CT)에 인가되면 이 수평발진 IC(HC)에서의 수평발진을 정지시킴으로써 플라이백트랜스(FBT) 2차측 전압이 발생되지 않아 씨알티에 인가되는 수평출력전압이 차단된다.

이와같이 본 고안은 여러가지 원인에 의해 전원트랜스 2차측 부하가 단락되거나, 플라이백트랜스의 1차측 권선에 과전류가 흐르거나 또는 플라이백트랜스의 3차 권선 전압이 정상전압이상으로 상승될 경우에, 전원트랜스의 1차측에 흐르는 전류를 차단하거나 수평발진을 정지시킴으로써 씨알티에 과전압이 인가되어 씨알티가 파손되는 것을 방지할 수 있어 제품의 안정성 및 신뢰성 향상을 이룩한 유용한 고안이다.

Claims (1)

1. 통상의 전원트랜스(T₁)의 2차측 부하의 단락시에 이 전원 트랜스(T₁)의 1차측에 흐르는 전류를 차단하는 제 1 차단부(1), 플라이백트랜스(FBT)의 1차측에 과전류가 흐르는지를 체크하는 감지부(2), 이 감지부(2)의 과전류감지 출력이나 플라이백트랜스(FBT)의 3차측에 과전압발생시에 통상의 수평발진 IC(HC)를 제어하여 수평발진을 정지시키도록하는 제 2차단부 (3)로 구성됨을 특징으로 하는 모니터의 씨알티 2중 보호회로.