KR900002089B1 - 증폭회로 - Google Patents

Abstract

내용 없음.

Description

증폭회로

제 1 도는 본 발명의 제 1 실시예에 의한 증폭회로의 회로도.

제 2 도는 본 발명의 제 2 실시예에 의한 증폭회로의 회로도.

제 3 도는 상기 제 2 실시예를 더 상세하게 표시하는 회로도.

본 발명은 각종 전자기기에 상용되는 증폭회로에 관한 것이다. 부궤환형(負饋還型)의 증폭회로는 여러가지 종류가 있는데 그중에서 연산 증폭기(operational amplifier : 이하 OP앰프라함)를 사용한 증폭회로에서는 하나의 출력만 얻을수가 있다.

OP앰프의 비 반전 입력단자(非反轉入力端子)에 입력신호를 가하고 출력단자와 반전입력단자사이에 제 1 궤환 저항을 접속하고 또, 반전 입력단자와 접지 전위사이에 제 2 궤환 저항을 접속함으로써 제 1 과 제 2 의 궤환저항에 의하여 OP앰프의 페루프(closedloop)의 전압 이득(voltage gain)을 설정하는 것과 동시에 제 1 궤환저항과 제 2 궤환저항의 공동 접속점에서 그 입력 임피던스이고, 저 출력 임피던스 인 임피던스 변환기(예를들면 에미터 폴로워 회로)의 입력측에 연결하여 또하나의 출력을 얻게하는 제1의 방식과 또는, 비반전 입력단자에서 직접 임피던스 변환기의 입력에 연결하여 다른 출력을 얻게하는 제 2 의 방식이 본 발명인에 의하여 본 발명전에 연구된 바가 있다.

그러나, 본 발명인들의 연구에 의하면 상술한 2개 방법이 모두 에미터 폴로워와 같은 임피던스 변환기를 거쳐서 얻어지는 또 다른 출력이 찌그러짐(distortion)이 큰 것을 발견하였다. 따라서, 본 발명이 목적하는 바는 찌그러짐이 적은 2개의 출력을 얻을 수 있는 증폭기를 만드는 것이다.

본 발명의 기본적 특성에 따르는 증폭회로에 의하면 임피던스 변환기의 입력과 출력의 통로가 OP앰프의 출력단자와 반전입력단자와의 사이에 있는 부궤환 루프내에 배치되어 있다.

[발명에 따르는 실시예]

이하 본 발명에 제 1 실시예에 대하여 제 1 도를 참조하여 설명한다.

OP앰프 1의 비 반전 입력 단자(+)에는 입력 신호 Vin이 공급되어 있고 출력단자에는 궤환 저항 R₁, R₂에 의하여 구성된 부궤환 2가 접속되어 있다.

그리고, 부궤환 회로 2의 출력단자에는 임피던스 변환기 3의 입력단자가 접속되어 있다. 그리고, 또 에미터 폴로워형의 임피던스 변환기 3의 출력단자로부터 제 2 의 출력 Vout₂가 나오는 것과 동시에 이 출력이 OP앰프 1의 반전 입력 단자에 부궤환이 되도록 되어 있다.

따라서, 이상 설명한 것과 같이 구성된 증폭회로에서 OP앰프 1의 출력 단자로부터 제 1의 출력신호 Vout₁을 얻게 되며, 임피던스 변환기 3의 출력단자로부터 제 2 의 출력 신호 Vout₂가 얻어진다. 그리고, 제 1 의 출력 신호 Vout₁가 임피던스 변환기 3을 거쳐서 부궤환이 되기 때문에 제 2 의 출력 신호의 찌그러짐이 적어지게 된다.

다음에 본 발명의 제 2의 실시예를 제 2 도를 참조하면서 설명한다. 본 실시예에서는 전기한 OP앰프 1과 에미터 폴로워형의 임피던스 변환기 3이 집적회로(I.C)로 되어 있고 궤환회로 2는 I.C의 외부에다 연결하게끔 되어 있다.

이와 같이 궤환회로를 I.C의 외부에다 연력하도록 한 이유는 저항 R₁, R₂가 I.C내부의 반도체 확산 저항으로 구성이 될 경우에는 제 1의 출력신호 Vout₁의 변동으로 I.C내의 반도체 확산 저항의 데플 렛숀 레이어 폭(depletion layer width)이 변화하게 된다. 이렇게 되면 저항 R₁, R₂의 실효저항치가 변조되어 2차 찌그러짐이 발생하게 된다.

따라서, 궤환 회로 2를 도면에 도시한 것과 같이 외부에 연결함으로써 찌그러짐이 적은 제 2의 출력 신호를 얻을수가 있다. 이상 설명바와 같이 구성된 증폭회로에서 1번 단자에 입력신호 V_LN이 공급되면 2번 단자에서 제 1의 출력 신호 Vout₁을 얻게 되고 5번 단자에서는 찌그러짐이 적은 제 2의 출력신호 Vout₂가 얻어지게 된다.

제 3 도는 제 2 도에 도시한 본 발명의 제 2 실시예를 상세하게 표시한 회로도이다.

정 전류원 CS₁, PNP차동 트랜지스터 Q₁과 Q₂, 저항 R₂, R₃, R₄들에 의하여 구성된 초단 차동 증폭회로와 트랜지스터 Q₃, 정전류 부하 CS₂, 다이오드 D₁과, D₂, 위상보상용 캐파시터 C₁들로 구성된 A급 구동 증폭회로, 그리고 또 출력 트랜지스터 Q₄, Q₅로 이루어진 프슈 풀(push pull)출력 회로등에 의하여 OP앰프 1이 구성되어 있다. 특히 임피던스변환기 3은 NPN 트랜지스터 Q₇과 Q₈, PNP 트랜지스너 Q₆, Q₉, 정전류원 CS₃와 CS₄등에 의하여 구성되어 있다. 따라서, 트랜지스터 Q₆, Q₈의 베이스와 에미터간 전압의 온도에 대한 변화도 서로 상쇠되고 또, 트랜지스터 Q₇과 Q₈의 베이스와 에미터 간 전압의 온도 변화도 서로 상쇠됨으로 임피던스 변환기 3의 출력 직류 전압의 온도변화에 의한 변동을 방지할 수가 있다.

그리고, 또 출력 신호 Vout₂의 정(正)의 반(半)싸이클(cycle)동안은 반전 결합(inverted)된 달링턴(darlington)적속의 PNP 트랜지스터 Q₆와 NPN 트랜지스터 Q₈이 증폭동작을 하게 되고 반대로 부(負)의 반 싸이클 동안은 반전 결합된 달링턴 접속의 NPN 트랜지스너 Q₇과 PNP 트랜지스터 Q₉가 증폭동작을 하게 되기 때문에 NPN 출력 트랜지스터 Q₈의 전류 증폭율과 PNP 출력 트랜지스터 Q₉의 전류 증폭율의 차에 의하여 발생되는 찌그러짐을 저감할 수가 있다. 그리고, 임피던스 변환기 3은 프슈 풀동작을 하는 출력 트랜지스터 Q₈과 Q₉로 이루어져 있기 때문에 출력 전압이 발생될 때에 부하 구동 능력이 향상된다.

그리고, 또 트랜지스터 Q₆과, Q₈, 그리고 Q₇과 Q₉는 각각 반적결합된 달링턴 접속으로 되어 있기 때문에 임피던스 변환기 3의 고 입력 임피던스 특성이 더욱 향상되었다.

이상 설명한 바와같이 본 발명에 따르는 증폭회로에 의하면 하나의 증폭회로에서 저의율인 2종의 출력 신호를 얻을 수 있음으로 오디오 기기등에 매우 편리하다 게다가 회로 구성이 지극히 간단하기 때문에 저가로 생산이 가능하다.

Claims (5)

1. 연산 증폭기는 입력 신호를 인가한 비반전 입력단자, 반전 입력단자, 제 1의 출력신호(Vout₁)를 얻는 출력단자로 구성되며, 그것에 대하여 반전 입력단자에앗기 연산 증폭기의 출력단자로부터 제 1의 출력신호를 궤환하기 위한 수단과, 상기 연산 증폭기의 상기 출력단자에 접속된 부궤환회로와 상기 연산 증폭기의 상기 반전 입력 단자와 상기 부궤환 회로의 출력 사이에 접속된 임피던스 변환기로 구성하는 것에 있어서, 상기 부궤환 회로는 부궤환 회로의 출력과 입력 사이에 접속된 제 1의 저항(R₁)과 부궤환 회로의 출력과 접지 전원 사이에 접속된 제 2의 저항(R₂)로 구성되고, 상기 임피던스 변환기의 출력에서 제 2의 출력신호(Vout₂)를 얻는 수단을 포함하는 낮은 찌그러짐의 제 1과 제 2의 출력신호를 얻을 수 있도록 구성된 것을 특징으로 하는 증폭회로.
2. 특허 청구의 범위 제 1 항에 있어서, 상기 연산 증폭기와 상기 임피던스 변환기를 집적 회로 내에 구성하고, 상기 부궤환 회로는 상기 집적 회로의 외부에 마련된 증폭회로.
3. 특허 청구의 범위 제 3 항에 있어서, 임피던스 변환기는 에미터 폴로워 회로로 구성된 증폭회로.
4. 특허 청구의 범위 제 3 항에 있어서, 에미터 폴로워 회로는 프슈 풀 동작을 위해 접속된 트랜지스터 쌍으로 구성된 증폭회로.
5. 특허 청구의 범위 제 4 항에 있어서, 상기 에미터 폴로워 회로의 상기 출력 트랜지스터는 각각 제 1 및 제 2의 입력 트랜지스터(Q₈, Q₉)에 반전된 달링턴 접속되고 각각은 정전류원인 증폭회로.

Images